図面 (/)

技術 減衰器および電子デバイス

出願人 株式会社アドバンテスト
発明者 畑善之中西慎
出願日 2007年6月18日 (13年6ヶ月経過) 出願番号 2007-160201
公開日 2008年12月25日 (12年0ヶ月経過) 公開番号 2008-312121
状態 特許登録済
技術分野 半導体集積回路 減衰器
主要キーワード 付加配線 浮遊キャパシタ 抵抗材料膜 限界試験 幾何学的形 チップ型抵抗器 化合物半導体トランジスタ 中間配線
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2008年12月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

周波数特性に優れた、大電力入力信号に対応できる、高減衰率減衰器を提供する。

解決手段

基板上に設けられた減衰器であって、信号の入力側の第1接点グランドとの間に設けられた第1配線抵抗と、第1接点より信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、第1接点および第2接点の間に設けられた第3配線抵抗と、を備え、第1配線抵抗は、第2配線抵抗と比較して断面積が大きい、減衰器を提供する。

概要

背景

半導体集積回路装置等の電子デバイス試験する試験装置では、当該電子デバイスの機能試験性能試験または耐電流もしくは耐電圧等の限界試験等、多くの試験項目に対応することが要請される。このため試験装置の試験端子から被試験デバイスに出力する試験信号あるいは被試験デバイスから入力される応答信号減衰してまたは減衰せずに出力または入力したいことがある。よって、電子デバイスの試験装置には、試験端子等に適用できる適切な減衰器を備えることが要請される。

たとえば特許文献1は、基板上に複数の抵抗体を配置して直列に接続するπ型回路チップ型抵抗器を開示する。当該文献には、各抵抗体の接続部に電極を設けることにより、実装面積を少なくして配線による浮遊キャパシタを低減すると共に高周波特性を改善できることが記載されている。
特開平5−258924号公報

概要

周波数特性に優れた、大電力入力信号に対応できる、高減衰率の減衰器を提供する。基板上に設けられた減衰器であって、信号の入力側の第1接点グランドとの間に設けられた第1配線抵抗と、第1接点より信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、第1接点および第2接点の間に設けられた第3配線抵抗と、を備え、第1配線抵抗は、第2配線抵抗と比較して断面積が大きい、減衰器を提供する。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に設けられた減衰器であって、信号の入力側の第1接点グランドとの間に設けられた第1配線抵抗と、前記第1接点より前記信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、を備え、前記第1配線抵抗は、前記第2配線抵抗と比較して断面積が大きい、減衰器。

請求項2

前記第1配線抵抗と前記第2配線抵抗とは、抵抗値が等しく、前記第1配線抵抗および前記第2配線抵抗の前記断面積の比は、前記信号の出力端とグランドとの間に予め規定されたインピーダンス回路が接続された場合における前記第1配線抵抗および前記第2配線抵抗に流れる電流の比と等しい、請求項1に記載の減衰器。

請求項3

前記第1配線抵抗および前記第2配線抵抗は、厚さが等しい、請求項1に記載の減衰器。

請求項4

前記第1接点とグランドとの間に設けられた第4配線抵抗、をさらに備え、前記第1配線抵抗および前記第4配線抵抗の断面積の和は、前記第2配線抵抗の断面積と比較して大きい、請求項1に記載の減衰器。

請求項5

前記第2接点より前記信号の出力側の第3接点とグランドとの間に設けられた第5配線抵抗と、前記第3接点より前記信号の出力側の第4接点とグランドとの間に設けられた第6配線抵抗と、前記第3接点および前記第4接点の間に設けられた第7配線抵抗と、をさらに備え、前記第1配線抵抗は、前記第5配線抵抗と比較して断面積が大きい、請求項1に記載の減衰器。

請求項6

前記第1配線抵抗と、前記第2配線抵抗と、前記第3配線抵抗とを備える第1段減衰器は、前記第5配線抵抗と、前記第6配線抵抗と、前記第7配線抵抗とを備える第2段減衰器と比較して減衰率が小さい、請求項5に記載の減衰器。

請求項7

基板上に設けられ、第1方向および第2方向の両方向から信号を入力することが可能な減衰器であって、前記第1方向から入力される第1信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、前記第1接点より前記第1信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、前記第2方向から入力される第2信号の入力側の第3接点とグランドとの間に設けられた第4配線抵抗と、前記第3接点より前記第2信号の出力側の第4接点とグランドとの間に設けられた第5配線抵抗と、前記第3接点および前記第4接点の間に設けられた第6配線抵抗と、を備え、前記第1配線抵抗は、前記第2配線抵抗と比較して断面積が大きく、前記第4配線抵抗は、前記第5配線抵抗と比較して断面積が大きい、減衰器。

請求項8

前記第1配線抵抗と、前記第2配線抵抗と、前記第3配線抵抗とを備える第1段減衰器と、前記第4配線抵抗と、前記第5配線抵抗と、前記第6配線抵抗とを備える第2段減衰器と、を備え、前記第1段減衰器と前記第2段減衰器とは、中心線対称に前記基板上に設けられる、請求項7に記載の減衰器。

請求項9

基板上に設けられた減衰器を備える電子デバイスであって、前記減衰器は、信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、前記第1接点より前記信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、を有し、前記第1配線抵抗は、前記第2配線抵抗と比較して断面積が大きい、電子デバイス。

請求項10

電子デバイスの入力端および出力端を、前記減衰器を介して接続するか直結するかを切り替えるスイッチ、をさらに備える請求項9に記載の電子デバイス。

技術分野

0001

本発明は、減衰器および電子デバイスに関する。特に本発明は、周波数特性に優れ、高耐電力、高減衰を実現する減衰器および電子デバイスに関する。

背景技術

0002

半導体集積回路装置等の電子デバイスを試験する試験装置では、当該電子デバイスの機能試験性能試験または耐電流もしくは耐電圧等の限界試験等、多くの試験項目に対応することが要請される。このため試験装置の試験端子から被試験デバイスに出力する試験信号あるいは被試験デバイスから入力される応答信号を減衰してまたは減衰せずに出力または入力したいことがある。よって、電子デバイスの試験装置には、試験端子等に適用できる適切な減衰器を備えることが要請される。

0003

たとえば特許文献1は、基板上に複数の抵抗体を配置して直列に接続するπ型回路チップ型抵抗器を開示する。当該文献には、各抵抗体の接続部に電極を設けることにより、実装面積を少なくして配線による浮遊キャパシタを低減すると共に高周波特性を改善できることが記載されている。
特開平5−258924号公報

発明が解決しようとする課題

0004

しかし、電子デバイスを試験する試験装置における減衰器には、電子デバイスの応答周波数と同等もしくはそれ以上の周波数特性が期待される。また、高い耐電圧試験および耐電流試験を実現するには、大きな電力入力信号に対応できる減衰器が要請される。さらに、減衰器本来に期待される性能として、高い減衰率が期待される。

課題を解決するための手段

0005

上記課題を解決するために、本発明の第1の形態においては、基板上に設けられた減衰器であって、信号の入力側の第1接点グランドとの間に設けられた第1配線抵抗と、第1接点より信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、第1接点および第2接点の間に設けられた第3配線抵抗と、を備え、第1配線抵抗は、第2配線抵抗と比較して断面積が大きい、減衰器が提供される。

0006

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群サブコンビネーションもまた、発明となりうる。

発明を実施するための最良の形態

0007

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

0008

図1は、減衰器100のレイアウトの一例を示す。減衰器100は、基板102上に設けられ、入力側配線抵抗104と、出力側配線抵抗106と、中間配線抵抗108と、入力側配線120と、出力側配線122と、入力側接地配線124と、出力側接地配線126とを備える。

0009

基板102は、半導体基板上にシリコン酸化膜もしくはシリコン窒化膜等の誘電体薄膜堆積したものであってよく、あるいはセラミックス等の絶縁体基板であってもよい。誘電体薄膜の下層の半導体基板上には、トランジスタ等の電子デバイスが形成されてもよい。

0010

入力側配線抵抗104は、第1接点の一例である入力側配線120とグランドの一例である入力側接地配線124との間に設けられた第1配線抵抗の一例である。入力側配線抵抗104は、基板102上に堆積した抵抗材料膜パターニングして形成できる。入力側配線抵抗104は、材料の抵抗率幾何学的形状とで抵抗値が決定される。入力側配線抵抗104の幾何学的形状は、抵抗材料膜の膜厚パターニング後線幅および長さとで規定される。

0011

入力側配線抵抗104の材料として、ニッケルクロム合金タングステンまたは不純物がドープされた多結晶シリコン等が例示できる。抵抗材料膜の堆積法として、スパッタリング法蒸着法、化学気相成長法等が例示できる。抵抗材料膜のパターン形成方法として、レジスト塗布後パターンマスクを適用した光露光および現像によって当該レジストをパターニングして、さらにレジストパターンマスクとしたケミカルエッチングまたはドライエッチングによるパターニング方法を例示できる。

0012

出力側配線抵抗106は、第2接点の一例である出力側配線122とグランドの一例である出力側接地配線126との間に設けられた第2配線抵抗の一例である。出力側配線抵抗106は、入力側配線抵抗104と同様に、基板102上に堆積した抵抗材料膜をパターニングして形成できる。出力側配線抵抗106の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104の場合と同様であってよい。出力側配線抵抗106の材料および代表的な作成方法は入力側配線抵抗104と同様であってよい。

0013

中間配線抵抗108は、入力側配線120および出力側配線122の間に設けられた第3配線抵抗の一例である。中間配線抵抗108は、入力側配線抵抗104と同様に、基板102上に堆積した抵抗材料膜をパターニングして形成できる。中間配線抵抗108の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104等の場合と同様であってよい。中間配線抵抗108の材料および代表的な作成方法は入力側配線抵抗104等と同様であってよい。

0014

入力側配線120は、信号の入力端として配置され、入力側配線抵抗104と中間配線抵抗108とを接続する接点として機能する。入力側配線120は、信号の入力側に配置される。入力側配線120は、基板102上に堆積した導電材料膜をパターニングして形成できる。入力側配線120のパターニング方法は、入力側配線抵抗104等と同様であってよい。入力側配線120の材料として、金、銅等の導電率の高い金属材料が例示できる。

0015

出力側配線122は、信号の出力端として配置され、出力側配線抵抗106と中間配線抵抗108とを接続する接点として機能する。出力側配線122は、入力側配線120より信号の出力側に配置される。出力側配線122は、基板102上に堆積した導電材料膜をパターニングして形成できる。出力側配線122の材料および代表的な作成方法は入力側配線120と同様であってよい。

0016

入力側接地配線124および出力側接地配線126は、入力側配線120等と同様の材料および方法で作成されるが、その電位接地電位(グランド)に維持される。よって入力側接地配線124および出力側接地配線126は、入力側配線抵抗104および出力側配線抵抗106の一端を接地する接点としてのグランドの一例である。入力側接地配線124および出力側接地配線126は、基板102上に堆積した導電材料膜をパターニングして形成できる。

0017

図2は、減衰器100のA−A線断面を示す。本実施形態において、入力側配線抵抗104および出力側配線抵抗106は、同じ膜厚で基板102上に形成される。すなわち、第1配線抵抗の一例である入力側配線抵抗104および第2配線抵抗の一例である出力側配線抵抗106の厚さが等しい。そして入力側配線抵抗104は線幅d11を有すると共に、出力側配線抵抗106は線幅d11より小さい線幅d12を有する。すなわち、第1配線抵抗の一例である入力側配線抵抗104は、第2配線抵抗の一例である出力側配線抵抗106と比較して断面積が大きい。

0018

ここで断面積は、配線抵抗に流れる電流の方向に垂直な断面での面積を意味する。入力側配線抵抗104の断面積が出力側配線抵抗106の断面積より大きいので、入力側配線抵抗104には出力側配線抵抗106より多くの電流を流すことができる。減衰器100の減衰率を大きく設計する場合、入力側配線抵抗104の抵抗値に比較して中間配線抵抗108の抵抗値が大きくなる。入力信号として1W程度の大きな電力の信号が入力されると、入力側配線抵抗104には大きな電流が流れることになる。しかし、本実施形態の減衰器100では入力側配線抵抗104に大きな電流を流すことができるので、大きな減衰率と大電力入力の両方に対応することができる。

0019

図3は、減衰器100の等価回路負荷抵抗RLとともに示す。信号の入力端INは信号を受信する。入力端INは接点150に接続され、接点150は、抵抗Rinと抵抗Rmとを接続する。抵抗Rinは入力側配線抵抗104であってよく、抵抗Rmは中間配線抵抗108であってよい。

0020

接点150の出力側には接点152が配置され、接点152は、抵抗Routと抵抗Rmとを接続する。抵抗Routは出力側配線抵抗106であってよい。接点152は、信号の出力端OUTに接続され、出力端OUTは負荷抵抗RLに接続される。なお、ここでは負荷として純抵抗の負荷抵抗RLを例示しているが、値が複素数で表されるインピーダンスであってもよい。

0021

上記の通り、本実施形態の減衰器100は、入力側配線抵抗104、出力側配線抵抗106および中間配線抵抗108を含むπ型回路になる。入力側配線抵抗104、出力側配線抵抗106および中間配線抵抗108のそれぞれは、等価回路における抵抗Rin、抵抗Routおよび抵抗Rmとなる。

0022

減衰率を20dBとする場合、Rin、RmおよびRoutの各抵抗の抵抗値は、各々61.1Ω、247.5Ωおよび61.1Ωになる。1Wの入力信号が入力された場合、負荷抵抗RLを50Ωと仮定すると、Rin、RmおよびRoutの各抵抗で消費される電力は、各々0.818W、0.164Wおよび0.008W、各抵抗に流れる電流は、各々0.116A、0.026Aおよび0.012Aになる。各抵抗に流すことが可能な許容電流として1mA/1μmのルールを適用すると、入力側配線抵抗104、中間配線抵抗108および出力側配線抵抗106の設計線幅は各々120μm、30μmおよび12μmにできる。配線抵抗材料のシート抵抗として73Ω/□を仮定すると、入力側配線抵抗104、中間配線抵抗108および出力側配線抵抗106の長さは各々100.5μm、101.7μmおよび10.1μmになる。

0023

上記の通り、入力側配線抵抗104の長さ100.5μmと比較して中間配線抵抗108の長さは101.7μmと同等になる。よって、入力端INおよび出力端OUT間の周波数特性は特に悪化せず、良好な周波数特性を実現できる。また、入力側配線抵抗104および出力側配線抵抗106の膜厚は等しく、その線幅は各々120μmおよび12μmとその比がほぼ10になるから、入力側配線抵抗104および出力側配線抵抗106の断面積の比もほぼ10になる。

0024

一方、信号の出力端OUTとグランドとの間に予め規定されたインピーダンスの回路である負荷抵抗RLが接続された場合における入力側配線抵抗104および出力側配線抵抗106に流れる電流の比はほぼ10になる。よって、入力側配線抵抗104および出力側配線抵抗106の断面積の比と、信号の出力端OUTとグランドとの間に負荷抵抗RLが接続された場合における入力側配線抵抗104および出力側配線抵抗106に流れる電流の比は実質的に等しいといえる。

0025

従って、本実施形態の減衰器100は、入力側配線抵抗104および出力側配線抵抗106の断面積の比を流れる電流の比と実質的に同じとすることにより、各抵抗で消費される電力に応じた断面積を確保して、大きな電力の入力信号に対応できる。なお、各配線抵抗の膜厚が等しい場合には、断面積の比に代えて線幅の比が流れる電流の比と実質的に同じとなる。

0026

以上説明の通り、本実施形態の減衰器100では、入力側配線抵抗104の断面積を出力側配線抵抗106の断面積より大きくする。また、入力側配線抵抗104と出力側配線抵抗106の断面積の比を、入力側配線抵抗104と出力側配線抵抗106に流れる電流の比と実質的に等しくする。この結果、大きな減衰率を要求される場合においても、大電力の入力信号に対応できる。また、20dB程度の減衰率においては周波数特性を良好に維持できる。

0027

図4は、減衰器100の変形例である減衰器200のレイアウトの一例を示す。減衰器200は、基板102上に設けられ、入力側配線抵抗204と、出力側配線抵抗106と、中間配線抵抗108と、入力側配線220と、出力側配線122と、入力側接地配線224と、出力側接地配線126とを備える。基板102と、出力側配線抵抗106と、中間配線抵抗108と、出力側配線122と、出力側接地配線126とは、減衰器100の場合と同様であるから説明を省略する。

0028

入力側配線抵抗204は、第1接点の一例である入力側配線220とグランドの一例である入力側接地配線224との間に設けられた第1配線抵抗の一例である。入力側配線220および入力側接地配線224は、減衰器100の入力側配線120および入力側接地配線124と同様であるが、入力側配線抵抗204の線幅の変更に伴いサイズの変更を施している。

0029

入力側配線抵抗204の材料は、減衰器100の入力側配線抵抗104と同様であるが、膜厚が厚く形成される点が相違する。入力側配線抵抗204の形成方法として、減衰器100の場合と同様に抵抗材料膜の堆積およびそのパターニングが例示できる。ただし、減衰器200の場合、入力側配線抵抗204となる領域を厚く形成するので、所定の膜厚の抵抗材料膜を堆積した後に、出力側配線抵抗106となる領域をマスクして入力側配線抵抗204となる領域にさらに追加の抵抗材料膜を堆積することができる。

0030

図5は、減衰器200のB−B線断面を示す。入力側配線抵抗204は、出力側配線抵抗106よりも厚く形成される。図示する例では、入力側配線抵抗204の膜厚は出力側配線抵抗106の膜厚のほぼ2倍となる。

0031

以上の通り、本変形例の減衰器200では、入力側配線抵抗204と出力側配線抵抗106の膜厚は相違する。減衰器200では、入力側配線抵抗204の膜厚を厚くしているので、入力側配線抵抗204の線幅d21を細くできる。この結果、減衰器200の形成面積を小さくして小型化できる。また、入力側配線抵抗204を小型化することにより、減衰器200の周波数特性をよくすることができる。

0032

図6は、減衰器100の第2変形例である減衰器300のレイアウトの一例を示す。減衰器300は、基板102上に設けられ、入力側配線抵抗304と、出力側配線抵抗106と、中間配線抵抗108と、入力側付加配線抵抗310と、入力側配線320と、出力側配線122と、入力側接地配線324と、出力側接地配線126と、入力側付加接地配線328とを備える。基板102と、出力側配線抵抗106と、中間配線抵抗108と、出力側配線122と、出力側接地配線126とは減衰器100の場合と同様であるから説明を省略する。

0033

入力側配線抵抗304は、第1接点の一例である入力側配線320とグランドの一例である入力側接地配線324との間に設けられた第1配線抵抗の一例である。また、入力側付加配線抵抗310は、第1接点の一例である入力側配線320とグランドの一例である入力側付加接地配線328との間に設けられた第4配線抵抗の一例である。入力側配線320および入力側接地配線324は、減衰器100の入力側配線120および入力側接地配線124と同様であるが、入力側配線抵抗304の線幅の変更に伴いサイズの変更を施している。また、入力側配線320は入力側付加配線抵抗310を接続する。入力側付加接地配線328は、入力側付加配線抵抗310の付加に伴い追加された接地配線であって、入力側付加配線抵抗310の一端を接地する。

0034

減衰器300では、入力側配線抵抗304および入力側付加配線抵抗310は入力端とグランドとの間に並列に配置される。そして入力側配線抵抗304および入力側付加配線抵抗310の断面積の和は、出力側配線抵抗106の断面積と比較して大きい。このように入力側配線抵抗304および入力側付加配線抵抗310の断面積の和を出力側配線抵抗106の断面積と比較して大きくすることにより、減衰器300を減衰器100と同様に機能させることができる。

0035

減衰器300は、入力側配線抵抗304および入力側付加配線抵抗310を入力端とグランドとの間に並列に配置する。このため、減衰器100の入力側配線抵抗104と比較して抵抗値を2倍にできる。つまり入力側配線抵抗104と比較して線幅を半分にできる。この結果、入力側配線抵抗304および入力側付加配線抵抗310を小型化して周波数特性を向上できる。

0036

上記の通り、本変形例に係る減衰器300では、中間配線抵抗108に沿った軸を対称軸として入力側配線抵抗304および入力側接地配線324の対称な位置に入力側付加配線抵抗310および入力側付加接地配線328を付加する。入力側付加配線抵抗310および入力側付加接地配線328の付加に加えて、出力側配線抵抗106および出力側接地配線126の前記対称位置に出力側付加配線抵抗および出力側付加接地配線を付加するH型回路も例示できる。

0037

図7は、減衰器100の第3変形例である減衰器400のレイアウトの一例を示す。減衰器400は、基板102上に設けられ、前段Pのπ型回路および後段Sのπ型回路を備える。前段Pのπ型回路は、入力側配線抵抗104、出力側配線抵抗106、中間配線抵抗108、入力側配線120、出力側配線122、入力側接地配線124および出力側接地配線126を有する。後段Sのπ型回路は、入力側配線抵抗412、出力側配線抵抗414、中間配線抵抗416、入力側配線430、出力側配線432、入力側接地配線434および出力側接地配線436を有する。基板102と、前段Pのπ型回路は、減衰器100と同様であるから説明を省略する。

0038

入力側配線抵抗412は、第3接点の一例である入力側配線430とグランドの一例である入力側接地配線434との間に設けられた第5配線抵抗の一例である。出力側配線抵抗414は、第4接点の一例である出力側配線432とグランドの一例である出力側接地配線436との間に設けられた第6配線抵抗の一例である。中間配線抵抗416は、入力側配線430および出力側配線432の間に設けられた第7配線抵抗の一例である。

0039

入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416は、基板102上に堆積した抵抗材料膜をパターニングして形成できる。入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104等の場合と同様であってよい。入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416の材料および代表的な作成方法は入力側配線抵抗104等と同様であってよい。

0040

入力側配線430は、第2接点の一例である出力側配線122より信号の出力側に配置される第3接点の一例である。入力側配線430は、前段Pの出力側配線122と接続され、出力側配線122と一体に形成される。入力側配線430は、第2接点の一例である出力側配線122の出力側に配置され、入力側配線抵抗412と中間配線抵抗416とを接続する接点として機能する。

0041

出力側配線432は、第3接点の一例である入力側配線430より信号の出力側に配置される第4接点の一例である。出力側配線432は、信号の出力端として配置され、出力側配線抵抗414と中間配線抵抗416とを接続する接点として機能する。入力側接地配線434および出力側接地配線436は、その電位は接地電位(グランド)に維持されるから、入力側配線抵抗412および出力側配線抵抗414の一端を接地する接点としてのグランドの一例である。入力側配線430、出力側配線432、入力側接地配線434および出力側接地配線436は、基板102上に堆積した導電材料膜をパターニングして形成でき、その材料および代表的な作成方法は入力側配線120等と同様であってよい。

0042

減衰器400における入力側配線抵抗412は、その線幅が前段Pの入力側配線抵抗104と比較して小さい。なお、入力側配線抵抗412と入力側配線抵抗104とは膜厚が等しいとしている。すなわち、第1配線抵抗の一例である入力側配線抵抗104は、第5配線抵抗の一例である入力側配線抵抗412と比較して断面積が大きい。

0043

図8は、減衰器400の等価回路を示す。入力端INは信号を受信して、出力端OUTは信号を出力する。前段Pの抵抗Rin、抵抗Rm、抵抗Rout、接点150および接点152は、減衰器100の場合と同様であってよい。接点454は接点152の出力側に配置されて接点152に接続される。

0044

また接点454は、抵抗Rin2と抵抗Rm2とを接続する。抵抗Rin2は後段の入力側配線抵抗412であってよく、抵抗Rmは後段の中間配線抵抗416であってよい。接点454の出力側には接点456が配置され、接点256は、抵抗Rout2と抵抗Rm2とを接続する。抵抗Rout2は後段の出力側配線抵抗414であってよい。

0045

減衰器400では、前段Pにおいて入力信号が十分に減衰されるから、後段Sの入力側配線抵抗412の線幅を小さくできる。この結果、減衰器400のサイズを小さくして周波数特性を向上できる。また減衰器400は前段Pと後段Sの2段の減衰回路を備えるから、大きな減衰率にすることができる。たとえば前段Pの減衰回路で20dB、後段Sの減衰回路で20dBの減衰率を得れば、減衰器400の減衰率は40dBになる。

0046

また前段Pの入力側配線抵抗104は十分大きな線幅を有するから、減衰器400は大きな電力の入力信号にも対応できる。なお、減衰器400は2段の減衰器を備える場合に限られず、3段以上の複数段の減衰器を備えてもよい。

0047

図9は、減衰器100の第4変形例である減衰器500のレイアウトの一例を示す。減衰器500は、基板102上に設けられ、前段Pのπ型回路および後段Sの2段のπ型回路を備える。前段Pのπ型回路は、入力側配線抵抗504、出力側配線抵抗506、中間配線抵抗508、入力側配線520、出力側配線522、入力側接地配線524および出力側接地配線526を有する。後段Sのπ型回路は、入力側配線抵抗512、出力側配線抵抗514、中間配線抵抗516、入力側配線530、出力側配線532、入力側接地配線534および出力側接地配線536を有する。基板102は減衰器100と同様であるから説明を省略する。

0048

前段Pの入力側配線抵抗504、出力側配線抵抗506、中間配線抵抗508、入力側配線520、出力側配線522、入力側接地配線524および出力側接地配線526は、減衰器400の前段Pの各配線抵抗および配線と同様であってよい。すなわち、入力側配線抵抗504は第1配線抵抗の一例であり、出力側配線抵抗506は第2配線抵抗の一例であり、中間配線抵抗508は第3配線抵抗の一例である。

0049

また入力側配線520は第1接点の一例であり、出力側配線522は第2接点の一例であり、入力側接地配線524および出力側接地配線526はグランドの一例である。よって、前段Pのπ型回路は、第1配線抵抗の一例である入力側配線抵抗504と、第2配線抵抗の一例である出力側配線抵抗506と、第3配線抵抗の一例である中間配線抵抗508とを備える第1段減衰器の一例である。

0050

後段Sの入力側配線抵抗512、出力側配線抵抗514、中間配線抵抗516、入力側配線530、出力側配線532、入力側接地配線534および出力側接地配線536は、減衰器400の後段Sの各配線抵抗および配線と同様であってよい。すなわち、入力側配線抵抗512は第5配線抵抗の一例であり、出力側配線抵抗514は第6配線抵抗の一例であり、中間配線抵抗516は第7配線抵抗の一例である。

0051

また入力側配線530は第3接点の一例であり、出力側配線532は第4接点の一例であり、入力側接地配線534および出力側接地配線536はグランドの一例である。よって、後段Sのπ型回路は、第5配線抵抗の一例である入力側配線抵抗512と、第6配線抵抗の一例である出力側配線抵抗514と、第7配線抵抗の一例である中間配線抵抗516とを備える第2段減衰器の一例である。

0052

減衰器500では、第1段減衰器の一例である前段Pのπ型回路は、第2段減衰器の一例である後段Sのπ型回路と比較して減衰率が小さい。たとえば前段Pの減衰率を15dB、後段Sの減衰率を25dBとして減衰器500の減衰率を40dBにすることができる。あるいは前段Pの減衰率を10dB、後段Sの減衰率を30dBとして減衰器500の減衰率を40dBにすることができる。なお、前段Pおよび後段Sの減衰率は、前段Pが後段Sに比較して減衰率が小さい条件を満たす限り任意であってよい。

0053

減衰器の減衰率は、π型回路の場合は主に入力側配線抵抗と中間配線抵抗との比に依存する。すなわち、入力側配線抵抗に比較して中間配線抵抗の抵抗値が大きいと減衰率は大きくなる。周波数特性の要請から中間配線抵抗の抵抗値はあまり大きくできないから、入力側配線抵抗の抵抗値を小さくすることになる。ところが入力側配線抵抗の抵抗値が小さいと多くの電流が流れることになるから、大電力の入力信号に対応できなくなる。つまり、減衰器の減衰率と周波数特性および大電力対応とはトレードオフの関係にあり、周波数特性と大電力対応を優先すれば減衰率は小さくならざるを得ない。

0054

しかし、減衰器500では、前段Pのπ型回路では減衰率を小さくしているから周波数特性と大電力対応を優先できる。一方、後段Sのπ型回路では前段Pで信号がある程度減衰されているので、大電力の入力信号に対応する要請は小さく、高い減衰率を優先できる。結果として減衰器500は、高い減衰率と周波数特性および大電力対応の要請を両立できる。なお、減衰器500は2段のπ型回路を備える場合に限られず、3段以上の複数段のπ型回路を備えてもよい。

0055

図10は、減衰器100の第5変形例である減衰器600のレイアウトの一例を示す。減衰器600は、基板102上に設けられ、前段Pのπ型回路および後段Sの2段のπ型回路を備える。前段Pのπ型回路および後段Sのπ型回路はその中央部分に仮想的に存在する中心線に対し対称に配置される。よって減衰器600は、すでに説明した減衰器100等とは相違して、前段Pの側に限らず、後段Sの側からも信号の入力が可能になっている。

0056

前段Pのπ型回路は、入力側配線抵抗104、出力側配線抵抗106、中間配線抵抗108、入力側配線120、出力側配線122、入力側接地配線124および出力側接地配線126を有する。後段Sのπ型回路は、入力側配線抵抗612、出力側配線抵抗614、中間配線抵抗616、入力側配線630、出力側配線632、入力側接地配線634および出力側接地配線636を有する。基板102と、前段Pのπ型回路は、減衰器100と同様であるから説明を省略する。

0057

入力側配線抵抗104は、第1接点の一例である入力側配線120とグランドの一例である入力側接地配線124との間に設けられた第1配線抵抗の一例である。出力側配線抵抗106は、第2接点の一例である出力側配線122とグランドの一例である出力側接地配線126との間に設けられた第2配線抵抗の一例である。中間配線抵抗108は、入力側配線120および出力側配線122の間に設けられた第3配線抵抗の一例である。

0058

入力側配線120は、前段P側からの信号における入力側の第1接点の一例であり、出力側配線122は、第1接点より前段P側からの信号における出力側に配置される第2接点の一例である。入力側接地配線124および出力側接地配線126はグランドの一例である。入力側配線120は、前段P側からの信号の入力端であってよい。

0059

入力側配線抵抗612は、第3接点の一例である入力側配線630とグランドの一例である入力側接地配線634との間に設けられた第4配線抵抗の一例である。出力側配線抵抗614は、第4接点の一例である出力側配線632とグランドの一例である出力側接地配線636との間に設けられた第5配線抵抗の一例である。中間配線抵抗616は、入力側配線630および出力側配線632の間に設けられた第6配線抵抗の一例である。

0060

入力側配線630は、後段S側からの信号における入力側の第3接点の一例であり、出力側配線632は、第3接点より後段S側からの信号における出力側に配置される第4接点の一例である。入力側接地配線634および出力側接地配線636はグランドの一例である。後段Sの出力側配線632は、前段Pの出力側配線122と接続されて、前段Pの出力側配線122と一体に形成される。入力側配線630は、後段S側からの信号の入力端であってよい。

0061

減衰器600では、第1配線抵抗の一例である入力側配線抵抗104は、第2配線抵抗の一例である出力側配線抵抗106と比較して断面積が大きい。また第4配線抵抗の一例である入力側配線抵抗612は、第5配線抵抗の一例である出力側配線抵抗614と比較して断面積が大きい。このため、前段Pの側から信号を入力する場合および後段Sの側から信号を入力する場合の何れの場合でも大電力の入力信号に対応できる。また減衰器600ではπ型回路を2段備えるので大きな減衰率を得ることができる。なお、減衰器600は2段のπ型回路を備える場合に限られず、3段以上の複数段のπ型回路を備えてもよい。

0062

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

0063

たとえば、上記した減衰器100等は、基板102上に形成された電子素子とともに基板102上に形成されて、電子デバイスに含まれるものであってもよい。特に高周波特性に優れた化合物半導体トランジスタとともに基板102上に減衰器100等を形成してMMIC(Microwave Monolithic IC)を形成してもよい。

0064

図11は、電子デバイス700の一例を示す。電子デバイス700は、入力端INおよび出力端OUTの間を、減衰器710を介して接続するトランジスタ720およびトランジスタ722を備える。また入力端INおよび出力端OUTの間を直結するトランジスタ724およびトランジスタ726を備える。トランジスタ720およびトランジスタ722とトランジスタ724およびトランジスタ726とは、入力端INおよび出力端OUTの間を、減衰器710を介して接続するか直結するかを切り替える。

0065

トランジスタ720およびトランジスタ722と、トランジスタ724およびトランジスタ726とは、選択回路730によりオンまたはオフが選択される。トランジスタ720およびトランジスタ722がオンのとき、トランジスタ724およびトランジスタ726はオフであり、またその逆であってよい。トランジスタ720、トランジスタ722、トランジスタ724およびトランジスタ726は、高周波特性に優れた、たとえば化合物半導体ヘテロ接合電界効果トランジスタが好ましい。選択回路730は電子デバイス700に含まれてもよい。

図面の簡単な説明

0066

減衰器100のレイアウトの一例を示す。
減衰器100のA−A線断面を示す。
減衰器100の等価回路を負荷抵抗RLとともに示す。
減衰器100の変形例であってよい減衰器200のレイアウトの一例を示す。
減衰器200のB−B線断面を示す。
減衰器100の変形例であってよい減衰器300のレイアウトの一例を示す。
前段Pおよび後段Sの2段のπ型回路を備える減衰器400のレイアウトの一例を示す。
減衰器400の等価回路を示す。
前段Pおよび後段Sの2段のπ型回路を備える減衰器500のレイアウトの一例を示す。
前段Pおよび後段Sの2段のπ型回路を備える減衰器600のレイアウトの一例を示す。
電子デバイス700の一例を示す。

符号の説明

0067

100減衰器
102基板
104入力側配線抵抗
106出力側配線抵抗
108中間配線抵抗
120入力側配線
122出力側配線
124 入力側接地配線
126 出力側接地配線
150接点
152 接点
200 減衰器
204 入力側配線抵抗
220 入力側配線
224 入力側接地配線
256 接点
300 減衰器
304 入力側配線抵抗
310 入力側付加配線抵抗
320 入力側配線
324 入力側接地配線
328 入力側付加接地配線
400 減衰器
412 入力側配線抵抗
414 出力側配線抵抗
416 中間配線抵抗
430 入力側配線
432 出力側配線
434 入力側接地配線
436 出力側接地配線
454 接点
456 接点
500 減衰器
504 入力側配線抵抗
506 出力側配線抵抗
508 中間配線抵抗
512 入力側配線抵抗
514 出力側配線抵抗
516 中間配線抵抗
520 入力側配線
522 出力側配線
524 入力側接地配線
526 出力側接地配線
530 入力側配線
532 出力側配線
534 入力側接地配線
536 出力側接地配線
600 減衰器
612 入力側配線抵抗
614 出力側配線抵抗
616 中間配線抵抗
630 入力側配線
632 出力側配線
634 入力側接地配線
636 出力側接地配線
700電子デバイス
710 減衰器
720トランジスタ
722 トランジスタ
724 トランジスタ
726 トランジスタ
730 選択回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ