図面 (/)

技術 フレーム同期回路

出願人 横河電機株式会社
発明者 志田秀夫
出願日 2007年4月27日 (13年8ヶ月経過) 出願番号 2007-118473
公開日 2008年11月13日 (12年1ヶ月経過) 公開番号 2008-278136
状態 未査定
技術分野 デジタル伝送方式における同期 光通信システム
主要キーワード 被測定器 アナライザ装置 被測定装置 時間測定装置 フレーム回路 位置パターン 位相干渉 ビットシフト回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2008年11月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

DQPSK信号復調する回路初期化された場合にアライメント信号の検出時間を短縮することによってフレーム同期外れの測定時間を短縮するフレーム外れ時間測定装置を提供する。

解決手段

DQPSK変調されたフレームが入力されこの光信号電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、 前記トランスポンダから入力された信号に補正を加える補正回路と、 前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された信号の所定のパターンを検出するアライメント検出ブロックと、前記アライメント検出ブロックで所定のパターンが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路とを備える。

概要

背景

近年、長距離大容量通信を実現するため伝送速度の高速化(例えば40Gb/sの伝送速度の実現)が進み、長距離伝送の方法として光による位相変調方式を用いた光DQPSK(Differential Quadrature Phase Shift Keying)方式が提案されている。また長距離伝送に優れたITU-T G.709に記されているOTNフレームは、フレーム先頭FAS(Frame Alignment Signal)と呼ばれるフレーム同期用の固定パターン(0xF6F6F6282828の6バイト)をもっており、フレームを受信した装置はこのパターンを検出してフレームの同期をとる。

しかし、光DQPSK方式は、変調前と同じ状態にするためには復調時のパターンに対していくつかの補正が必要となる。

一方、例えばOTNフレームを解析するアナライザ装置においては、フレームを生成して送信する送信系と、受信したフレームの情報を解析する受信系で構成される。また、受信系の機能には、受信したフレーム情報を解析するために、フレームの同期をとる必要があり、そのためのフレーム同期化回路が必要となる。このような光DQPSK信号の復調に関する技術は特許文献1に、フレーム同期回路に関する技術は特許文献2にそれぞれ記載されている。

特開2006−295603号公報

特開2000—174744号公報

以下、本発明のフレーム同期回路がどのような場面で使用されるものかについて説明する。本発明のフレーム同期回路は、OTNフレームを解析するアナライザ装置の受信系で用いられるものである。つまり、フレーム同期をとるためには、アナライザ装置の送信系から被測定器に信号を入力すると共に、この被測定装置から出力される信号をアナライザ装置の受信系で受信することによって、被測定器の機能や性能を測定する。また、この受信系における測定には、被測定器から出力されたフレームの同期外れ時間の測定も含まれ、フレーム同期回路はアナライザ装置の受信系でこのような測定を行う際に使用されるものである。

次に、図4を参照して従来のフレーム同期回路について説明する。トランスポンダ10は、光DQPSK変調されたOTNフレームが入力されると、この光信号電気信号に変換すると共に光DQPSK復調を行う。受信回路20は、制御回路30、ビットシフト回路40、補正回路50、フレーム同期回路60を備える。制御回路30はフレーム同期回路全体を制御する。ビットシフト回路40は復調されたDQPSK信号を1ビットシフトする。

DQPSK方式は2bitをひとつのシンボルとして扱い、補正回路50は交換回路51、奇数反転回路52、偶数反転回路53で構成され、これらはそれぞれ、偶数ビットと奇数ビットの入れ替え、奇数ビットの反転、偶数ビットの反転を行う。光DQPSK変調された信号を復調する場合、特許文献1の段落番号0014にも記載されている様に復調パターンが変調される前の期待値パターンに対して、偶数ビットと奇数ビットの入れ替え(SWAP)、偶数ビット反転、奇数ビット反転、またこれらのコンビネーションによるパターンのいずれか不定な状態で、パターンが復調される可能性があるからである。

フレーム同期回路60は、アライメント検出回路61、同期保護回路62で構成される。FASを検出するアライメント検出回路61は任意の時間内にFASの検出ができない場合、制御回路30に補正回路50の制御を切り替えるための信号を出力する。同期保護回路62は、フレーム同期/同期はずれを検出する機能を有する。フレーム処理ブロック70では、フレーム中のエラーアラームの検出・測定などのフレームの処理が行われる。

次に、図4の動作を説明する。トランスポンダ10に光DQPSK信号が入力され、復調された信号がビットシフト回路40(ビットシフト回路40では何もしない)を介して交換回路51に入力される。交換回路51はこの信号をそのまま奇数反転回路52(ここでは何もしない)、及び偶数反転回路53(ここでも何もしない)を介してアライメント検出回路に出力する。

その結果、アライメント検出回路61には光DQPSK復調された信号そのものが入力されることになるが、任意の時間内にFASの検出ができない場合には、アライメント検出回路61は制御回路30に対してFASが検出できない旨の信号を出力する。制御回路30は、この信号を受信すると、交換回路51に対して偶数ビットと奇数ビットの入れ替えをする旨の信号を出力する。

偶数ビットと奇数ビットの入れ替えの結果、所定の時間内にアライメント検出回路61でFASの検出ができた場合にはアライメント検出回路61はその旨を同期保護回路62に出力し、FASの検出ができない場合には補正の条件を入れ替える。

このようにして最大で8通りのパターン、つまり補正なし、偶数ビットと奇数ビットの入れ替え(SWAP)、偶数ビット反転(Even Invert)、奇数ビット反転(Odd Invert)を順に試し、それでも同期が取れない場合には、トランスポンダ10で復調されてから補正回路50に入力されるまでの間に2ビットの関係に誤りが生じている可能性があるものと判断し、監視するシンボルの位置を1ビットずらすために制御回路30はビットシフト回路40に対して復調パターンを1ビットシフト(Bit Shift)させる信号を出力すると共に、上述の4パターンを順に試す

例えば次のように補正とビットシフトの制御を行うことができる。ただし、「1」はオンを意味し、「0」はオフを意味する。
(Bit Shift:SWAP:Odd Invert:Even Invert)=(0:0:0:0)→(0:0:0:1)→(0:0:1:0)→・・・・・・・・・→(1:1:1:0)→(1:1:1:1)

このような制御を同期が取れるまで順に繰り返し、一度同期がとれればトランスポンダ10の位相ロック外れない限り、ビットシフト回路40、補正回路50の状態は変えない。

概要

光DQPSK信号を復調する回路が初期化された場合にアライメント信号の検出時間を短縮することによってフレーム同期外れの測定時間を短縮するフレーム外れ時間測定装置を提供する。 光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、 前記トランスポンダから入力された信号に補正を加える補正回路と、 前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された信号の所定のパターンを検出するアライメント検出ブロックと、前記アライメント検出ブロックで所定のパターンが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路とを備える。

目的

本発明は、これらの問題点に鑑みてなされたものであり、光DQPSK信号を復調する位相干渉計のロックがとれた場合にFASの検出時間を短縮することによってフレーム同期要する時間を正確に行うフレーム同期回路を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

DQPSK変調されたフレームが入力されこの光信号電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、前記トランスポンダから入力された信号に補正を加える補正回路と、前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された所定の信号を検出するアライメント検出ブロックと、前記アライメント検出ブロックで所定の信号が検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路とを備えたことを特徴とするフレーム同期回路。

請求項2

前記トランスポンダ及び前記ビットシフト回路を介して入力される信号がITU-T G.709に記されたOTNフレームFASであることを特徴とする請求項1記載のフレーム同期回路。

請求項3

光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、前記トランスポンダから入力された信号に補正を加える補正回路と、前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された信号のFASを検出し、この検出されたFASに対応した信号を前記補正回路に出力するアライメント検出ブロックと、前記アライメント検出ブロックでFASが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路とを備えたことを特徴とするフレーム同期回路。

請求項4

前記アライメント検出ブロックは、前記トランスポンダの初期位相で考えられる組み合わせパターン分のFAS位置パターンの検出を行う第1のアライメント検出回路と、前記ビットシフト回路を介して入力された信号のFAS位置パターンの検出を行う第2のアライメント検出回路を備えることを特徴とする請求項1から3のいずれかに記載のフレーム同期回路。

請求項5

前記補正回路は、前記第1のアライメント検出回路からFAS位置パターンを検出した旨の信号を受けると、検出されたFAS位置パターンの内容に基づいて補正なし、奇数ビット反転偶数ビットの反転、全ビット反転、SWAP+奇数ビットの反転、SWAP+偶数ビットの反転、又はSWAP+全ビット反転のいずれかの処理を行い、前記第2のアライメント検出回路がFAS位置パターンを検出した場合にはこれらの処理を1ビットシフトしてから行うことを特徴とする請求項1から4のいずれかに記載のフレーム同期回路。

請求項6

光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、前記トランスポンダから入力された信号に補正を加える第1の補正回路と、前記ビットシフト回路から入力された信号に補正を加える第2の補正回路と、前記第1の補正回路及び第2の補正回路から入力された信号のFAS位置パターンを検出するアライメント検出ブロックと、前記アライメント検出ブロックでFAS位置パターンが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとるための同期保護回路とを備えたことを特徴とするフレーム同期回路。

請求項7

前記第1の補正回路、及び第2の補正回路は、前記トランスポンダ又は前記ビットシフト回路から信号が入力されると、補正なし、奇数ビットの反転、偶数ビットの反転、全ビット反転、SWAP+奇数ビットの反転、SWAP+偶数ビットの反転、及びSWAP+全ビット反転の補正をそれぞれ行うことを特徴とする請求項6記載のフレーム同期回路。

請求項8

前記同期保護回路は、同期確立するまで前記アライメント検出ブロックに対してFAS位置パターンの検出を行う旨の信号を出力することを特徴とする請求項1から7のいずれかに記載のフレーム同期回路。

技術分野

0001

本発明は、ITU-T G.709に記されたOTN(optical transport network)フレームの同期をとるフレーム同期回路に関し、特に、光DQPSK信号復調する回路位相干渉計の位相ロックした場合にアライメント信号の検出時間を短縮することによってフレーム同期をより正確な時間でとるフレーム回路に関する。

背景技術

0002

近年、長距離大容量通信を実現するため伝送速度の高速化(例えば40Gb/sの伝送速度の実現)が進み、長距離伝送の方法として光による位相変調方式を用いた光DQPSK(Differential Quadrature Phase Shift Keying)方式が提案されている。また長距離伝送に優れたITU-T G.709に記されているOTNフレームは、フレームの先頭FAS(Frame Alignment Signal)と呼ばれるフレーム同期用の固定パターン(0xF6F6F6282828の6バイト)をもっており、フレームを受信した装置はこのパターンを検出してフレームの同期をとる。

0003

しかし、光DQPSK方式は、変調前と同じ状態にするためには復調時のパターンに対していくつかの補正が必要となる。

0004

一方、例えばOTNフレームを解析するアナライザ装置においては、フレームを生成して送信する送信系と、受信したフレームの情報を解析する受信系で構成される。また、受信系の機能には、受信したフレーム情報を解析するために、フレームの同期をとる必要があり、そのためのフレーム同期化回路が必要となる。このような光DQPSK信号の復調に関する技術は特許文献1に、フレーム同期回路に関する技術は特許文献2にそれぞれ記載されている。

0005

特開2006−295603号公報

0006

特開2000—174744号公報

0007

以下、本発明のフレーム同期回路がどのような場面で使用されるものかについて説明する。本発明のフレーム同期回路は、OTNフレームを解析するアナライザ装置の受信系で用いられるものである。つまり、フレーム同期をとるためには、アナライザ装置の送信系から被測定器に信号を入力すると共に、この被測定装置から出力される信号をアナライザ装置の受信系で受信することによって、被測定器の機能や性能を測定する。また、この受信系における測定には、被測定器から出力されたフレームの同期外れ時間の測定も含まれ、フレーム同期回路はアナライザ装置の受信系でこのような測定を行う際に使用されるものである。

0008

次に、図4を参照して従来のフレーム同期回路について説明する。トランスポンダ10は、光DQPSK変調されたOTNフレームが入力されると、この光信号電気信号に変換すると共に光DQPSK復調を行う。受信回路20は、制御回路30、ビットシフト回路40、補正回路50、フレーム同期回路60を備える。制御回路30はフレーム同期回路全体を制御する。ビットシフト回路40は復調されたDQPSK信号を1ビットシフトする。

0009

DQPSK方式は2bitをひとつのシンボルとして扱い、補正回路50は交換回路51、奇数反転回路52、偶数反転回路53で構成され、これらはそれぞれ、偶数ビットと奇数ビットの入れ替え、奇数ビットの反転、偶数ビットの反転を行う。光DQPSK変調された信号を復調する場合、特許文献1の段落番号0014にも記載されている様に復調パターンが変調される前の期待値パターンに対して、偶数ビットと奇数ビットの入れ替え(SWAP)、偶数ビット反転、奇数ビット反転、またこれらのコンビネーションによるパターンのいずれか不定な状態で、パターンが復調される可能性があるからである。

0010

フレーム同期回路60は、アライメント検出回路61、同期保護回路62で構成される。FASを検出するアライメント検出回路61は任意の時間内にFASの検出ができない場合、制御回路30に補正回路50の制御を切り替えるための信号を出力する。同期保護回路62は、フレーム同期/同期はずれを検出する機能を有する。フレーム処理ブロック70では、フレーム中のエラーアラームの検出・測定などのフレームの処理が行われる。

0011

次に、図4の動作を説明する。トランスポンダ10に光DQPSK信号が入力され、復調された信号がビットシフト回路40(ビットシフト回路40では何もしない)を介して交換回路51に入力される。交換回路51はこの信号をそのまま奇数反転回路52(ここでは何もしない)、及び偶数反転回路53(ここでも何もしない)を介してアライメント検出回路に出力する。

0012

その結果、アライメント検出回路61には光DQPSK復調された信号そのものが入力されることになるが、任意の時間内にFASの検出ができない場合には、アライメント検出回路61は制御回路30に対してFASが検出できない旨の信号を出力する。制御回路30は、この信号を受信すると、交換回路51に対して偶数ビットと奇数ビットの入れ替えをする旨の信号を出力する。

0013

偶数ビットと奇数ビットの入れ替えの結果、所定の時間内にアライメント検出回路61でFASの検出ができた場合にはアライメント検出回路61はその旨を同期保護回路62に出力し、FASの検出ができない場合には補正の条件を入れ替える。

0014

このようにして最大で8通りのパターン、つまり補正なし、偶数ビットと奇数ビットの入れ替え(SWAP)、偶数ビット反転(Even Invert)、奇数ビット反転(Odd Invert)を順に試し、それでも同期が取れない場合には、トランスポンダ10で復調されてから補正回路50に入力されるまでの間に2ビットの関係に誤りが生じている可能性があるものと判断し、監視するシンボルの位置を1ビットずらすために制御回路30はビットシフト回路40に対して復調パターンを1ビットシフト(Bit Shift)させる信号を出力すると共に、上述の4パターンを順に試す

0015

例えば次のように補正とビットシフトの制御を行うことができる。ただし、「1」はオンを意味し、「0」はオフを意味する。
(Bit Shift:SWAP:Odd Invert:Even Invert)=(0:0:0:0)→(0:0:0:1)→(0:0:1:0)→・・・・・・・・・→(1:1:1:0)→(1:1:1:1)

0016

このような制御を同期が取れるまで順に繰り返し、一度同期がとれればトランスポンダ10の位相ロック外れない限り、ビットシフト回路40、補正回路50の状態は変えない。

発明が解決しようとする課題

0017

以下、従来のフレーム同期回路の問題点について説明する。光DQPSKの復調に関しては出力される信号に対して上述の様に補正しながらFASを検出するため、検出に要する時間が長くなり、同期状態になるまでの時間も長くなってしまう。そのため、フレーム同期を正確な時間でとることができない。

0018

本発明は、これらの問題点に鑑みてなされたものであり、光DQPSK信号を復調する位相干渉計のロックがとれた場合にFASの検出時間を短縮することによってフレーム同期要する時間を正確に行うフレーム同期回路を提供することを目的とする。

課題を解決するための手段

0019

このような課題を解決するために請求項1記載の発明は、
光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、
前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、
前記トランスポンダから入力された信号に補正を加える補正回路と、
前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された所定の信号を検出するアライメント検出ブロックと、
前記アライメント検出ブロックで所定の信号が検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路と
を備える。

0020

また、請求項2記載の発明は、請求項1記載のフレーム同期回路において、
前記トランスポンダ及び前記ビットシフト回路を介して入力される信号がITU-T G.709に記されたOTNフレームのFASである。

0021

また、請求項3記載の発明は、
光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、
前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、
前記トランスポンダから入力された信号に補正を加える補正回路と、
前記トランスポンダから入力された信号及び前記ビットシフト回路を介して入力された信号のFASを検出し、この検出されたFASに対応した信号を前記補正回路に出力するアライメント検出ブロックと、
前記アライメント検出ブロックでFASが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとる同期保護回路と
を備える。

0022

請求項4記載の発明は、請求項1から3のいずれかに記載のフレーム同期回路において、
前記アライメント検出ブロックは、
前記トランスポンダの初期位相で考えられる組み合わせパターン分のFAS位置パターンの検出を行う第1のアライメント検出回路と、前記ビットシフト回路を介して入力された信号のアライメントの検出を行う第2のアライメント検出回路を備えることを特徴とする。

0023

請求項5記載の発明は、請求項1から4のいずれかに記載のフレーム同期回路において、
前記補正回路は、前記第1のアライメント検出回路からFAS位置パターンを検出した旨の信号を受けると、検出されたFAS位置パターンの内容に基づいて補正なし、奇数ビットの反転、偶数ビットの反転、全ビット反転、SWAP+奇数ビットの反転、SWAP+偶数ビットの反転、又はSWAP+全ビット反転のいずれかの処理を行い、前記第2のアライメント検出回路がFAS位置パターンを検出した場合にはこれらの処理を1ビットシフトしてから行う。

0024

請求項6記載の発明は、
光DQPSK変調されたフレームが入力されこの光信号を電気信号に変換すると共に光DQPSK復調を行うトランスポンダを備え、フレームの同期をとるフレーム同期回路において、
前記トランスポンダから入力された信号を1ビットシフトするビットシフト回路と、
前記トランスポンダから入力された信号に補正を加える第1の補正回路と、
前記ビットシフト回路から入力された信号に補正を加える第2の補正回路と、
前記第1の補正回路及び第2の補正回路から入力された信号のFAS位置パターンを検出するアライメント検出ブロックと、
前記アライメント検出ブロックでFAS位置パターンが検出された際にこのアライメント検出ブロックから信号が入力され、フレームの同期をとるための同期保護回路と
を備える。

0025

請求項7記載の発明は、請求項6記載のフレーム同期回路において、
前記第1の補正回路、及び第2の補正回路は、前記トランスポンダ又は前記ビットシフト回路から信号が入力されると、補正なし、奇数ビットの反転、偶数ビットの反転、全ビット反転、SWAP+奇数ビットの反転、SWAP+偶数ビットの反転、及びSWAP+全ビット反転の補正をそれぞれ行う。

0026

請求項8記載の発明は、請求項1から7のいずれかに記載のフレーム同期回路において、
前記同期保護回路は、同期確立するまで前記アライメント検出ブロックに対してFAS位置パターンの検出を行う旨の信号を出力する。

発明の効果

0027

トランスポンダから入力された信号及びビットシフト回路を介して入力された信号のFAS位置パターンを検出し、この検出されたFAS位置パターンに対応した信号を補正回路に出力するアライメント検出ブロックを備えたので、光DQPSK信号を復調する回路の位相干渉計の位相ロックがとれた場合にFASの検出時間を短縮することによってフレーム同期を正確な時間で行うことができる。

発明を実施するための最良の形態

0028

以下、本発明のフレーム同期回路の構成例について図1を参照して説明する。トランスポンダ100は、光DQPSK変調されたOTNフレームが入力されると、この光信号を電気信号に変換すると共に光DQPSK復調を行う。アライメント検出回路ブロック110は第1のアライメント検出回路160と第2のアライメント検出回路170で構成される。また、第1のアライメント検出回路はアライメント検出回路111〜114で構成され、第2のアライメント検出回路はアライメント検出回路115〜118で構成される。

0029

ここで、アライメント検出回路111〜118を説明するために図2を参照する。アライメント検出回路111〜114はそれぞれ図2のイ〜ニの検出パターンについて検出する。また、ここでは説明を容易にするため、トランスポンダ100の干渉計の位相で考えられる8つの組み合わせのパターンのうち、イは変調前の同期パターンを検出するものとし、ロは奇数ビットを反転させたパターンを検出するものとし、ハは偶数ビットを反転させたパターンを検出するものとし、ニは偶数、奇数ビットとも反転させたパターンを検出するものとし、パターンはこれらのいずれかかが発生するとする。

0030

なお、アライメント検出回路115〜118はそれぞれアライメント検出回路111〜114と同じものであり、後述するビットシフト回路120で1ビットシフトしたパターンについて上記のパターンを検索する。また、図2の右側の列は、中央の列に2進数で表した検出パターンを16進数で表したものである。

0031

次に、再び図1を参照して本発明の構成を説明する。ビットシフト回路120は、トランスポンダ100で復調された信号を1ビットシフトさせ、シンボルの関係をシフトさせる。補正回路130は、アライメント検出回路ブロック110から入力される信号によって、どのアライメント検出回路111〜118でFAS位置パターンが検出されたか判断し、トランスポンダ100から入力されるパターンの補正を行う回路である。

0032

同期保護回路140では、同期外れの最中はアライメント検出ブロックから入力される信号に基づいて同期が確立されたかどうかの監視を行う。また、同期が取れている最中は同期外れを監視し、その状態をアライメント検出ブロック110に通知する。

0033

次に、図1の動作を説明する。トランスポンダ100に光DQPSK信号(s1)が入力され、光DQPSK復調されOE変換された信号(s2)が出力される。この信号はトランスポンダ100の位相干渉計のロックされた状態によって変調されたパターンと一致しないパターンに復調される場合があり、アライメント検出回路ブロック110、ビットシフト回路120、及び補正回路130に入力される。

0034

ビットシフト回路120は、入力された信号(s2)を1ビットシフトし(つまりシンボルの関係を1ビットずらして)、この信号(s3)をアライメント検出回路ブロック110のアライメント検出回路115〜118に出力する。アライメント検出回路ブロック110は、アライメント検出回路111〜118のいずれかでFAS位置パターンを検出したとき、同期保護回路140にFAS位置パターンを検出した旨の信号 (s4:FAS位置パターン検出信号をORしたもの)を出力すると共に、補正回路130に対してFAS位置パターンがどのアライメント検出回路111〜118で検出されたかをエンコードした3ビットの信号で通知する(s5)。例えば、アライメント検出回路111で検出された場合はs5=000、アライメント検出回路112で検出された場合はs5=001となる。

0035

この信号が入力された補正回路130は、例えばアライメント検出回路111でアライメント信号が検出された場合には補正をしないで信号(s2)を信号(s7)として同期保護回路140、およびフレーム処理ブロック150に出力する。また例えば、アライメント検出回路116(この回路は、上述のように信号s2を1ビットシフトした状態で奇数ビットを反転させたパターンを検出するものである。)でアライメント信号を検出した場合には、補正回路130に対して信号s2を1ビットシフトした状態で奇数ビットを反転させた信号を信号s7として同期保護回路140、およびフレーム処理ブロック150に出力する旨の信号(s5)を出力する。

0036

同期保護回路140は、同期確立しない場合、つまりアライメント検出ブロック110から信号(s4)が入力されない間は、FAS位置パターンの検出を行う旨の信号(s6)をアライメント検出回路ブロック110に対して出力する(つまり、FAS位置パターンの検出をイネーブルとする。)。換言すると、同期が取れている間は信号(s6)をディセーブル状態とする。なお、フレームの同期外れの測定もこの同期保護回路140で行う。

0037

また、同期が確立しているときは、信号(s7)の先頭を示すパルス(信号H)を出力し、フレーム処理ブロック150に対して処理するタイミングを通知する。フレーム処理ブロック150は入力される信号(s7)と、フレームの先頭を示すパルス(信号H)をもとに、フレーム処理(アラーム、エラーの検出、測定など)を行う。

0038

このように、光DQPSK信号の復調パターンの補正を時分割に行うのでなく、アライメント検出回路111〜118を並列に複数備えて、想定されるパターンの検出を複数同時に行うことにより、フレーム同期時間を短縮することができる。また、これにより不具合や被測定器の試験時に復調回路の位相干渉計のロック状態が変わった場合、フレーム同期を正確な時間で行うことができるようになり、OTNフレームのアナライザとして被測定系の性能を正しく評価できる。

0039

次に、本発明の応用例について図3を参照して説明する。トランスポンダ200は、光DQPSK変調されたOTNフレームが入力されると、この光信号を電気信号に変換すると共に光DQPSK復調を行う。ビットシフト回路210は、トランスポンダ200で復調された信号を1ビットシフトする。補正回路ブロック220は、トランスポンダ200で復調された信号がそのまま入力される補正回路221と、ビットシフト回路210を介して入力される補正回路222で構成される。

0040

アライメント検出回路ブロック230は、補正回路221から信号が入力される第1のアライメント検出回路231と、補正回路222から信号が入力される第2のアライメント検出回路232で構成される。これら第1、第2のアライメント検出回路221、222は、図1で説明したアライメント検出回路111〜118に相当するアライメント検出回路(図示せず)を備えているものとする。同期保護回路240では、同期外れの最中はアライメント検出ブロックから入力される信号に基づいて同期が確立されたかどうかの監視を行う。また、同期が取れている最中は同期外れを監視し、その状態をアライメント検出ブロック230に通知する。フレーム処理ブロック250は図1のフレーム処理ブロック150と同様なので説明を省略する。

0041

次に、図3の動作を説明する。光DQPSK変調されたOTNフレーム(信号s11)がトランスポンダ200に入力され、OE変換と光DQPSK復調が行われる。この時、トランスポンダ200の相干渉計のロック状態によって、変調されたパターンと一致しないパターンに復調される可能性があり、復調パターン(信号s12)として出力される。

0042

ビットシフト回路210は、入力される信号(s11)に対して、1ビットシフトしシンボルの関係を1ビットずらした状態で信号を補正回路222に送信する(信号s13)。補正回路ブロック220では、8通りの処理、すなわち、補正なし、奇数ビットの反転、偶数ビットの反転、全ビット反転、SWAP+奇数ビットの反転、SWAP+偶数ビットの反転、及びSWAP+全ビット反転の処理を補正回路221と補正回路222でそれぞれ行い、この信号(s14)をアライメント検出回路ブロック230に出力する。なお、ここでは説明を容易にするためにそれぞれ4通りの組み合わせしか記していない。

0043

アライメント検出回路ブロック230は、8パターン入力される信号(s14)の中で、期待値となるFAS(OTNの場合は0xF6F62828)を並列で検出する回路である。すなわち、図3の構成例では、図1の構成例と相違し、FASの期待値はOTNフレームのFASである0xF6F62828の一通りである。アライメント検出ブロック230がFASを検出したときは、同期保護回路240に検出信号(s15)を出力すると共に、フレーム処理ブロック250と同期保護回路240に信号s14の中でFASを含んでいたパターンを信号s17として出力する。

0044

同期保護回路240は、同期確立しない場合は、常に信号s16を出力してFASの検出を行い、同期外れ中は信号s15に基づいて同期確立の監視を行う。また、同期が取れている最中は同期外れを監視し、その状態をアライメント検出回路ブロック230に知らせる(信号s16)。

0045

このように、FAS位置パターンの期待値をOTNフレームのFAS位置パターンである0xF6F62828の一通りとし、補正回路ブロック220がこの信号を補正し、アライメント検出ブロック230が期待値のFASを並列に検出するので、光DQPSK信号を復調する回路位相干渉計のロック状態が変化した場合にFASの検出時間を短縮することによってフレーム同期を正確な時間で行うことができる。

図面の簡単な説明

0046

本発明によるフレーム同期回路の構成例である。
トランスポンダ100の位相干渉計のロック状態で考えられる組み合わせのパターンの説明図である。
本発明の応用例の構成図である。
従来技術によるフレーム同期回路の構成例である。

符号の説明

0047

100トランスポンダ
110アライメント検出回路ブロック
111〜118 アライメント検出回路
120ビットシフト回路
130補正回路
140同期保護回路
160 第1のアライメント検出回路
170 第2のアライメント検出回路
200 トランスポンダ
210 ビットシフト回路
220 補正回路ブロック
221、222 補正回路
230 アライメント検出回路ブロック
231 第1のアライメント検出回路
232 第2のアライメント検出回路
240 同期保護回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ