図面 (/)

技術 テストパターン生成装置およびテストパターン生成方法

出願人 ルネサスエレクトロニクス株式会社
発明者 多久和宏
出願日 2007年3月9日 (13年9ヶ月経過) 出願番号 2007-060536
公開日 2008年9月25日 (12年3ヶ月経過) 公開番号 2008-224315
状態 拒絶査定
技術分野 電子回路の試験 半導体集積回路 ICの設計・製造(配線設計等)
主要キーワード 各検出箇所 再分割前 箇所リスト RCネットワーク 再グルーピング テストスキャン ブロック番 動作率
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2008年9月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

半導体集積回路スキャンテスト時のIRドロップによる誤動作を回避し、効率の良いスキャンテストを実現する。

解決手段

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置100は、危険箇所抽出部110と、テストパターンの生成を実行するパターン生成実行部であるATPG150を備える。危険箇所抽出部110は、半導体集積回路から、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出し、ATPG150は、危険箇所抽出部110により抽出された危険箇所に対して、該危険箇所に含まれるインスタンス動作率を抑制するようにテストパターンを生成する。

概要

背景

半導体集積回路(LSI)に対してスキャンテストをするために、スキャンテストパターン(以下単にテストパターンという)を生成する必要がある。近年、テストパターン数の削減やテスト時間の短縮などの目的に応じて、高圧縮のテストパターンを生成することが行われている。

しかし、高圧縮のテストパターンほど、LSI内部の動作率も高くなる傾向がある。そのため、ロジックテスト時において、電源IRドロップ(以下単にIRドロップともいう)に起因してテストスキャンチェーン誤動作が生じ、テストの結果、良品不良品として判定し歩留まりを低下させてしまう恐れがある。

そこで、LSI内部の動作率を下げたテストパターンを生成することが考えられるが、電源のIRドロップによる影響は、LSIのレイアウトと関係するので、LSIのレイアウトを考慮せずに単純に動作率を下げるようにテストパターンを生成するのでは、実質的な誤動作回避効果に限界がある。

特許文献1には、IRドロップとレイアウトを考慮したテストパターン生成の技術が開示されており、特許文献1における図1に対応する図18は、この技術を適用した半導体集積回路テスト設計支援装置を示す。

図18に示す半導体集積回路テスト設計支援装置において、RCネットワーク解析部4は、電源電圧を供給する配線物理的形状、電源からの距離、電源系統を解析してRCネットワーク解析結果5を出力する。スキャン回路グルーピング部6は、RCネットワーク解析結果5と後述するIRドロップ解析結果9に基づいて、同時にスキャンテスト動作可能なスキャンフリップフロップ群をグルーピングしてスキャン回路グループ情報7を出力する。IRドロップ解析部8は、スキャン回路グループ情報7に基づいて、同一グループのスキャンフリップフロップがスキャンテスト中に一斉に動作するものとして、グループ毎にIRドロップが発生するか否かを解析してIRドロップ解析結果9を得る。IRドロップ解析結果判定部10は、IRドロップ解析結果9と判定値18を比較し、IRドロップによるスキャンフリップフロップの誤動作が発生するか否かを判定する。

誤動作が発生すると判定された場合には、スキャン回路グルーピング部6による再グルーピングが行われ、再グルーピングにより得られたグループ毎に、IRドロップ解析部8とIRドロップ解析結果判定部10の処理が行われる。このような再グルーピング、IRドロップの解析、IRドロップ解析結果の判定は、各グループに誤動作が発生しないと判定されるまで繰り返される。

IRドロップ解析結果判定部10により誤動作が発生しないと判定されると、スキャンチェーン挿入部11は、そのときのスキャン回路グループ情報7に基づいて、論理接続情報1のスキャンチェーンを変更する。このスキャンチェーンの変更は、スキャンモードの制御またはクロックの制御により行われる。変更後のスキャンチェーンに対して、複数のスキャンチェーンが同時に動作しないようにテストパターンを生成する。

すなわちこの技術は、スキャンテスト時に、IRドロップに起因するスキャンチェーンの誤動作の発生を回避するようにスキャンチェーンを構成し、構成したスキャンチェーンを基にテストパターンを生成する。
特開2006−66825号公報

概要

半導体集積回路をスキャンテスト時のIRドロップによる誤動作を回避し、効率の良いスキャンテストを実現する。半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置100は、危険箇所抽出部110と、テストパターンの生成を実行するパターン生成実行部であるATPG150を備える。危険箇所抽出部110は、半導体集積回路から、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出し、ATPG150は、危険箇所抽出部110により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成する。

目的

効果

実績

技術文献被引用数
2件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体集積回路スキャンテストするためのテストパターンを生成するテストパターン生成装置であって、前記半導体集積回路から、電源IRドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出する危険箇所抽出部と、該危険箇所抽出部により抽出された前記危険箇所に対して、該危険箇所に含まれるインスタンス動作率を抑制するようにテストパターンを生成するパターン生成実行部とを備えることを特徴とするテストパターン生成装置。

請求項2

前記パターン生成実行部は、複数のインスタンスが含まれる前記危険箇所に対して、該複数のインスタンスが同時に変化することがないようにテストパターンを生成することを特徴とする請求項1に記載のテストパターン生成装置。

請求項3

前記危険箇所抽出部は、前記半導体集積回路を複数のブロックに分割し、各前記ブロックのIRドロップ量を算出するIRドロップ量算出部と、該IRドロップ量算出部により算出された前記IRドロップ量が所定の基準値より大きいブロックを前記危険箇所として抽出する抽出実行部とを備えることを特徴とする請求項1または2に記載のテストパターン生成装置。

請求項4

前記IRドロップ量算出部は、前記半導体集積回路を同じサイズの複数のブロックに分割することを特徴とする請求項3に記載のテストパターン生成装置。

請求項5

前記IRドロップ量算出部は、前記半導体集積回路における集積度の高さに応じて、集積度が高い場所ほどブロックのサイズが小さくなるように、前記半導体集積回路を複数のブロックに分割することを特徴とする請求項3に記載のテストパターン生成装置。

請求項6

前記IRドロップ量算出部は、各前記ブロック内のスキャンフリップフロップの数を取得し、前記数が所定の閾値より大きいブロックに対してのみIRドロップ量を算出することを特徴とする請求項3から5のいずれか1項に記載のテストパターン生成装置。

請求項7

前記抽出実行部は、抽出した前記危険箇所のうちの隣接する危険箇所を統合して1つの危険箇所とする統合部を有することを特徴とする請求項3から6のいずれか1項に記載のテストパターン生成装置。

請求項8

前記抽出実行部は、危険箇所として抽出したブロックをさらに複数の小ブロックに再分割し、再分割によって得られた各前記小ブロックに対して、前記IRドロップ量算出部にIRドロップ量の算出を行わせ、前記IRドロップ量算出部により算出されたIRドロップ量が前記所定の基準値より大きい小ブロックを抽出して、再分割前の前記ブロックの代わりになる危険箇所とする絞込部を備えることを特徴とする請求項3から7のいずれか1項に記載のテストパターン生成装置。

請求項9

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成方法において、前記半導体集積回路から、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出する危険箇所抽出工程と、抽出された前記危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するパターン生成実行工程とを有することを特徴とするテストパターン生成方法。

請求項10

前記パターン生成実行工程は、複数のインスタンスが含まれる前記危険箇所に対して、該複数のインスタンスが同時に変化することがないようにテストパターンを生成する工程であることを特徴とする請求項9に記載のテストパターン生成方法。

請求項11

前記危険箇所抽出工程は、前記半導体集積回路を複数のブロックに分割するブロック分割工程と、各前記ブロックのIRドロップ量を算出するIRドロップ量算出工程と、算出された前記IRドロップ量が所定の基準値より大きいブロックを前記危険箇所として抽出する抽出実行工程とを有することを特徴とする請求項9または10に記載のテストパターン生成方法。

請求項12

前記ブロック分割工程は、前記半導体集積回路を同じサイズの複数のブロックに分割することを特徴とする請求項11に記載のテストパターン生成方法。

請求項13

前記ブロック分割工程は、前記半導体集積回路における集積度の高さに応じて、集積度が高い場所ほどブロックのサイズが小さくなるように、前記半導体集積回路を複数のブロックに分割することを特徴とする請求項11に記載のテストパターン生成方法。

請求項14

前記ブロック分割工程により得られた各ブロックのスキャンフリップフロップの数を取得する工程をさらに備え、前記IRドロップ量算出工程は、前記数が所定の閾値より大きいブロックに対してのみIRドロップ量を算出することを特徴とする請求項11から13のいずれか1項に記載のテストパターン生成方法。

請求項15

前記抽出実行工程により抽出した前記危険箇所のうちの隣接する危険箇所を統合して1つの危険箇所とする統合工程をさらに有することを特徴とする請求項11から14のいずれか1項に記載のテストパターン生成方法。

請求項16

危険箇所として抽出したブロックをさらに複数の小ブロックに再分割し、再分割によって得られた各前記小ブロックに対して、前記IRドロップ量算出工程を実行させて各前記小ブロックのIRドロップ量を得、IRドロップ量が前記所定の基準値より大きい小ブロックを抽出して、再分割前の前記ブロックの代わりになる危険箇所とする絞込工程をさらに有することを特徴とする請求項11から15のいずれか1項に記載のテストパターン生成方法。

技術分野

0001

本発明は、半導体集積回路テストする技術に関し、具体的には半導体集積回路に対してスキャンテストをするためのテスタパターンの生成技術に関する。

背景技術

0002

半導体集積回路(LSI)に対してスキャンテストをするために、スキャンテストパターン(以下単にテストパターンという)を生成する必要がある。近年、テストパターン数の削減やテスト時間の短縮などの目的に応じて、高圧縮のテストパターンを生成することが行われている。

0003

しかし、高圧縮のテストパターンほど、LSI内部の動作率も高くなる傾向がある。そのため、ロジックテスト時において、電源IRドロップ(以下単にIRドロップともいう)に起因してテストスキャンチェーン誤動作が生じ、テストの結果、良品不良品として判定し歩留まりを低下させてしまう恐れがある。

0004

そこで、LSI内部の動作率を下げたテストパターンを生成することが考えられるが、電源のIRドロップによる影響は、LSIのレイアウトと関係するので、LSIのレイアウトを考慮せずに単純に動作率を下げるようにテストパターンを生成するのでは、実質的な誤動作回避効果に限界がある。

0005

特許文献1には、IRドロップとレイアウトを考慮したテストパターン生成の技術が開示されており、特許文献1における図1に対応する図18は、この技術を適用した半導体集積回路テスト設計支援装置を示す。

0006

図18に示す半導体集積回路テスト設計支援装置において、RCネットワーク解析部4は、電源電圧を供給する配線物理的形状、電源からの距離、電源系統を解析してRCネットワーク解析結果5を出力する。スキャン回路グルーピング部6は、RCネットワーク解析結果5と後述するIRドロップ解析結果9に基づいて、同時にスキャンテスト動作可能なスキャンフリップフロップ群をグルーピングしてスキャン回路グループ情報7を出力する。IRドロップ解析部8は、スキャン回路グループ情報7に基づいて、同一グループのスキャンフリップフロップがスキャンテスト中に一斉に動作するものとして、グループ毎にIRドロップが発生するか否かを解析してIRドロップ解析結果9を得る。IRドロップ解析結果判定部10は、IRドロップ解析結果9と判定値18を比較し、IRドロップによるスキャンフリップフロップの誤動作が発生するか否かを判定する。

0007

誤動作が発生すると判定された場合には、スキャン回路グルーピング部6による再グルーピングが行われ、再グルーピングにより得られたグループ毎に、IRドロップ解析部8とIRドロップ解析結果判定部10の処理が行われる。このような再グルーピング、IRドロップの解析、IRドロップ解析結果の判定は、各グループに誤動作が発生しないと判定されるまで繰り返される。

0008

IRドロップ解析結果判定部10により誤動作が発生しないと判定されると、スキャンチェーン挿入部11は、そのときのスキャン回路グループ情報7に基づいて、論理接続情報1のスキャンチェーンを変更する。このスキャンチェーンの変更は、スキャンモードの制御またはクロックの制御により行われる。変更後のスキャンチェーンに対して、複数のスキャンチェーンが同時に動作しないようにテストパターンを生成する。

0009

すなわちこの技術は、スキャンテスト時に、IRドロップに起因するスキャンチェーンの誤動作の発生を回避するようにスキャンチェーンを構成し、構成したスキャンチェーンを基にテストパターンを生成する。
特開2006−66825号公報

発明が解決しようとする課題

0010

しかし、特許文献1に記載の技術は、スキャンチェーンの構成を変更して再レイアウトすることによってIRドロップに起因する誤動作の回避を図っている。そのため、レイアウト完了までのTAT(Turn Around Time:開発時間)が増加してしまうという問題がある。

0011

また、クロック制御回路を用いてスキャンチェーンを変更する場合には、レイアウト上のCTS(Clock Tree Synthesis)からやり直す必要があり、大幅なレイアウトのTAT増加につながる。

0012

また、テストパターン生成時に、IRドロップによる誤動作を回避するために動作させないチェーンが存在するため、テストパターンのパターン長およびテスト時間の増加が発生してしまう。

0013

IRドロップによる誤動作を回避しつつこれらの問題を解決することは、効率の良いスキャンテストを実現するうえでの大きな課題になっている

課題を解決するための手段

0014

本発明の1つの態様は、半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置である。このテストパターン生成装置は、半導体集積回路から、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出する危険箇所抽出部と、該危険箇所抽出部により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するパターン生成実行部とを備える。

0015

なお、上記テストパターン生成装置を方法、システムプログラムに置き換えたものも、本発明の態様としては有効である。

発明の効果

0016

本発明にかかる技術によれば、半導体集積回路のスキャンテストの際に、スキャンチェーンの変更をせずに電源のIRドロップに起因するテスト時の誤動作を回避することができ、効率の良いスキャンテストが実現できる。

発明を実施するための最良の形態

0017

以下、図面を参照して本発明の実施の形態について説明する。
<第1の実施の形態>
図1は、本発明の第1の実施の形態にかかるテストパターン生成装置100を示す。テストパターン生成装置100は、LSIチップ(以下単にチップという)をスキャンテストするためのテストパターンを生成するものであり、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所をチップから抽出する危険箇所抽出部110と、危険箇所抽出部110により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するパターン生成実行部150を備える。以下の説明において、パターン生成実行部150をATPG(Automatic Test Pattern Generator)150という。

0018

なお、本実施の形態のテストパターン生成装置100の処理対象のチップは、レイアウト(ユーザ回路のレイアウトとスキャンチェーンのレイアウト)が完了したチップであり、危険箇所抽出部110は、このチップのレイアウトデータ、動作率、回路情報ネットリストクロック情報周波数情報チップ内各機能要素消費電力など)、プロセスパラメータ、パケッジ(以下PKGという)のLCR(コイル、容量、抵抗)情報を用いて危険箇所の抽出を行う。

0019

図1に示すように、危険箇所抽出部110は、IRドロップ量算出部120と抽出実行部130を備える。

0020

IRドロップ量算出部120は、まず、チップをメッシュ状に複数のブロックに等分割する。図2は、IRドロップ量算出部120によるブロック分けの例を示す。図示の例では、ブロック(BK)の数が3×3の9個であるが、チップの規模や構造に応じて変更可能であり、ここの例示に限られることが無い。

0021

IRドロップ量算出部120は、図2に例示する各ブロックに対して、IRドロップ量を計算する。IRドロップ量の算出手法は、従来の種々の方法を用いればよく、例えば、電源配線のRCネットワーク情報(レイアウトデータに含まれる)とチップの動作率、PKGのLCR情報、プロセスパラメータ、およびブロックに含まれる機能要素の消費電力(回路情報に含まれる)から静的IRドロップ量を算出してもよいし、ブロック内の各機能要素の周波数情報からノイズを抽出して動的IRドロップ量を算出してもよい。

0022

図3は、図2に示す各ブロックに対して算出されたIRドロップ量の例を示す。IRドロップ量算出部120は、図3に示す算出結果を抽出実行部130に出力する。

0023

抽出実行部130は、IRドロップ量算出部120により得られた図3のような算出結果に基づいて、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所の抽出を実行する。具体的には、ブロックのIRドロップ量と所定の基準値と比較し、基準値より大きいIRドロップ量を有するブロックを危険箇所として抽出する。

0024

ここで、「基準値」は、テスト時に誤動作が生じる可能性の有無を判定するための閾値であり、チップの規模や構造に応じて変更可能である。ここで、例として、「60mv」とする。そのため、基準値「60mv」と比較した結果、ブロックBK5のIRドロップ量(70mv)が基準値より大きいので、抽出実行部130は、図4に示すように、ブロックBK5(図中黒いブロック)を危険箇所として判定する。

0025

抽出実行部130は、危険箇所として判定したブロックを識別する情報(例えばブロックの識別番号ここではBK5)と、該ブロック内に含まれたインスタンスを示すインスタンス情報とを危険箇所リストとして生成してATPG150に出力する。なお、抽出実行部130は、レイアウトデータを参照して危険箇所となるブロックのインスタンス情報を取得する。

0026

図5は、抽出実行部130により出力された危険箇所リストの例を示す。図示のように、抽出実行部130から出力された危険箇所リストは、危険箇所として判定されたブロックの識別情報(BK5)と、このブロック内の各インスタンス(instA、instB、instC、・・・)とが対応付けられてリストアップされている。

0027

図6は、危険箇所抽出部110における処理の流れを示すフローチャートである。図示のように、危険箇所の抽出にあたり、まず、IRドロップ量算出部120は、チップをメッシュ状に複数のブロックに等分割して、各ブロックのIRドロップ量を算出する(S10、S14)。抽出実行部130は、IRドロップ量算出部120により得られたブロックのIRドロップ量と基準値を比較し、IRドロップ量が基準値より大きいブロックを危険箇所として判定すると共に、レイアウトデータを参照して、該ブロック内のインスタンス情報を取得して、対応付けて危険箇所リストに追加する(S18:Yes、S24)。一方、IRドロップ量が基準値以下のブロックに対しては、危険箇所ではないとして判定する(S18:No)。抽出実行部130は、ステップS18〜ステップS24までの処理を各ブロックに対して行い(S28:No、S30、S18〜S24)、最後のブロックの処理が完了すれば(S28:Yes)、危険箇所リストをATPG150に出力して、危険箇所抽出処理を終了する(S40)。

0028

次にATPG150の動作を説明する。ATPG150は、回路情報に含まれるネットリストと、危険箇所抽出部110から出力された危険箇所リストを用いてテストパターンを生成する。図7は、ATPG150による処理の流れを示すフローチャートである。

0029

図7に示すように、ATPG150は、まず、回路情報に基づいてチップ全体について故障定義する(S50)。「故障定義」は、チップ内のノードが「検出」状態なのか、「未検出」状態なのかを定義することを意味し、通常、チップ内のすべてのノードに対して行われる。以下の説明において、故障定義されたノードを「故障定義箇所」という。また、「検出」とは、スキャンテスト時にその故障定義箇所にテストパターンを適用することにより該故障定義箇所と対応する素子の状態(正常に動作するか否か)を取得することが可能な状態を意味し、「未検出」は、「検出」の逆であり、スキャンテスト時にその故障定義箇所にテストパターンを適用しても該故障定義箇所と対応する素子の状態を取得することができない状態を意味する。

0030

ここで、デフォルト設定として、ATPG150は、チップ内のすべてのノードを故障定義箇所とし、それらの状態を「未検出」に設定する。なお、ATPG150は、各故障定義箇所と、該故障定義箇所が「検出」なのか「未検出」なのかとを対応付けて故障定義ファイルとして保持する。

0031

ATPG150は、「未検出」に定義されたすべての故障定義箇所に対してテストパターンを生成すると共に、テストパターンを生成したことにより検出された故障定義箇所(以下「検出箇所」という)の状態が「未検出」から「検出」になるように故障定義ファイルを更新する(S52)。

0032

そして、ATPG150は、検出箇所を危険箇所リストと照合する(S54)。この照合は、危険箇所リストのそれぞれのブロック内に、検出箇所があるか否か、ある場合にはその数を取得する処理である。

0033

1つのブロックの中に、検出箇所が1つ以下である場合には、ATPG150は、処理をステップS52に戻し、他の「未検出」故障定義箇所についてステップS52からの処理を行う(S56:No、S52〜)。一方、1つのブロックの中に、検出箇所が2つ以上含まれる場合には、ATPG150は、さらに、テストパターンの生成が可能か否かの判定をする(S56:Yes、S58)。

0034

検出箇所が、動作するインスタンスに対応するため、検出箇所の数も、動作するインスタンスの数に対応する。1つのブロックの中に複数個の動作するインスタンスが含まれているときに、回路構成上に同時に動作しなくてはいけないなどの制限条件から、テストパターンが生成不可となる場合がある。ATPG150は、ステップS58において、テストパターンが生成可能か否かを判断し、生成可能と判断した場合には、該ブロック内の各検出箇所の状態が「検出」から「未検出」になるように故障定義ファイルを更新し、処理をステップS52に戻す(S58:No、S60、S52〜)。なお、故障定義ファイルにおいてこれらの検出箇所の状態が「検出」になっていたのは、ステップS52においてテストパターンの生成ができていたことから「検出」に変更されたためである。

0035

一方、ステップS58において、生成不可能と判断した場合には、ATPG150は、故障定義ファイルにおいて該当する検出箇所の状態を「検出」から「検出不可」に変更して故障定義ファイルを更新する(S58:Yes、S72)。また、ATPG150は、「検出不可」とした故障定義箇所を示すパターン生成不可リストに追加する(S74)。

0036

ステップS52〜ステップS74の処理は、故障定義ファイルに「未検出」状態の故障定義箇所が無くなるまで繰り返される(S76:YES、S52〜)。これにより、故障定義ファイルにあるすべての故障定義箇所が「検出」か「検出不可」になっている。

0037

故障定義ファイルに「未検出」状態の故障定義箇所が無くなれば(S76:No)、ATPG150は、テストパターンと、パターン生成不可リストを出力して、処理を終了する(S80)。

0038

すなわち、ATPG150は、危険箇所リストにリストアップされたブロックに対して、該ブロック内に複数の動作するインスタンスが含まれる場合には、これらのインスタンスが同時に変化させないことにより該ブロック内のインスタンスの動作率を抑制するようにテストパターンを生成している。

0039

そのため、テストパターン生成装置100により出力されるテストパターンは、テスト時にIRドロップによる誤動作の発生を生じさせないものとなる。

0040

このように、本実施の形態のテストパターン生成装置100は、チップを複数のブロックに分け、これらのブロックのうちの、電源のIRドロップに起因して誤動作が生じうるブロックを危険箇所として抽出し、危険箇所として抽出されたブロック内に動作するインスタンスが複数ある場合にはこれらのインスタンスの動作率を抑制するようにテストパターンを生成することによって、電源のIRドロップに起因する誤動作の防止を図っている。レイアウト設計に対するフィードバックを発生させないため、IRドロップによる誤動作をスキャンチェーンの再レイアウトにより回避する特許文献1の技術より、TATを抑制することができ、効率の良いスキャンテストができる。

0041

また、ユーザ回路のレイアウトが完了した後に、テストのためにスキャンチェーンのレイアウトを修正すると、場合によってはユーザ回路のレイアウトに影響を及ぼす可能性がある。本実施の形態のテストパターン生成装置100は、スキャンチェーンのレイアウトを変更しないので、ユーザ回路のレイアウトに影響を与えることも無い。

0042

また、特許文献1の技術では、IRドロップによる誤動作回避のために動作が停止させられるスキャンチェーンがあるため、テストパターンのパターン長とテスト時間が増加してしまうという問題がある。それに対して、本実施の形態のテストパターン生成装置100によれば、全チェーン動作可能であるのでテストパターンのパターン長とテスト時間が増加する問題を防ぐことができる。

0043

さらに、特許文献1の技術は、スキャンモードの制御またはクロックの制御によりスキャンチェーンを変更するために、これらの制御のための回路が必要であり、必然的に回路規模が大きくなるという問題がある。それに対して、本実施の形態のテストパターン生成装置100は、これらの回路の追加を必要としないため、回路規模の増大が無しにIRドロップによる誤動作の発生を防ぐことができる。

0044

また、チップを複数のブロックに等分割、すなわち同じ大きさの複数のブロックにチップを分割しているので、ブロックの位置を特定するための演算が簡単である。

0045

<第2の実施の形態>
図8は、本発明の第2の実施の形態にかかるテストパターン生成装置200を示す。テストパターン生成装置200も、チップをスキャンテストするためのテストパターンを生成するものであり、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所をチップから抽出する危険箇所抽出部110と、危険箇所抽出部110により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するATPG150を備える。ここで、図1に示す第1の実施の形態のテストパターン生成装置100のものと同様の構成または機能を有する部分に対して図8において同一の符号を付与すると共に、それらの詳細な説明を省略する。

0046

図8に示す第2の実施の形態のテストパターン生成装置200は、危険箇所抽出部210がテストパターン生成装置100における危険箇所抽出部110異なる。図示のように、危険箇所抽出部210は、IRドロップ量算出部120と抽出実行部230を有し、抽出実行部230は、危険箇所抽出部110における抽出実行部130と異なり、統合部240を備えている。

0047

図9図10は、危険箇所抽出部210が行う処理を示すフローチャートである。図9に示すように、危険箇所の抽出にあたり、まず、IRドロップ量算出部120は、チップをメッシュ状に複数のブロックに等分割して、各ブロックのIRドロップ量を算出する(S10、S14)。抽出実行部230は、IRドロップ量算出部120により得られたブロックのIRドロップ量と基準値を比較し、IRドロップ量が基準値より大きいブロックを危険箇所として判定すると共に、レイアウトデータを参照して、該ブロック内のインスタンス情報を取得して、危険箇所リストに追加する(S18:Yes、S24)。一方、IRドロップ量が基準値以下のブロックに対しては、危険箇所ではないとして判定する(S18:No)。抽出実行部230は、ステップS18〜ステップS24までの処理をチップの各ブロックに対して行い(S28:No、S30、S18〜S24)、最後のブロックの処理が完了すれば(S28:Yes)、統合部240によるブロック統合処理が行われる(S110)。

0048

すなわち、危険箇所抽出部210により行われるステップS10〜ステップS30までの処理は、危険箇所抽出部110における危険箇所抽出部110が行われる処理と同じである。

0049

図10は、統合部240が行う危険箇所を統合する処理を示すフローチャートである。図示のように、統合部240は、まず、上記ステップS30までの処理により得られた危険箇所リストを参照し、危険箇所とされるブロックが複数あるか否かを確認する(S114)。危険箇所のブロックが1以下であれば、危険箇所リストをそのままATPG150に出力する(S110:No、S130)。一方、危険箇所のブロックが複数あれば、統合部240は、レイアウトデータを参照して、さらにこれらの複数の危険箇所のブロックのうち、隣接するブロックがあるか否かを確認する(S118)。

0050

隣接する危険箇所のブロックが無ければ、統合部240は、危険箇所リストをそのままATPG150に出力する(S118:No、S130)。一方、隣接する危険箇所のブロックがあれば、統合部240は、隣接する危険箇所のブロックを1つのブロックとして統合して危険箇所リストを更新する(S118:Yes、S124、S128)。統合に当たり、具体的には、隣接する危険箇所のブロックを1つのブロックとしてブロック番号を付与し直すと共に、これらの危険箇所に含まれる各インスタンスを、ブロック番号が新しく付与されたブロックに対応付けるようにして危険箇所リストを更新する。統合部240は、統合が完了すれば、更新した危険箇所リストをATPG150に出力して、危険箇所の抽出を終了する(S130)。

0051

図11は、隣接する危険箇所のブロックが無い場合(S118:No)に危険箇所抽出部210から出力された危険箇所リストの例を示す。図示の例では、インスタンスinstGとinstHが含まれるブロックBK1と、インスタンスinstCが含まれるブロックBK6がチップの危険箇所として抽出されている。この場合、BK1とBK6が隣接していないので、危険箇所抽出部210から出力された危険箇所リストは、BK1とBK2に対して、それぞれに含まれるインスタンスが対応付けたものである。

0052

図12は、隣接する危険箇所のブロックがある場合(S118:Yes)に危険箇所抽出部210から出力された危険箇所リストの例を示す。図示の例では、インスタンスinstAとinstBが含まれるブロックBK5と、インスタンスinstCが含まれるブロックBK6がチップの危険箇所として抽出されている。この場合、BK5とBK6が隣接しているため、危険箇所抽出部210から出力された危険箇所リストは、BK5とBK6を統合したブロックを示すBK56に対して、それに含まれるインスタンス(instA、instB、instC)が対応付けたものとなる。

0053

ATPG150は、回路情報に含まれるネットリストと、危険箇所抽出部110から出力された危険箇所リストを用いてテストパターンを生成する。なお、危険箇所リストに含まれるブロックの番号が統合されたブロックの番号である場合には、統合されたブロックを1つのブロックに見なしてテストパターンを生成する。ATPG150によるテストパターンの生成がテストパターン生成装置100におけるATPG150と同様であるので、ここで詳細な説明を省略する。

0054

チップ上において、同時に動作する機能要素がブロックを跨る場合があるので、危険箇所が隣接しているときに、これらの危険箇所毎にインスタンスの動作率を抑制したとしても、IRドロップによる誤動作の発生を実質的に回避できない場合がある。本実施の形態のテストパターン生成装置200は、危険箇所のブロックが隣接しているときに、隣接するブロックを1つの危険箇所として統合し、統合後のブロック内のインスタンスの動作率を抑制するようにテストパターンを生成するようにしている。そのため、テストパターン生成装置100と同じ効果を得ることができると共に、IRドロップによる影響をより確実に回避することができる。

0055

<第3の実施の形態>
図13は、本発明の第3の実施の形態にかかるテストパターン生成装置300を示す。テストパターン生成装置300も、チップをスキャンテストするためのテストパターンを生成するものであり、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所をチップから抽出する危険箇所抽出部310と、危険箇所抽出部310により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するATPG150を備える。ここで、図1に示す第1の実施の形態のテストパターン生成装置100のものと同様の構成または機能を有する部分に対して図13において同一の符号を付与すると共に、それらの詳細な説明を省略する。

0056

危険箇所抽出部310は、IRドロップ量算出部320と抽出実行部330を有し、抽出実行部330は、さらに統合部340と絞込部350を備える。

0057

図14のフローチャートを参照して危険箇所抽出部310の動作を説明する。図14に示すように、危険箇所の抽出にあたり、まず、危険箇所抽出部310は、チップをメッシュ状に複数のブロックに等分割して、各ブロックのIRドロップ量を算出する(S310、S314)。抽出実行部330は、IRドロップ量算出部320により得られたブロックのIRドロップ量と基準値を比較し、IRドロップ量が基準値より大きいブロックを危険箇所として判定すると共に、レイアウトデータを参照して、該ブロック内のインスタンス情報を取得して、危険箇所リストに追加する(S318:Yes、S324)。一方、IRドロップ量が基準値以下のブロックに対しては、危険箇所ではないとして判定する(S318:No)。抽出実行部330は、ステップS318〜ステップS324までの処理をチップの各ブロックに対して行い(S328:No、S330、S318〜S324)、最後のブロックの処理が完了すれば(S328:Yes)、統合部340によるブロック統合処理が行われる(S340)。ステップS340の統合処理は、統合部340により行われる。統合部340は、ここまでの処理により得られた危険箇所リストとレイアウトデータを参照し、隣接する危険箇所のブロックがあればそれらを1つのブロックとして統合して危険箇所リストを更新して絞込部350に出力する。なお、隣接する危険箇所のブロックが無ければ、危険箇所リストをそのまま絞込部350に出力する。

0058

なお、ここまでの処理は、統合部340が危険箇所リストを絞込部350に出力する点を除いて、図8に示すテストパターン生成装置200における抽出実行部230の処理と同じである。

0059

絞込部350は、まず、統合部340から出力された危険箇所リストを参照して、絞込みをするか否かの判定をする。絞込みの詳細については後述するが、本実施の形態において、絞込部350は、下記の2つの要素を満たすか否かに基づいて、絞込みをするかの判定をする。

0060

1.ブロックの大きさが所定の閾値M以下である。

0061

2.ブロック内のインスタンスの数が所定の閾値N(N:1以上の自然数)以下である。

0062

絞込部350は、上記の2つの要素のいずれか1つを満たしていれば、絞込みをしないと判定する一方、上記の2つの要素のいずれも満たさない場合には、絞込みをすると判定する。なお、閾値MとNは、チップの規模と構造に応じて変更可能である。

0063

絞込部350は、統合部340から出力された危険箇所リストに含まれたブロックのうちに、絞込みをすると判定したブロックが無ければ、統合部340から出力された危険箇所リストをそのままATPG150に出力する(S350:No、S370)。一方、絞込みをすると判定したブロックがあれば、このブロックを対象危険箇所として、さらに小さいブロックに等分割して、新たに得られた複数の小ブロックに対してブロック番号を付与し直す(S350:Yes、S360)。そして、処理をステップS314に戻してステップS314からの処理を、これらの小ブロックに対して行わせる(S314〜)。

0064

図15は、危険箇所抽出部310の処理を具体例で示している。まず、IRドロップ量算出部320によるブロック分割と、抽出実行部330による危険箇所の抽出によって、チップが9個のブロック(BK1〜BK9)に分割され、危険箇所と判定されるブロックが抽出され、危険箇所リストが作成される。図15の(a)欄に示すように、ここで、ブロックBK5とBK6が危険箇所として抽出されている。

0065

統合部340は、この危険箇所リストとレイアウトデータに基づいて、隣接する危険箇所があればこれらの危険箇所を1つのブロックとして統合して危険箇所リストを更新する一方、隣接する危険箇所が無ければ、危険箇所リストをそのまま絞込部350に出力する。図15に示す例では、危険箇所となるブロックBK5とブロックBK6が隣接しているため、統合部340は、BK5とBK6を1つのブロック(例えばBK56)に統合すると共に、危険箇所リストを更新して絞込部350に出力する。

0066

絞込部350は、統合部340から出力された危険箇所リストに含まれたブロックのうちの、絞込みをすると判定したブロックに対して絞込み処理を行う。図15の(b)欄に示すように、絞込部350は、統合部340の統合により得られたBK56をさらに複数の小ブロック(BK561〜BK5618)に等分割する。

0067

そして、BK561〜BK5618に対して、IRドロップ量算出部320によるIRドロップ量の算出、およびIRドロップ量と基準値との比較によって、図15の(c)欄に示すように、ブロックBK567、BK5611、BK5615が危険箇所として抽出される。これに伴って危険箇所リストも更新される。

0068

ここで、ブロックBK567、BK5611、BK5615が隣接していないブロックであるため、統合部340による統合がなされないことになる。また、ここで、ブロックBK567、BK5611、BK5615に対して絞込みをしない判定がなされたとする。この場合、図15の(d)欄に示す危険箇所リストがATPG150に出力される。

0069

ATPG150の処理については、ここで説明を省略する。

0070

このように、本実施の形態のテストパターン生成装置300によれば、テストパターン生成装置100、テストパターン生成装置200と同じ効果を得ることができると共に、絞込処理を行うことによって、動作率を抑制する必要のある箇所を減らすことができるため、ATPG150によりテストパターンを生成する時間を短縮することができる。さらに、生成するテストパターンのパターン長を短くできる共に、検出率の低下を防ぐことができる。

0071

<第4の実施の形態>
図16は、本発明の第4の実施の形態にかかるテストパターン生成装置400を示す。テストパターン生成装置400も、チップをスキャンテストするためのテストパターンを生成するものであり、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所をチップから抽出する危険箇所抽出部410と、危険箇所抽出部110により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するATPG150を備える。ここで、図1に示す第1の実施の形態のテストパターン生成装置100のものと同様の構成または機能を有する部分に対して図16において同一の符号を付与すると共に、それらの詳細な説明を省略する。

0072

危険箇所抽出部410は、IRドロップ量算出部420と抽出実行部440を備える。

0073

IRドロップ量算出部420は、非対象ブロック排除部430を備える点においてのみ、上述した各実施の形態のテストパターン生成装置におけるIRドロップ量算出部と異なる。非対象ブロック排除部430は、チップをメッシュ状に等分割して得た複数のブロックから、IRドロップによる影響で誤動作が発生する可能性の低いブロックをIRドロップ量の計算対象から除外するものである。具体的には、非対象ブロック排除部430は、回路情報とレイアウトデータを参照して、回路構成を解析することによって各ブロック内に含まれるスキャンフリップフロップ(FF)の数を調査する。そして、各ブロックに対して、それに含まれるFFの数を1以上の所定の閾値と比較し、FFの数が閾値以下であるブロックを、誤動作する可能性が低いブロックとして、IRドロップ量の計算対象すなわち危険箇所抽出の対象から除外する。なお、この閾値の値も、チップの規模と構成に応じて変更可能である。

0074

そして、IRドロップ量算出部420は、非対象ブロック排除部430により除外されていないブロックに対してのみIRドロップ量の算出を行って、抽出実行部440に出力する。

0075

抽出実行部440は、IRドロップ量算出部420からIRドロップ量が出力されたブロックから、危険箇所の抽出を実行する。抽出実行部440は、上述した各実施の形態のテストパターン生成装置における抽出実行部のいずれであってもよく、ここで説明を省略する。

0076

このように、本実施の形態のテストパターン生成装置400によれば、IRドロップの影響で誤動作が生じる可能性の大小はFFの数と関連することに着目し、FFの数が少ないブロックをIRドロップ量の算出すなわち危険箇所の抽出の対象ブロックから排除することによって、IRドロップ量の算出時間を短縮することができる。特に、絞込みを行うテストパターン生成装置300のような構成を有する場合には、絞込処理が複数回実行される可能性があるため、TAT短縮の効果が顕著である。

0077

<第5の実施の形態>
図17は、本発明の第5の実施の形態にかかるテストパターン生成装置500を示す。テストパターン生成装置500も、チップをスキャンテストするためのテストパターンを生成するものであり、電源のIRドロップに起因してテスト時に誤動作が生じうる危険箇所をチップから抽出する危険箇所抽出部510と、危険箇所抽出部510により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成するATPG150を備える。ここで、図1に示す第1の実施の形態のテストパターン生成装置100のものと同様の構成または機能を有する部分に対して図17において同一の符号を付与すると共に、それらの詳細な説明を省略する。

0078

危険箇所抽出部510は、IRドロップ量算出部520と抽出実行部130を備える。

0079

IRドロップ量算出部520は、ブロックサイズ決定部530を備える点においてのみ、上述した各実施の形態のテストパターン生成装置におけるIRドロップ量算出部と異なる。

0080

ブロックサイズ決定部530は、レイアウトデータを参照して、回路の集積度に応じて、集積度が高い場所ほどブロックのサイズが小さくなるようにブロックのサイズを決定する。そして、IRドロップ量算出部420は、ブロックサイズ決定部530により決められたブロックサイズに従ってチップを複数のブロックに分割して、各ブロックのIRドロップ量を算出する。抽出実行部130は、IRドロップ量算出部420により得られた各ブロックのIRドロップ量に基づいて危険箇所の抽出を行って危険箇所リストを得、ATPG150によるテストパターンの生成に供する。抽出実行部130とATPG150による処理の詳細な説明は、ここで省略する。

0081

このように、本実施の形態のテストパターン生成装置500は、集積度の高い場所ほどブロックのサイズが小さく、集積度の低い場所ほどブロックのサイズが大きくなるようにチップを分割してIRドロップ量の算出を行っている。そのため、IRドロップの影響による誤動作を確実に回避できる共に、IRドロップの算出にかかる時間を短縮することができる。その結果、テストパターン生成装置100などと同じ効果を得ることができると共に、TATをより短縮することができる。

0082

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対して、さまざまな変更、増減組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。

図面の簡単な説明

0083

本発明の第1の実施の形態にかかるテストパターン生成装置を示す図である。
図1に示すテストパターン生成装置におけるIRドロップ量算出部によるチップ分割の例を示す図である。
図2に例示した各ブロックに対してIRドロップ量算出部が算出したIRドロップ量の例を示す図である。
図3に示す例を用いて、図1における抽出実行部により抽出された危険箇所を示す図である。
図4に例に対応した危険箇所リストの例を示す図である。
図1に示すテストパターン生成装置における危険箇所抽出部の処理の流れを示すフローチャートである。
図1に示すテストパターン生成装置におけるパターン生成実行部による処理の流れを示すフローチャートである。
本発明の第2の実施の形態にかかるテストパターン生成装置を示す図である。
図8に示すテストパターン生成装置における危険箇所抽出部の処理の流れを示すフローチャートである(その1)。
図8に示すテストパターン生成装置における危険箇所抽出部の処理の流れを示すフローチャートである(その2)。
図8に示すテストパターン生成装置における危険箇所抽出部が出力した危険箇所リストの例を示す図である(その1)。
図8に示すテストパターン生成装置における危険箇所抽出部が出力した危険箇所リストの例を示す図である(その2)。
本発明の第3の実施の形態にかかるテストパターン生成装置を示す図である。
図13に示すテストパターン生成装置における危険箇所抽出部の処理の流れを示すブロック図である。
図13に示すテストパターン生成装置における危険箇所抽出部による処理の具体例を説明するための図である。
本発明の第4の実施の形態にかかるテストパターン生成装置を示す図である。
本発明の第5の実施の形態にかかるテストパターン生成装置を示す図である。
従来技術の例を示す図である。

符号の説明

0084

100テストパターン生成装置
110 危険箇所抽出部
120IRドロップ量算出部
130 抽出実行部
150ATPG
200 テストパターン生成装置
210 危険箇所抽出部
230 抽出実行部
240統合部
300 テストパターン生成装置
310 危険箇所抽出部
320 IRドロップ量算出部
330 抽出実行部
340 統合部
350 絞込部
400 テストパターン生成装置
410 危険箇所抽出部
420 IRドロップ量算出部
430 非対象ブロック排除部
440 抽出実行部
500 テストパターン生成装置
510 危険箇所抽出部
520 IRドロップ量算出部
530ブロックサイズ決定部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ