図面 (/)

技術 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法

出願人 株式会社リコー
発明者 高木義器
出願日 2006年9月8日 (13年9ヶ月経過) 出願番号 2006-244424
公開日 2008年3月21日 (12年3ヶ月経過) 公開番号 2008-067186
状態 特許登録済
技術分野 増幅器一般 トランジスタを用いた連続制御型電源
主要キーワード 動作モード切り換え 比例電圧 バイアス電流生成回路 スリープ動作 各差動増幅回路 リップル除去率 ボルテージレギュレータ バイアス電流制御回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2008年3月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得る。

解決手段

換信号LPによって作動した際は、差動増幅段バイアス電流を供給する定電流源をなすNMOSトランジスタM7、及び次段増幅段にバイアス電流を供給する定電流源をなすNMOSトランジスタM11の各ゲートに所定の第1バイアス電圧Vb1をそれぞれ入力し、切換信号SLPによって動作を停止すると、NMOSトランジスタM7及びM11の各ゲートに第1バイアス電圧Vb1よりも大きい所定の第2バイアス電圧Vb2をそれぞれ入力するようにした。

概要

背景

従来、ボルテージレギュレータは、リップル除去率(PSRR)や負荷過渡応答性を向上させるために、消費電流の大きい回路構成を有するものと、高速応答性を必要としないことから消費電流を抑制した回路構成を有するものとがあった。携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機種では、高速応答性を有するボルテージレギュレータを使用すると、高速応答性を必要としない待機状態ではボルテージレギュレータによる消費電流の無駄が大きかった。

図4は、従来のボルテージレギュレータの回路例を示した図である(例えば、特許文献1参照。)。
図4では、出力端子101から出力される電流が大きく出力電圧Voutの変動に対して高速応答性を必要とする重負荷動作モードで作動する第1誤差増幅回路110と、待機状態のように出力端子101から出力される電流が小さく出力電圧Voutの変動に対して高速応答性を必要としない軽負荷動作モードで作動する第2誤差増幅回路120を備えている。第1誤差増幅回路110と第2誤差増幅回路120の選択は外部の制御装置からの制御信号によって行われる。切換スイッチSW1〜SW3は、該制御信号によって切換制御される。切換スイッチSW1〜SW3は、重負荷動作モード時はa側に接続され、軽負荷動作モード時はb側に接続される。

重負荷動作モード時は、バイアス電圧VAが、切換スイッチSW1を介して、第1誤差増幅回路110のNMOSトランジスタM106とNMOSトランジスタM107のゲートにそれぞれ入力され、第1誤差増幅回路110にバイアス電流が供給され第1誤差増幅回路110は作動する。しかし、第2誤差増幅回路120のバイアス電流生成用トランジスタであるNMOSトランジスタM115のゲートは切換スイッチSW2によって接地され、NMOSトランジスタM115のゲート−ソース間ショートされることから、バイアス電流は生成されず第2誤作増幅回路120は動作を停止する。

次に、軽負荷動作モード時は、バイアス電圧VAは、切換スイッチSW2を介して、第2誤差増幅回路120のNMOSトランジスタM115のゲートに入力されており、第2誤差増幅回路120にバイアス電流が供給されるため第2誤差増幅回路120は作動する。しかし、第1誤差増幅回路110のバイアス電流生成用トランジスタであるNMOSトランジスタM106とNMOSトランジスタM107の各ゲートは、切換スイッチSW1によってそれぞれ接地されてゲート−ソース間がショートされるため、バイアス電流は生成されず第1誤作増幅回路110は動作を停止する。更に、切換スイッチSW3によってPMOSトランジスタM103のゲート−ソース間もショートされることから、第1誤作増幅回路110の動作をより確実に停止させている。
このようにして、待機状態のように消費電流が少なく高速応答性を必要としない軽負荷動作モード時には消費電流を低減させるようにしていた。
特開2002−312043号公報

概要

制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得る。切換信号LPによって作動した際は、差動増幅段にバイアス電流を供給する定電流源をなすNMOSトランジスタM7、及び次段増幅段にバイアス電流を供給する定電流源をなすNMOSトランジスタM11の各ゲートに所定の第1バイアス電圧Vb1をそれぞれ入力し、切換信号SLPによって動作を停止すると、NMOSトランジスタM7及びM11の各ゲートに第1バイアス電圧Vb1よりも大きい所定の第2バイアス電圧Vb2をそれぞれ入力するようにした。

目的

本発明は、このような問題を解決するためになされたものであり、制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得ることを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、複数のトランジスタからなる差動対と、該差動対への第1バイアス電流を生成する第1バイアス電流生成回路部と、前記切換信号に応じて、該第1バイアス電流生成回路部で生成された第1バイアス電流の前記差動対への供給制御を行う第1バイアス電流制御回路部と、を備え、前記第1バイアス電流生成回路部は、前記切換信号に応じて前記第1バイアス電流の電流値を変えることを特徴とする差動増幅回路。

請求項2

前記第1バイアス電流生成回路部は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、第1所定値の第1バイアス電流を生成し、第1バイアス電流制御回路部に対して前記差動対への第1バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成することを特徴とする請求項1記載の差動増幅回路。

請求項3

前記第1バイアス電流生成回路部は、制御電極に入力されたバイアス電圧に応じた第1バイアス電流を生成する第1バイアス電流生成用トランジスタと、該第1バイアス電流生成用トランジスタに前記第1所定値の第1バイアス電流を生成させるための所定の第1バイアス電圧を生成する第1バイアス電圧生成回路と、前記第1バイアス電流生成用トランジスタに前記第2所定値の第1バイアス電流を生成させるための所定の第2バイアス電圧を生成する第2バイアス電圧生成回路と、前記切換信号に応じて、前記第1バイアス電圧又は前記第2バイアス電圧のいずれか一方を、前記第1バイアス電流生成用トランジスタの制御電極に入力する切換回路と、を備えることを特徴とする請求項2記載の差動増幅回路。

請求項4

前記切換回路は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、前記第1バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力し、第1バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第2バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力することを特徴とする請求項3記載の差動増幅回路。

請求項5

前記差動対を有し、該差動対に対応して入力される各信号の電圧差増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、を備え、前記増幅回路部は、該差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、該増幅用トランジスタへ供給するための所定の第2バイアス電流を生成する第2バイアス電流生成回路部と、前記切換信号に応じて、該第2バイアス電流生成回路部で生成された第2バイアス電流の前記増幅用トランジスタへの供給制御を行う第2バイアス電流制御回路部と、を備え、前記第2バイアス電流生成回路部は、前記切換信号に応じて前記第2バイアス電流の電流値を変えることを特徴とする請求項1、2、3又は4記載の差動増幅回路。

請求項6

前記第2バイアス電流生成回路部は、第2バイアス電流制御回路部に対して前記増幅用トランジスタへ第2バイアス電流を供給させるように前記切換信号が入力されると、第3所定値の第2バイアス電流を生成し、第2バイアス電流制御回路部に対して前記増幅用トランジスタへの第2バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成することを特徴とする請求項5記載の差動増幅回路。

請求項7

前記第2バイアス電流生成回路部は、制御電極が前記第1バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第2バイアス電流を生成する第2バイアス電流生成用トランジスタを備えることを特徴とする請求項6記載の差動増幅回路。

請求項8

入力された制御信号に応じた電流入力端子から出力端子に出力する少なくとも1つの出力トランジスタと、前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する、外部からの切換信号に応じて作動又は動作を停止する複数の差動増幅回路を有し、前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、を備え、前記入端子に入力された入力電圧を所定の定電圧に変換し出力電圧として前記出力端子から出力するボルテージレギュレータにおいて、前記各差動増幅回路の少なくとも1つは、複数のトランジスタからなる差動対と、該差動対への第1バイアス電流を生成する第1バイアス電流生成回路部と、前記切換信号に応じて、該第1バイアス電流生成回路部で生成された第1バイアス電流の前記差動対への供給制御を行う第1バイアス電流制御回路部と、を備え、前記第1バイアス電流生成回路部は、前記切換信号に応じて前記第1バイアス電流の電流値を変えることを特徴とするボルテージレギュレータ。

請求項9

前記第1バイアス電流生成回路部は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、第1所定値の第1バイアス電流を生成し、第1バイアス電流制御回路部に対して前記差動対への第1バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成することを特徴とする請求項8記載のボルテージレギュレータ。

請求項10

前記第1バイアス電流生成回路部は、制御電極に入力されたバイアス電圧に応じた第1バイアス電流を生成する第1バイアス電流生成用トランジスタと、該第1バイアス電流生成用トランジスタに前記第1所定値の第1バイアス電流を生成させるための所定の第1バイアス電圧を生成する第1バイアス電圧生成回路と、前記第1バイアス電流生成用トランジスタに前記第2所定値の第1バイアス電流を生成させるための所定の第2バイアス電圧を生成する第2バイアス電圧生成回路と、前記切換信号に応じて、前記第1バイアス電圧又は前記第2バイアス電圧のいずれか一方を、前記第1バイアス電流生成用トランジスタの制御電極に入力する切換回路と、を備えることを特徴とする請求項9記載のボルテージレギュレータ。

請求項11

前記切換回路は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、前記第1バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力し、第1バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第2バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力することを特徴とする請求項10記載のボルテージレギュレータ。

請求項12

前記差動増幅回路は、前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、を備え、前記増幅回路部は、前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、該増幅用トランジスタへ供給するための所定の第2バイアス電流を生成する第2バイアス電流生成回路部と、前記切換信号に応じて、該第2バイアス電流生成回路部で生成された第2バイアス電流の前記増幅用トランジスタへの供給制御を行う第2バイアス電流制御回路部と、を備え、前記第2バイアス電流生成回路部は、前記切換信号に応じて前記第2バイアス電流の電流値を変えることを特徴とする請求項8、9、10又は11記載のボルテージレギュレータ。

請求項13

前記第2バイアス電流生成回路部は、第2バイアス電流制御回路部に対して前記増幅用トランジスタへ第2バイアス電流を供給させるように前記切換信号が入力されると、第3所定値の第2バイアス電流を生成し、第2バイアス電流制御回路部に対して前記増幅用トランジスタへの第2バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成することを特徴とする請求項12記載のボルテージレギュレータ。

請求項14

前記第2バイアス電流生成回路部は、制御電極が前記第1バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第2バイアス電流を生成する第2バイアス電流生成用トランジスタを備えることを特徴とする請求項13記載のボルテージレギュレータ。

請求項15

外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、作動させるための前記切換信号が入力されると、定電流源から第1所定値のバイアス電流を差動対に供給し、動作を停止させるための前記切換信号が入力されると、前記定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して前記第1所定値よりも大きい第2所定値のバイアス電流を生成させることを特徴とする差動増幅回路の動作制御方法。

請求項16

前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部とを備え、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、作動させるための前記切換信号が入力されると、第1定電流源から第1所定値の第1バイアス電流を差動対に供給すると共に、第2定電流源から第3所定値の第2バイアス電流を、前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタに供給し、動作を停止させるための前記切換信号が入力されると、前記第1定電流源から差動対への第1バイアス電流の供給を遮断すると共に、前記第2定電流源から増幅用トランジスタへの第2バイアス電流の供給を遮断し、前記第1定電流源に対して前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成させると共に、前記第2定電流源に対して前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成させることを特徴とする差動増幅回路の動作制御方法。

技術分野

0001

本発明は、差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法に関し、特に低消費電流でしかも動作停止状態から作動状態高速移行可能なボルテージレギュレータに使用する差動増幅回路に関する。

背景技術

0002

従来、ボルテージレギュレータは、リップル除去率(PSRR)や負荷過渡応答性を向上させるために、消費電流の大きい回路構成を有するものと、高速応答性を必要としないことから消費電流を抑制した回路構成を有するものとがあった。携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機種では、高速応答性を有するボルテージレギュレータを使用すると、高速応答性を必要としない待機状態ではボルテージレギュレータによる消費電流の無駄が大きかった。

0003

図4は、従来のボルテージレギュレータの回路例を示した図である(例えば、特許文献1参照。)。
図4では、出力端子101から出力される電流が大きく出力電圧Voutの変動に対して高速応答性を必要とする重負荷動作モードで作動する第1誤差増幅回路110と、待機状態のように出力端子101から出力される電流が小さく出力電圧Voutの変動に対して高速応答性を必要としない軽負荷動作モードで作動する第2誤差増幅回路120を備えている。第1誤差増幅回路110と第2誤差増幅回路120の選択は外部の制御装置からの制御信号によって行われる。切換スイッチSW1〜SW3は、該制御信号によって切換制御される。切換スイッチSW1〜SW3は、重負荷動作モード時はa側に接続され、軽負荷動作モード時はb側に接続される。

0004

重負荷動作モード時は、バイアス電圧VAが、切換スイッチSW1を介して、第1誤差増幅回路110のNMOSトランジスタM106とNMOSトランジスタM107のゲートにそれぞれ入力され、第1誤差増幅回路110にバイアス電流が供給され第1誤差増幅回路110は作動する。しかし、第2誤差増幅回路120のバイアス電流生成用トランジスタであるNMOSトランジスタM115のゲートは切換スイッチSW2によって接地され、NMOSトランジスタM115のゲート−ソース間ショートされることから、バイアス電流は生成されず第2誤作増幅回路120は動作を停止する。

0005

次に、軽負荷動作モード時は、バイアス電圧VAは、切換スイッチSW2を介して、第2誤差増幅回路120のNMOSトランジスタM115のゲートに入力されており、第2誤差増幅回路120にバイアス電流が供給されるため第2誤差増幅回路120は作動する。しかし、第1誤差増幅回路110のバイアス電流生成用トランジスタであるNMOSトランジスタM106とNMOSトランジスタM107の各ゲートは、切換スイッチSW1によってそれぞれ接地されてゲート−ソース間がショートされるため、バイアス電流は生成されず第1誤作増幅回路110は動作を停止する。更に、切換スイッチSW3によってPMOSトランジスタM103のゲート−ソース間もショートされることから、第1誤作増幅回路110の動作をより確実に停止させている。
このようにして、待機状態のように消費電流が少なく高速応答性を必要としない軽負荷動作モード時には消費電流を低減させるようにしていた。
特開2002−312043号公報

発明が解決しようとする課題

0006

しかし、軽負荷動作モードから重負荷動作モードに移行する場合、切換スイッチSW1がbからaに切り換わり、NMOSトランジスタM106とM107の各ゲートにバイアス電圧VAがそれぞれ入力され、第1誤差増幅回路110にバイアス電流が供給され始めるが、NMOSトランジスタM106とM107の各ゲートは、直前まで切換スイッチSW1によってショートされているため、ゲート電圧は0Vである。

0007

MOSトランジスタのゲート−ソース間にはゲート容量が存在するため、切換スイッチSW1がbからaに切り換わり、NMOSトランジスタM106とM107の各ゲートにバイアス電圧VAがそれぞれ入力されても、該各ゲート電圧は直ちにバイアス電圧VAにはならず、前記ゲート容量を充電するまでに時間がかかる。このため、軽負荷動作モードから重負荷動作モードに切り換わった直後には、第1誤差増幅回路110のバイアス電流が不足して、出力電圧Voutが一瞬低下するという問題が発生する。このような問題は、重負荷動作モードから軽負荷動作モードに移行する際にも同様に発生する。

0008

本発明は、このような問題を解決するためになされたものであり、制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得ることを目的とする。

課題を解決するための手段

0009

この発明に係る差動増幅回路は、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、
複数のトランジスタからなる差動対と、
該差動対への第1バイアス電流を生成する第1バイアス電流生成回路部と、
前記切換信号に応じて、該第1バイアス電流生成回路部で生成された第1バイアス電流の前記差動対への供給制御を行う第1バイアス電流制御回路部と、
を備え、
前記第1バイアス電流生成回路部は、前記切換信号に応じて前記第1バイアス電流の電流値を変えるものである。

0010

具体的には、前記第1バイアス電流生成回路部は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、第1所定値の第1バイアス電流を生成し、第1バイアス電流制御回路部に対して前記差動対への第1バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成するようにした。

0011

また、前記第1バイアス電流生成回路部は、
制御電極に入力されたバイアス電圧に応じた第1バイアス電流を生成する第1バイアス電流生成用トランジスタと、
該第1バイアス電流生成用トランジスタに前記第1所定値の第1バイアス電流を生成させるための所定の第1バイアス電圧を生成する第1バイアス電圧生成回路と、
前記第1バイアス電流生成用トランジスタに前記第2所定値の第1バイアス電流を生成させるための所定の第2バイアス電圧を生成する第2バイアス電圧生成回路と、
前記切換信号に応じて、前記第1バイアス電圧又は前記第2バイアス電圧のいずれか一方を、前記第1バイアス電流生成用トランジスタの制御電極に入力する切換回路と、
を備えるようにした。

0012

この場合、前記切換回路は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、前記第1バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力し、第1バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第2バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力するようにした。

0013

また、前記差動対を有し、該差動対に対応して入力される各信号の電圧差増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
該差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第2バイアス電流を生成する第2バイアス電流生成回路部と、
前記切換信号に応じて、該第2バイアス電流生成回路部で生成された第2バイアス電流の前記増幅用トランジスタへの供給制御を行う第2バイアス電流制御回路部と、
を備え、
前記第2バイアス電流生成回路部は、前記切換信号に応じて前記第2バイアス電流の電流値を変えるようにした。

0014

また、前記第2バイアス電流生成回路部は、第2バイアス電流制御回路部に対して前記増幅用トランジスタへ第2バイアス電流を供給させるように前記切換信号が入力されると、第3所定値の第2バイアス電流を生成し、第2バイアス電流制御回路部に対して前記増幅用トランジスタへの第2バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成するようにした。

0015

この場合、前記第2バイアス電流生成回路部は、制御電極が前記第1バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第2バイアス電流を生成する第2バイアス電流生成用トランジスタを備えるようにした。

0016

また、この発明に係るボルテージレギュレータは、入力された制御信号に応じた電流を入力端子から出力端子に出力する少なくとも1つの出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する、外部からの切換信号に応じて作動又は動作を停止する複数の差動増幅回路を有し、前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
記入端子に入力された入力電圧を所定の定電圧に変換し出力電圧として前記出力端子から出力するボルテージレギュレータにおいて、
前記各差動増幅回路の少なくとも1つは、
複数のトランジスタからなる差動対と、
該差動対への第1バイアス電流を生成する第1バイアス電流生成回路部と、
前記切換信号に応じて、該第1バイアス電流生成回路部で生成された第1バイアス電流の前記差動対への供給制御を行う第1バイアス電流制御回路部と、
を備え、
前記第1バイアス電流生成回路部は、前記切換信号に応じて前記第1バイアス電流の電流値を変えるものである。

0017

具体的には、前記第1バイアス電流生成回路部は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、第1所定値の第1バイアス電流を生成し、第1バイアス電流制御回路部に対して前記差動対への第1バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成するようにした。

0018

また、前記第1バイアス電流生成回路部は、
制御電極に入力されたバイアス電圧に応じた第1バイアス電流を生成する第1バイアス電流生成用トランジスタと、
該第1バイアス電流生成用トランジスタに前記第1所定値の第1バイアス電流を生成させるための所定の第1バイアス電圧を生成する第1バイアス電圧生成回路と、
前記第1バイアス電流生成用トランジスタに前記第2所定値の第1バイアス電流を生成させるための所定の第2バイアス電圧を生成する第2バイアス電圧生成回路と、
前記切換信号に応じて、前記第1バイアス電圧又は前記第2バイアス電圧のいずれか一方を、前記第1バイアス電流生成用トランジスタの制御電極に入力する切換回路と、
を備えるようにした。

0019

この場合、前記切換回路は、第1バイアス電流制御回路部に対して前記差動対へ第1バイアス電流を供給させるように前記切換信号が入力されると、前記第1バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力し、第1バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第2バイアス電圧を第1バイアス電流生成用トランジスタの制御電極に入力するようにした。

0020

また、前記差動増幅回路は、
前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第2バイアス電流を生成する第2バイアス電流生成回路部と、
前記切換信号に応じて、該第2バイアス電流生成回路部で生成された第2バイアス電流の前記増幅用トランジスタへの供給制御を行う第2バイアス電流制御回路部と、
を備え、
前記第2バイアス電流生成回路部は、前記切換信号に応じて前記第2バイアス電流の電流値を変えるようにした。

0021

また、前記第2バイアス電流生成回路部は、第2バイアス電流制御回路部に対して前記増幅用トランジスタへ第2バイアス電流を供給させるように前記切換信号が入力されると、第3所定値の第2バイアス電流を生成し、第2バイアス電流制御回路部に対して前記増幅用トランジスタへの第2バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成するようにした。

0022

この場合、前記第2バイアス電流生成回路部は、制御電極が前記第1バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第2バイアス電流を生成する第2バイアス電流生成用トランジスタを備えるようにした。

0023

また、この発明に係る差動増幅回路の動作制御方法において、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、定電流源から第1所定値のバイアス電流を差動対に供給し、
動作を停止させるための前記切換信号が入力されると、前記定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して前記第1所定値よりも大きい第2所定値のバイアス電流を生成させるようにした。

0024

また、この発明に係る差動増幅回路の動作制御方法において、前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部とを備え、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、第1定電流源から第1所定値の第1バイアス電流を差動対に供給すると共に、第2定電流源から第3所定値の第2バイアス電流を、前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタに供給し、
動作を停止させるための前記切換信号が入力されると、前記第1定電流源から差動対への第1バイアス電流の供給を遮断すると共に、前記第2定電流源から増幅用トランジスタへの第2バイアス電流の供給を遮断し、
前記第1定電流源に対して前記第1所定値よりも大きい第2所定値の第1バイアス電流を生成させると共に、前記第2定電流源に対して前記第3所定値よりも大きい第4所定値の第2バイアス電流を生成させるようにした。

発明の効果

0025

本発明の差動増幅回路及び差動増幅回路を使用したボルテージレギュレータによれば、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、複数のトランジスタからなる差動対と、該差動対への第1バイアス電流を生成する第1バイアス電流生成回路部と、前記切換信号に応じて、該第1バイアス電流生成回路部で生成された第1バイアス電流の前記差動対への供給制御を行う第1バイアス電流制御回路部とを備え、前記第1バイアス電流生成回路部は、前記切換信号に応じて前記第1バイアス電流の電流値を変えるようにした。このため、動作を停止させるように前記切換信号が入力されると、差動増幅回路は、第1バイアス電流生成回路部で生成されるバイアス電流を増加させるようにして、制御信号によって動作停止状態から作動状態への移行を高速に行うことができ、出力端子から出力される電流が大きく出力電圧の変動に対して高速応答性を必要とする重負荷動作モードと、待機状態のように出力端子から出力される電流が小さく出力電圧の変動に対して高速応答性を必要としない軽負荷動作モードとで異なる差動増幅回路を使用したボルテージレギュレータにおいて、動作モードの切り換え時における出力電圧の変動を大幅に改善させることができる。

0026

また、本発明の差動増幅回路の動作制御方法によれば、動作を停止させるための前記切換信号が入力されると、定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して生成するバイアス電流を増加させるようにした。また、差動増幅回路部の出力信号を増幅して出力する増幅回路部を備える場合は、動作を停止させるための前記切換信号が入力されると、各定電流源から差動対及び増幅用トランジスタへのバイアス電流の供給をそれぞれ遮断すると共に、該各定電流源に対して生成するバイアス電流を増加させるようにした。このため、制御信号によって動作停止状態から作動状態への移行を高速に行うことができる。

発明を実施するための最良の形態

0027

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における差動増幅回路の回路例を示した図である。
図1において、差動増幅回路1は、PMOSトランジスタM1〜M3、NMOSトランジスタM4〜M11、インバータ2、所定の第1バイアス電圧Vb1を生成して出力する第1バイアス電圧生成回路3及び第1バイアス電圧Vb1よりも大きい所定の第2バイアス電圧Vb2を生成して出力する第2バイアス電圧生成回路4を備えている。

0028

なお、NMOSトランジスタM7〜M9、インバータ2、第1バイアス電圧生成回路3及び第2バイアス電圧生成回路4は第1バイアス電流生成回路部を、NMOSトランジスタM6は第1バイアス電流制御回路部をそれぞれなす。また、NMOSトランジスタM7は第1バイアス電流生成用トランジスタをなすと共に第1定電流源をなし、インバータ2及びNMOSトランジスタM8,M9は切換回路をなす。また、NMOSトランジスタM8,M9,M11、インバータ2、第1バイアス電圧生成回路3及び第2バイアス電圧生成回路4は第2バイアス電流生成回路部を、NMOSトランジスタM10は第2バイアス電流制御回路部をそれぞれなす。また、NMOSトランジスタM3は増幅用トランジスタをなし、NMOSトランジスタM11は第2バイアス電流生成用トランジスタをなすと共に第2定電流源をなす。

0029

差動対をなすNMOSトランジスタM4及びM5の各ソースは接続され、該接続部と接地電圧との間には、NMOSトランジスタM6及びM7が直列に接続されている。NMOSトランジスタM4のゲートが反転入力端−をなし、NMOSトランジスタM5のゲートが非反転入力端+をなしている。NMOSトランジスタM7のゲートと第1バイアス電圧Vb1との間には、NMOSトランジスタM8が接続され、NMOSトランジスタM7のゲートと第2バイアス電圧Vb2との間には、NMOSトランジスタM9が接続されている。NMOSトランジスタM6及びM10の各ゲートには、外部からの切換信号SLPが入力されており、NMOSトランジスタM9のゲートには、切換信号SLPの信号レベルをインバータ2で反転させた信号が入力されている。

0030

NMOSトランジスタM7のゲートには、第1バイアス電圧Vb1又は第2バイアス電圧Vb2のいずれかが入力され、NMOSトランジスタM7は、NMOSトランジスタM4及びM5に定電流を供給する定電流源をなしている。
PMOSトランジスタM1及びM2は、カレントミラー回路を形成し差動対をなすNMOSトランジスタM4及びM5の負荷をなしており、電源電圧DDとNMOSトランジスタM4のドレインとの間にはPMOSトランジスタM1が、電源電圧VDDとNMOSトランジスタM5のドレインとの間にはPMOSトランジスタM2がそれぞれ接続されている。PMOSトランジスタM1及びM2の各ゲートは接続され、該接続部はPMOSトランジスタM1のドレインに接続されている。また、電源電圧VDDと接地電圧との間には、PMOSトランジスタM3、NMOSトランジスタM10及びM11が直列に接続され、PMOSトランジスタM3とNMOSトランジスタM10の接続部が、差動増幅回路1の出力端をなしている。

0031

PMOSトランジスタM3のゲートは、PMOSトランジスタM2とNMOSトランジスタM5の接続部に接続され、該接続部は差動増幅段の出力端をなしている。NMOSトランジスタM10のゲートには切換信号SLPが入力されており、NMOSトランジスタM11のゲートはNMOSトランジスタM7のゲートに接続されている。このことから、NMOSトランジスタM11はPMOSトランジスタM3の定電流負荷をなす。NMOSトランジスタM6,M8,M9,M10は、切換信号SLPに応じてスイッチングを行うスイッチングトランジスタをなしている。

0032

このような構成において、第2バイアス電圧Vb2は、第1バイアス電圧Vb1よりも電圧が大きくなるように設定されている。通常動作時は、切換信号SLPがハイレベルであり、NMOSトランジスタM6,M8,M10がそれぞれオンして導通状態になると共に、NMOSトランジスタM9がオフして遮断状態になる。NMOSトランジスタM8がオンすると、NMOSトランジスタM7及びM11の各ゲートに第1バイアス電圧Vb1がそれぞれ入力され、NMOSトランジスタM7及びM11は、第1バイアス電圧Vb1に応じた一定のドレイン電流をそれぞれ生成する。NMOSトランジスタM7のドレイン電流は、NMOSトランジスタM6を介して差動対のバイアス電流として供給されると共に、NMOSトランジスタM11のドレイン電流は、NMOSトランジスタM10を介してPMOSトランジスタM3のバイアス電流として供給されるため、差動増幅回路1は作動状態になる。

0033

次に、スリープ動作を行う場合等のように差動増幅回路1の動作を停止して電流消費を停止させる場合は、切換信号SLPがローレベルになる。この場合、NMOSトランジスタM6,M8,M10はそれぞれオフして遮断状態になると共に、NMOSトランジスタM9がオンして導通状態になる。
NMOSトランジスタM9がオンする、NMOSトランジスタM7のゲートには第2バイアス電圧Vb2が入力される。NMOSトランジスタM7は、第2バイアス電圧Vb2に応じた一定のドレイン電流を生成してバイアス電流として差動対に供給しようとするが、NMOSトランジスタM6がオフしているため、差動対へのバイアス電流の供給も停止する。同様に、NMOSトランジスタM11は、第2バイアス電圧Vb2に応じた一定のドレイン電流を生成してバイアス電流としてPMOSトランジスタM3に供給しようとするが、NMOSトランジスタM10がオフしているため、PMOSトランジスタM3へのバイアス電流の供給も停止する。このため、差動増幅回路1は動作を停止する。

0034

次に、切換信号SLPがローレベルからハイレベルに変化すると、NMOSトランジスタM7及びM11の各ゲート電圧は第2バイアス電圧Vb2から第1バイアス電圧Vb1にそれぞれ戻る。しかし、第2バイアス電圧Vb2が第1バイアス電圧Vb1よりも電圧が大きいことから、NMOSトランジスタM7及びM11の各ゲート容量を充電する必要がない。このため、NMOSトランジスタM7及びM11は、それぞれ瞬時に所定のバイアス電流を生成することができる。
このように、切換信号SLPによって差動増幅回路1を作動させる際、NMOSトランジスタM7及びM11の各ゲート容量を充電する必要をなくして、NMOSトランジスタM7及びM11からそれぞれ瞬時に所定のバイアス電流が供給されるようにしたことから、差動増幅回路1を高速に作動させることができる。

0035

次に、図2は、図1の差動増幅回路1をボルテージレギュレータに使用した場合の例を示した図である。
図2のボルテージレギュレータ10において、消費電流は大きいが高速な動作を行う第1誤差増幅回路11と消費電流を抑制した第2誤差増幅回路12にはそれぞれ、制御装置14から制御信号が入力されており、第1誤差増幅回路11及び第2誤差増幅回路12は、該制御信号に応じて排他的に作動又は停止する。第1誤差増幅回路11及び第2誤差増幅回路12は、それぞれ図1の差動増幅回路1で構成されており、動作を停止した場合は消費電流を低減させる。

0036

出力端子15から出力される電流が大きい重負荷動作モードの場合、第1誤差増幅回路11が作動すると共に、第2誤差増幅回路12が動作を停止する。この結果、第1誤差増幅回路11は、抵抗R11と抵抗R12で出力電圧Voutが分圧された分圧電圧Vfbが、基準電圧発生回路13からの所定の基準電圧Vrefに等しくなるように、出力トランジスタM20の動作制御を行う。このように、出力トランジスタM20は、第1誤差増幅回路11によって制御されることから、ボルテージレギュレータ10としては、消費電流は大きいが高速な動作を行うことができる。

0037

一方、出力端子15から出力される電流が小さい軽負荷動作モードの場合は、第1誤差増幅回路11が動作を停止すると共に、第2誤差増幅回路12が作動する。この結果、第2誤差増幅回路12は、分圧電圧Vfbが基準電圧Vrefに等しくなるように、出力トランジスタM20の動作制御を行う。このように、出力トランジスタM20は、第2誤差増幅回路12によって制御されることから、ボルテージレギュレータ10としては、消費電流を抑制することができる。

0038

重負荷動作モードから軽負荷動作モードに、又は軽負荷動作モードから重負荷動作モードに動作モードが切り換わる場合、動作を停止していた誤差増幅回路が起動する。このとき、停止していた誤差増幅回路のバイアス電流を供給するためのNMOSトランジスタM7及びM11の各ゲートには十分なバイアス電圧が既に印加されている。このため、前記図1で説明したように、NMOSトランジスタM7及びM11の各ゲート容量を充電する必要がないことから、該誤差増幅回路は高速に起動し、動作モード切り換え時における出力電圧Voutの変動を大幅に低減させることができる。

0039

図3は、軽負荷動作モードから重負荷動作モードに切り換わった際の、出力電圧Voutの波形例を示しており、図3からも動作モード切り換え時における出力電圧Voutの変動が大幅に低減していることが分かる。なお、図3では、出力電圧Voutが1.2Vで、電源電圧VDDが2.2Vであり、外付容量が1μFで、出力端子15から出力される負荷電流が10mAである場合を例にして示している。
なお、図2では、第1誤差増幅回路11及び第2誤差増幅回路12にそれぞれ図1の差動増幅回路を使用した場合を例にして説明したが、第1誤差増幅回路11又は第2誤差増幅回路12のいずれか一方にだけ図1の差動増幅回路を使用するようにしてもよい。

0040

このように、本第1の実施の形態における差動増幅回路は、切換信号SLPによって作動した際は、差動増幅段にバイアス電流を供給する定電流源をなすNMOSトランジスタM7、及び次段増幅段にバイアス電流を供給する定電流源をなすNMOSトランジスタM11の各ゲートに所定の第1バイアス電圧Vb1をそれぞれ入力し、切換信号SLPによって動作を停止すると、NMOSトランジスタM7及びM11の各ゲートに第1バイアス電圧Vb1よりも大きい所定の第2バイアス電圧Vb2をそれぞれ入力するようにした。このことから、制御信号によって差動増幅回路を高速に起動させることができ、該差動増幅回路からなる2つの誤差増幅回路を使用したボルテージレギュレータにおいて、重負荷動作モードから軽負荷動作モードに、又は軽負荷動作モードから重負荷動作モードに動作モードを切り換える際に、誤差増幅回路を切り換えて使用したときの出力電圧の変動を低減させることができる。

図面の簡単な説明

0041

本発明の第1の実施の形態における差動増幅回路の回路例を示した図である。
図1の差動増幅回路1を使用したボルテージレギュレータの回路例を示した図である。
図2の出力電圧Voutの波形例を示した図である。
従来のボルテージレギュレータの回路例を示した図である。

符号の説明

0042

1差動増幅回路
2インバータ
3 第1バイアス電圧生成回路
4 第2バイアス電圧生成回路
10ボルテージレギュレータ
11 第1誤差増幅回路
12 第2誤差増幅回路
13基準電圧発生回路
14制御装置
M1〜M3PMOSトランジスタ
M4〜M11NMOSトランジスタ
M20出力トランジスタ
R11,R12 抵抗

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • カシオ計算機株式会社の「 電力供給回路及び電子機器」が 公開されました。( 2020/04/09)

    【課題】異常に対してより適切に保護動作を行うことのできる電力供給回路及び電子機器を提供する。【解決手段】電力供給回路(20)は、直列に接続された複数の直流電源回路(21、22)と、直流電源回路のうちい... 詳細

  • 株式会社村田製作所の「 電力増幅回路」が 公開されました。( 2020/04/09)

    【課題】エンベロープトラッキングを好適に行うことを可能とする。【解決手段】電力増幅回路は、エミッタが共通電位に電気的に接続され、ベースに第1高周波信号が入力され、コレクタから第3高周波信号を出力する、... 詳細

  • 株式会社村田製作所の「 電力増幅回路及び電力増幅器」が 公開されました。( 2020/04/09)

    【課題】入力側の電圧定在波比の変化を抑制した、利得切り替え可能電力増幅器を提供する。【解決手段】電力増幅器1において、電力増幅回路12は、高周波信号を増幅する第1増幅部21と、高周波信号を増幅する第2... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ