図面 (/)

技術 半導体装置及びその製造方法

出願人 株式会社東芝
発明者 田中正幸西田大介藤塚良太関根克行山本明人小澤良夫名取克晃
出願日 2007年2月16日 (14年0ヶ月経過) 出願番号 2007-037153
公開日 2007年11月22日 (13年2ヶ月経過) 公開番号 2007-305966
状態 特許登録済
技術分野 絶縁膜の形成 半導体の電極 不揮発性半導体メモリ 半導体メモリ
主要キーワード 閾値変動量 伝導準位 アルミニウム酸化物膜 上層シリコン トラップ特性 電気容量比 上層シリコン酸化膜 窒素脱離
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年11月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

制御電極電荷蓄積層との間の絶縁膜を改善することにより、優れた半導体装置を提供する。

解決手段

半導体基板11と、半導体基板上に形成された第1の絶縁膜12と、第1の絶縁膜上に形成された電荷蓄積層13と、電荷蓄積層上に形成された第2の絶縁膜20と、第2の絶縁膜上に形成された制御電極21とを備えた半導体装置であって、第2の絶縁膜は、下層シリコン窒化膜204と、下層シリコン窒化膜上に形成された下層シリコン酸化膜201と、下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜202と、中間絶縁膜上に形成された上層シリコン酸化膜203と、上層シリコン酸化膜上に形成された上層シリコン窒化膜205とを含む。

概要

背景

近年、不揮発性半導体記憶装置では、制御電極電荷蓄積層との間の容量を高めるために、制御電極と電荷蓄積層との間に高誘電率絶縁膜を設けることが提案されている(例えば、特許文献1参照)。

しかしながら、従来は、制御電極と電荷蓄積層との間に設ける絶縁膜について、十分な検討がなされていたとは言えず、特性や信頼性に優れた不揮発性半導体記憶装置を得ることが困難であった。
特開平5−129625号公報

概要

制御電極と電荷蓄積層との間の絶縁膜を改善することにより、優れた半導体装置を提供する。半導体基板11と、半導体基板上に形成された第1の絶縁膜12と、第1の絶縁膜上に形成された電荷蓄積層13と、電荷蓄積層上に形成された第2の絶縁膜20と、第2の絶縁膜上に形成された制御電極21とを備えた半導体装置であって、第2の絶縁膜は、下層シリコン窒化膜204と、下層シリコン窒化膜上に形成された下層シリコン酸化膜201と、下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜202と、中間絶縁膜上に形成された上層シリコン酸化膜203と、上層シリコン酸化膜上に形成された上層シリコン窒化膜205とを含む。

目的

本発明は、制御電極と電荷蓄積層との間の絶縁膜を改善することにより、優れた半導体装置及びその製造方法を提供することを目的としている。

効果

実績

技術文献被引用数
4件
牽制数
8件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含むことを特徴とする半導体装置。

請求項2

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜の厚さは、1原子層の厚さ以上且つ5nm以下であることを特徴とする半導体装置。

請求項3

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記中間絶縁膜は多結晶膜で形成され、該多結晶膜に含まれる結晶粒平均粒径は5nm以上であることを特徴とする半導体装置。

請求項4

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜中の遷移金属元素の濃度をT(ただし、T>0)、前記中間絶縁膜中の遷移金属元素以外の金属元素の濃度をM(ただし、M≧0)、前記中間絶縁膜中の半導体元素の濃度をS(ただし、S≧0)として、T/(T+M+S)≧0.2を満たすことを特徴とする半導体装置。

請求項5

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の炭素濃度を有することを特徴とする半導体装置。

請求項6

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の窒素濃度を有することを特徴とする半導体装置。

請求項7

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ5×1022atoms/cm3以下の水素濃度を有することを特徴とする半導体装置。

請求項8

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、前記中間絶縁膜よりも厚いことを特徴とする半導体装置。

請求項9

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、1×1019atoms/cm3以上の炭素濃度を有することを特徴とする半導体装置。

請求項10

半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、1×1019atoms/cm3以上の塩素濃度を有することを特徴とする半導体装置。

請求項11

半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた複数のメモリセルを有する半導体装置であって、前記第2の絶縁膜は、金属元素を含有した7よりも高い比誘電率を有する高誘電率絶縁膜を含み、前記高誘電率絶縁膜は、前記電荷蓄積層の上面に沿って形成された第1の部分と、前記電荷蓄積層の側面に沿って形成された第2の部分と、隣接する前記電荷蓄積層間に形成された第3の部分とを有し、前記第3の部分は前記第1の部分よりも酸素濃度が低いことを特徴とする半導体装置。

請求項12

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、オゾン又は酸素ラジカル酸素原料として用いたCVD法又はALD法で形成されることを特徴とする半導体装置の製造方法。

請求項13

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、水蒸気を酸素原料として用いたCVD法又はALD法で形成されることを特徴とする半導体装置の製造方法。

請求項14

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記第2の絶縁膜を形成する工程は、前記中間絶縁膜を形成する工程の後に前記中間絶縁膜の形成温度よりも高い温度で熱処理を行う工程を含むことを特徴とする半導体装置の製造方法。

請求項15

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記第2の絶縁膜を形成する工程は、前記下層シリコン窒化膜を形成する工程の後に前記下層シリコン窒化膜の形成温度よりも高い温度で熱処理を行う工程を含むことを特徴とする半導体装置の製造方法。

請求項16

半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、前記電荷蓄積層上にシリコン窒化膜を形成する工程を含み、前記シリコン窒化膜を形成する工程は、前記電荷蓄積層上にシリコン層を形成する工程と、前記シリコン層を窒化する工程とを含むことを特徴とする半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置及びその製造方法に関する。

背景技術

0002

近年、不揮発性半導体記憶装置では、制御電極電荷蓄積層との間の容量を高めるために、制御電極と電荷蓄積層との間に高誘電率絶縁膜を設けることが提案されている(例えば、特許文献1参照)。

0003

しかしながら、従来は、制御電極と電荷蓄積層との間に設ける絶縁膜について、十分な検討がなされていたとは言えず、特性や信頼性に優れた不揮発性半導体記憶装置を得ることが困難であった。
特開平5−129625号公報

発明が解決しようとする課題

0004

本発明は、制御電極と電荷蓄積層との間の絶縁膜を改善することにより、優れた半導体装置及びその製造方法を提供することを目的としている。

課題を解決するための手段

0005

本発明の第1の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む。

0006

本発明の第2の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜の厚さは、1原子層の厚さ以上且つ5nm以下である。

0007

本発明の第3の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記中間絶縁膜は多結晶膜で形成され、該多結晶膜に含まれる結晶粒平均粒径は5nm以上である。

0008

本発明の第4の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜中の遷移金属元素の濃度をT(ただし、T>0)、前記中間絶縁膜中の遷移金属元素以外の金属元素の濃度をM(ただし、M≧0)、前記中間絶縁膜中の半導体元素の濃度をS(ただし、S≧0)として、T/(T+M+S)≧0.2、を満たす。

0009

本発明の第5の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の炭素濃度を有する。

0010

本発明の第6の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の窒素濃度を有する。

0011

本発明の第7の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第3の膜構造、のいずれかを有し、前記中間絶縁膜は、1×1019atoms/cm3以上且つ5×1022atoms/cm3以下の水素濃度を有する。

0012

本発明の第8の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、前記中間絶縁膜よりも厚い。

0013

本発明の第9の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、1×1019atoms/cm3以上の炭素濃度を有する。

0014

本発明の第10の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第2の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第1の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第2の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、1×1019atoms/cm3以上の塩素濃度を有する。

0015

本発明の第11の視点に係る半導体装置は、半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備えた複数のメモリセルを有する半導体装置であって、前記第2の絶縁膜は、金属元素を含有した7よりも高い比誘電率を有する高誘電率絶縁膜を含み、前記高誘電率絶縁膜は、前記電荷蓄積層の上面に沿って形成された第1の部分と、前記電荷蓄積層の側面に沿って形成された第2の部分と、隣接する前記電荷蓄積層間に形成された第3の部分とを有し、前記第3の部分は前記第1の部分よりも酸素濃度が低い。

0016

本発明の第12の視点に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、オゾン又は酸素ラジカル酸素原料として用いたCVD法又はALD法で形成される。

0017

本発明の第13の視点に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、水蒸気を酸素原料として用いたCVD法又はALD法で形成される。

0018

本発明の第14の視点に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、 を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第1の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記第2の絶縁膜を形成する工程は、前記中間絶縁膜を形成する工程の後に前記中間絶縁膜の形成温度よりも高い温度で熱処理を行う工程を含む。

0019

本発明の第15の視点に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第2の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素を含有した7よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第3の膜構造を形成する工程、のいずれかを含み、前記第2の絶縁膜を形成する工程は、前記下層シリコン窒化膜を形成する工程の後に前記下層シリコン窒化膜の形成温度よりも高い温度で熱処理を行う工程を含む。

0020

本発明の第16の視点に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第2の絶縁膜を形成する工程は、前記電荷蓄積層上にシリコン窒化膜を形成する工程を含み、前記シリコン窒化膜を形成する工程は、前記電荷蓄積層上にシリコン層を形成する工程と、前記シリコン層を窒化する工程とを含む。

発明の効果

0021

本発明によれば、制御電極と電荷蓄積層との間の第2の絶縁膜を改善することにより、優れた半導体装置を得ることが可能となる。

発明を実施するための最良の形態

0022

以下、本発明の実施形態を図面を参照して説明する。

0023

(実施形態1)
以下、本実施形態に係る半導体装置(不揮発性半導体記憶装置)の基本的な製造方法について、図1図5を参照して説明する。図1(a)〜図5(a)はビット線方向チャネル長方向)の断面図であり、図1(b)〜図5(b)はワード線方向チャネル幅方向)の断面図である。

0024

まず、図1に示すように、不純物ドーピングしたシリコン基板(半導体基板)11の表面に、厚さ6nmのトンネル絶縁膜(第1の絶縁膜)12を熱酸化法で形成する。続いて、浮遊ゲート電極膜13として、厚さ100nmのリンドープ多結晶シリコン膜CVD(Chemical Vapor Deposition)法で堆積する。さらに、マスク膜14をCVD法で堆積する。

0025

次に、第1のレジストマスク(図示せず)をマスクとして用いて、RIE(Reactive Ion Etching)法により、マスク膜14、多結晶シリコン膜13、トンネル絶縁膜12及びシリコン基板11を順次エッチングする。これにより、素子形成領域15及び素子分離溝16が形成される。素子形成領域15の幅及び素子分離溝16の幅は、いずれも50nm程度である。

0026

次に、図2に示すように、マスク膜14上及び素子分離溝16内に、素子分離絶縁膜17としてシリコン酸化膜を形成する。続いて、CMP(Chemical Mechanical Polishing)法により、マスク膜14上のシリコン酸化膜17を除去し、素子分離溝16内にシリコン酸化膜17を残す。

0027

次に、図3に示すように、マスク膜14を化学薬液等でエッチング除去して、多結晶シリコン膜13の上面を露出させる。続いて、シリコン酸化膜17の上側部分を希フッ酸溶液によってエッチング除去し、多結晶シリコン膜13の側面の上側部分を露出させる。露出した側面の高さは50nm程度である。

0028

次に、図4に示すように、電極間絶縁膜(第2の絶縁膜)20を全面に形成する。この電極間絶縁膜20については、後で詳細に説明する。続いて、電極間絶縁膜20上に、厚さ100nmの制御ゲート電極膜21を形成する。この制御ゲート電極膜21は、多結晶シリコン膜及びタングステンシリサイド膜積層構造である。さらに、RIEのマスク膜22としてシリコン窒化膜をCVD法で堆積する。

0029

次に、シリコン窒化膜22上に、第1のレジストマスクのパターンと直交するパターンを有する第2のレジストマスク(図示せず)を形成する。続いて、第2のレジストマスクをマスクとして用いて、RIE法により、マスク膜22、制御ゲート電極膜21、電極間絶縁膜20、多結晶シリコン膜13及びトンネル絶縁膜12を順次エッチングする。これにより、浮遊ゲート電極(電荷蓄積層)13及び制御ゲート電極(制御電極)21が形成される。浮遊ゲート電極13の幅及び浮遊ゲート電極13間の間隔は、いずれも50nm程度である。

0030

次に、図5に示すように、図4の工程で得られたゲート構造を覆うように、厚さ10nm程度のゲート側壁膜23を、熱酸化法及びCVD法により形成する。続いて、イオン注入法熱アニールによりソースドレイン領域となる不純物拡散層24を形成する。続いて、CVD法等を用いて層間絶縁膜25を形成する。さらに、公知の技術を用いて配線等(図示せず)を形成する。

0031

以上のようにして、シリコン基板(半導体基板上)11上に形成されたトンネル絶縁膜(第1の絶縁膜;電気容量C1)12と、トンネル絶縁膜12上に形成された浮遊ゲート電極(電荷蓄積層)13と、浮遊ゲート電極13上に形成された電極間絶縁膜(第2の絶縁膜;電気容量C2)20と、電極間絶縁膜20上に形成された制御ゲート電極(制御電極)21と、浮遊ゲート電極13下のチャネル領域を挟む不純物拡散層24と、を備えた不揮発性半導体記憶装置が得られる。

0032

このようにして得られた不揮発性半導体記憶装置の各メモリセルでは、シリコン基板11と制御ゲート電極21との間に高電圧印加することで、カップリング比(C2/(C1+C2))に応じた電界がトンネル絶縁膜12に印加され、トンネル絶縁膜12にトンネル電流が流れる。その結果、浮遊ゲート電極13の蓄積電荷量が変化して、メモリセルの閾値が変化し、データの書き込み或いは消去動作が行われる。

0033

実際の不揮発性半導体記憶装置では、複数のメモリセルがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルを選択トランジスタ間に設けた構成を有するNAND型不揮発性メモリがあげられる。

0034

なお、以上の説明は、不揮発性半導体記憶装置の基本的な構成及び製造方法に関するものであり、上述した不揮発性半導体記憶装置の基本的な構成及び製造方法は、他の実施形態についても同様に適用される。

0035

図6は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した断面図である。図6(a)はワード線方向(チャネル幅方向)の断面図であり、図6(b)はビット線方向(チャネル長方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0036

図6に示すように、電極間絶縁膜20は、下層シリコン酸化膜201と、下層シリコン酸化膜201上に形成された高誘電率絶縁膜(中間絶縁膜)202と、高誘電率絶縁膜202上に形成された上層シリコン酸化膜203とを含む積層膜によって形成されている。高誘電率絶縁膜202は、少なくとも金属元素を含有しており、7よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜202は、典型的なシリコン窒化膜(Si3N4)の比誘電率(7程度)よりも高い比誘電率を有している。なお、高誘電率絶縁膜202は、金属元素に加えてさらに酸素を含有していることが好ましい。

0037

上記のように、電極間絶縁膜20を、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203の積層構造とすることにより、10MV/cm程度以下の低電界を印加したときの電極間絶縁膜20のリーク電流を大幅に低減することができる。その結果、十分なメモリ保持特性を実現することができる。また、トラップ電荷量が大幅に低減され、且つトラップ電荷の放出が起こりにくくなる。その結果、メモリセルの閾値変動に起因するメモリ誤動作を回避することができる。さらに、絶縁破壊耐圧が大幅に向上し、十分なメモリ動作速度を実現することができる。

0038

高誘電率絶縁膜202に比べてバリヤハイトの高いシリコン酸化膜201及び203を設けることで、メモリ保持時など電極間絶縁膜20に低電界が印加されたときのリーク電流を効果的に低減することが可能になる。下層シリコン酸化膜201は、書き込みセルの閾値を保持するのに有効である。上層シリコン酸化膜203は、消去セルの閾値を保持するのに有効である。

0039

また、上層シリコン酸化膜203を設けることにより、制御ゲート電極膜21を形成するときの還元性雰囲気(例えば、シラン(SiH4)ガス雰囲気)によって、高誘電率絶縁膜202中に酸素欠損が生じる、といった問題を防止することが可能である。高誘電率絶縁膜202中の酸素欠損を低減することにより、リーク電流の増加及び絶縁破壊耐圧の低下を抑制することができる。さらに、高誘電率絶縁膜201の両側にシリコン酸化膜201及び203を設けることで、高誘電率絶縁膜202形成工程及びその後の工程で生成される酸素欠損に、シリコン酸化膜201及び203から酸素を供給することができ、酸素欠損を低減することが可能である。

0040

また、高誘電率絶縁膜202の両側にバリヤハイトの高いシリコン酸化膜201及び203を設けることにより、書き込み/消去動作時に高誘電率絶縁膜に捕獲される電荷(トラップ電荷)の量を低減することができる。また、捕獲された電荷が、制御ゲート電極21側及び浮遊ゲート電極13側に放出されにくくなる。このような優れたトラップ特性により、メモリセルの閾値の変動を抑制することができる。

0041

シリコン酸化膜201及び203の膜厚は、高誘電率絶縁膜202に酸素を供給する観点からは、厚いほうが望ましい。シリコン酸化膜201及び203それぞれの膜厚が1.5nm以上であれば、酸素供給による高誘電率絶縁膜202の特性向上効果を得ることができる。したがって、シリコン酸化膜201及び203の少なくとも一方の膜厚は、1.5nm以上であることが望ましい。なお、高誘電率絶縁膜202が遷移金属を含有する場合は、酸素欠損が生じやすい。そのため、十分な特性向上効果を得るには、厚さ2nm以上のシリコン酸化膜を設けることが望ましい。

0042

また、シリコン酸化膜201及び203から高誘電率絶縁膜202へ酸素の供給を効果的に行うためには、シリコン酸化膜201及びシリコン酸化膜203の膜厚を、高誘電率絶縁膜202の膜厚よりも厚くすることが望ましい。このように膜厚を設定することで、高誘電率絶縁膜202の膜厚方向全域にわたって、十分に酸素を供給することができ、酸素欠損の低減を十分に行うことができる。

0043

図7は、膜厚比(シリコン酸化膜の膜厚/高誘電率絶縁膜の膜厚)と、リーク電流(メモリセルの読み出し時のリーク電流)との関係を示した図である。下層シリコン酸化膜201の膜厚と上層シリコン酸化膜203の膜厚は同一にしている。高誘電率絶縁膜202には、ハフニウムアルミニウム酸化物ハフニウムアルミネート:HfAlO)を用いているが、アルミニウム酸化物(アルミナ:Al2O3)を用いた場合にも同様の特性が得られる。図7からわかるように、シリコン酸化膜201及びシリコン酸化膜203の膜厚を、高誘電率絶縁膜202の膜厚よりも厚くすることで、リーク電流を大幅に低減することができる。シリコン酸化膜の膜厚が高誘電率絶縁膜の膜厚よりも薄い場合には、高誘電率絶縁膜中の酸素欠損に起因した伝導準位が形成され、リーク電流を十分に低減することができない。シリコン酸化膜の膜厚が高誘電率絶縁膜の膜厚よりも厚い場合には、高誘電率絶縁膜中の酸素欠損を十分に低減することができ、リーク電流を大幅に低減することが可能となる。

0044

以上のことから、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方は、高誘電率絶縁膜202よりも膜厚が厚いことが望ましい。

0045

すでに述べたように、高誘電率絶縁膜202は、典型的なシリコン窒化膜(Si3N4)の比誘電率(7程度)よりも高い比誘電率を有している。したがって、シリコン酸化膜間にシリコン窒化膜を設けた積層膜(いわゆる、ONO膜)に比べて、誘電率の高い電極間絶縁膜を得ることができる。具体的には、高誘電率絶縁膜202として、以下のような絶縁膜を用いることが可能である。

0046

例えば、高誘電率絶縁膜202として、比誘電率が8程度であるアルミニウム酸化物(Al2O3)膜、比誘電率が10程度であるマグネシウム酸化物(MgO)膜、比誘電率が16程度であるイットリウム酸化物(Y2O3)膜、比誘電率が22程度であるハフニウム酸化物(HfO2)膜、ジルコニウム酸化物(ZrO2)膜、或いはランタン酸化物(La2O3)膜を用いることが可能である。また、ハフニウムアルミネート(HfAlO)膜のような3元系の化合物で形成された絶縁膜を用いてもよい。また、ハフニウムシリケート(HfSiO)膜のような金属シリケートで形成された絶縁膜を用いてもよい。さらに、高誘電率絶縁膜202には窒素が含有されていてもよい。すなわち、高誘電率絶縁膜202には、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、ランタン(La)等の金属元素を含んだ酸化物或いは酸窒化物を用いることが望ましい。

0047

なお、上述したような高誘電率材料を用いると、書き込み/消去動作時に、10MV/cm程度以上の高電界が印加されたときの電極間絶縁膜のリーク電流が低減し、且つメモリ動作速度が向上することを、本願発明者は見出した。特に、シリコン窒化物よりも仕事関数が高い材料やトラップ密度の高い材料で、このような効果は顕著であった。

0048

高誘電率絶縁膜202が、Y、Zr、Hf、La等の遷移金属を含有する場合には、遷移金属の触媒作用により、製造工程中の酸化雰囲気(例えば、高誘電率絶縁膜202形成後の酸化工程、上層シリコン酸化膜203形成後の酸化工程、電極加工後の電極側壁酸化工程等)で活性な酸素が多く発生する。その結果、高誘電率絶縁膜202及びシリコン酸化膜201及び203の改質が可能となる。したがって、電極間絶縁膜としての優れた絶縁特性(リーク電流の低減、絶縁破壊耐圧の向上、トラップ電荷の低減等)が要求される場合に適している。特に、上記改質効果は、高誘電率絶縁膜202が酸化物である場合に効果的である。これは、活性酸素生成効率拡散効率が高いためと考えられる。

0049

なお、以下に述べるように、有効な改質効果を得るためには、高誘電率絶縁膜202中の遷移金属元素の濃度をT(ただし、T>0)、高誘電率絶縁膜202中の遷移金属元素以外の金属元素の濃度をM(ただし、M≧0)、高誘電率絶縁膜202中の半導体元素(例えば、Si或いはGe)の濃度をS(ただし、S≧0)として、
T/(T+M+S)≧0.2
を満たすことが好ましい。

0050

図8は、上記遷移金属元素濃度(T/(T+M+S))と界面層厚さとの関係を示した図である。測定に用いた試料は、シリコン基板上に高誘電率絶縁膜としてハフニウムアルミネート(HfAlO)を形成した後、700℃で30分間、酸素雰囲気中で熱処理を行ったものである。Hf濃度(遷移金属元素濃度)が20%以上になると、シリコン基板とハフニウムアルミネート膜との界面に形成される界面層の厚さが増加する。Hfの触媒作用により、多量の活性な酸素がシリコン基板表面に供給されるためである。なお、Hf以外の遷移金属(Y、Zr、La等)についても、同様の触媒効果を得ることが可能である。したがって、上記遷移金属元素濃度(T/(T+M+S))は20%以上であることが望ましい。

0051

一方、高誘電率絶縁膜202として、遷移金属を含まないアルミニウム酸化物やマグネシウム酸化物などを用いた場合には、上記の触媒作用が抑制される。そのため、電極加工後の電極側壁酸化工程時に、シリコン酸化膜201及び203と制御ゲート電極21及び浮遊ゲート電極13との界面に形成されるバーズビーク酸化量を抑えることが可能である。その結果、電極間絶縁膜20の電気容量の低下やばらつきを抑えることが可能となる。したがって、電極間絶縁膜20とトンネル絶縁膜12との電気容量比(カップリング比)の制御性が要求される場合には、遷移金属を含まない高誘電率絶縁膜を用いることが望ましい。

0052

高誘電率絶縁膜202の結晶状態は、非晶質、微結晶を含む非晶質、多結晶、単結晶などのいずれの状態でもかまわない。しかしながら、高誘電率絶縁膜のリーク電流と膜密度との間には相関があり、高密度であるほどリーク電流を低くすることができる。多結晶や単結晶は、結晶性が高く、膜密度を高くすることができる。そのため、高誘電率絶縁膜202には多結晶膜や単結晶膜を用いることが望ましい。また、高誘電率絶縁膜202が多結晶状態の場合には、高誘電率絶縁膜202並びにシリコン酸化膜201及び203の改質を十分に行うことができる。これは、高誘電率絶縁膜の結晶粒界を通して、シリコン酸化膜へ酸化剤の供給を十分に行うことができるためと考えられる。したがって、高誘電率絶縁膜202には多結晶膜を用いることがより望ましい。

0053

結晶粒界を通した酸化剤の供給によるシリコン酸化膜の改質効果を得るためには、結晶粒のサイズ(平均粒径)は100nm以下であることが望ましい。この値は、酸化剤の拡散長で決まっていると考えられる。十分な改質効果を得るためには、結晶粒のサイズはメモリセルのサイズよりも小さいことが望ましい。例えば、結晶粒のサイズが10nm以下の柱状結晶であることが望ましい。

0054

また、高誘電率絶縁膜のリーク特性の観点からは、高誘電率絶縁膜に含まれる結晶粒の平均的な粒径は5nm以上であることが望ましい。平均粒径が5nmよりも小さいと、膜密度が低下して、リーク電流の低減効果を得られなくなるからである。図9は、平均粒径とリーク電流との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート(HfAlO)を用いているが、アルミニウム酸化物(Al2O3)を用いた場合にも同様の特性が得られる。図9に示すように、平均粒径が5nmよりも小さいと、リーク電流が増大することがわかる。

0055

以上のことから、高誘電率絶縁膜202に含まれる結晶粒の平均粒径は5nm以上であることが望ましい。また、高誘電率絶縁膜202に含まれる結晶粒の平均粒径は100nm以下であることが望ましい。

0056

また、高誘電率絶縁膜202に含まれる結晶粒の結晶粒界は、高誘電率絶縁膜202の厚さ方向で、高誘電率絶縁膜202を貫通していることが望ましい。これは、シリコン酸化膜201及び203の改質効果がより効果的になるためである。結晶粒界が高誘電率絶縁膜202を貫通していると、電極間絶縁膜形成後や電極加工後などの酸化雰囲気工程で、酸化剤をシリコン酸化膜201及び203に十分供給することが可能となり、効果的な改質効果が得られる。

0057

高誘電率絶縁膜202は、1原子層以上の厚さであれば、書き込み/消去動作時の電極間絶縁膜のリーク電流が低減し、メモリ動作速度の向上効果が得られる。この効果は高誘電率絶縁膜が厚いほど、顕著となる。しかしながら、高誘電率絶縁膜の膜厚が厚すぎると、メモリセルのデータ保持特性劣化してくる。これは、高誘電率絶縁膜の膜厚が厚くなると、低電界のリーク電流が増大するため、及びトラップ電荷量が増加するためである。この低電界リーク電流の増大は、高誘電率絶縁膜のバリヤハイトが低いためであると考えられる。また、高誘電率絶縁膜のトラップ準位に起因する電気伝導も、低電界リークの発生要因と考えられる。高誘電率絶縁膜の膜厚を5nm以下にすれば、このデータ保持特性の劣化を抑制することができる。

0058

図10は、高誘電率絶縁膜202の原子層成長を行う際のサイクル数とリーク電流との関係を示した図である。高誘電率絶縁膜には、アルミニウム酸化物(Al2O3)を用いているが、ハフニウムアルミネート(HfAlO)を用いた場合にも同様の特性が得られる。図10に示すように、サイクル数が1回以上、すなわち高誘電率絶縁膜を1原子層以上形成した場合には、リーク電流が低減している。

0059

図11は、高誘電率絶縁膜202の膜厚と低電界リーク電流との関係を示した図である。高誘電率絶縁膜には、アルミニウム酸化物(Al2O3)を用いているが、ハフニウムアルミネート(HfAlO)を用いた場合にも同様の特性が得られる。図11に示すように、高誘電率絶縁膜の膜厚が5nmを越えると、リーク電流が急激に増加している。

0060

以上のことから、高誘電率絶縁膜202の厚さは、1原子層の厚さ以上且つ5nm以下であることが望ましい。

0061

なお、高誘電率絶縁膜202として遷移金属を含有した絶縁膜を用いる場合には、トラップ電荷量が多い。したがって、十分なメモリセルのデータ保持特性が得るためには、高誘電率絶縁膜202の膜厚を4nm以下にすることが望ましい。

0062

図12は、図1図5及び図6に示した半導体装置の製造工程の一部を詳細に示した断面図である。図12(a)はビット線方向(チャネル長方向)の断面図であり、図12(b)はワード線方向(チャネル幅方向)の断面図である。

0063

図3に示した工程の後、多結晶シリコン膜(浮遊ゲート電極膜)13の露出表面及びシリコン酸化膜(素子分離絶縁膜)17の露出表面に、厚さ1〜5nm程度の下層シリコン酸化膜201をCVD法で堆積する。続いて、下層シリコン酸化膜201の表面に、高誘電率絶縁膜202としてアルミニウム酸化物膜を、ALD(Atomic Layer Deposition)法で堆積する。アルミニウム酸化物膜202の膜厚は、1原子層厚さ以上且つ5nm以下の範囲である。さらに、アルミニウム酸化物膜202の表面に、厚さ1〜5nm程度の上層シリコン酸化膜203をCVD法で堆積する。これにより、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203で形成された電極間絶縁膜20が得られる。その後の工程は、図1図5に示した工程と同様である。

0064

なお、上述した製造方法では、下層シリコン酸化膜201及び上層シリコン酸化膜203をCVD法で形成しているが、ALD法、熱酸化法、ラジカル酸化法スパッタリング法などの方法で形成してもよい。

0065

また、上述した製造方法では、高誘電率絶縁膜202をALD法で形成しているが、CVD法やスパッタリング法などの方法で形成してもよい。本製造方法では、膜厚均一性を確保して、メモリセル間の特性ばらつきを抑える観点から、ALD法を用いることが望ましい。

0066

また、上述した製造方法において、高誘電率絶縁膜202を形成した後、高誘電率絶縁膜202の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、高誘電率絶縁膜202の膜質向上及び高密度化をはかることができ、特性に優れた高誘電率絶縁膜202を得ることができる。

0067

なお、高誘電率絶縁膜202がアルミニウム酸化物のように金属酸化物で形成されている場合、絶縁膜中で拡散しやすい水蒸気を酸素原料ガスとして用いて、CVD法又はALD法で高誘電率絶縁膜を形成することにより、下層シリコン酸化膜201全体にわたって水蒸気が供給され、下層シリコン酸化膜201の絶縁性が向上する。また、下層シリコン酸化膜201と多結晶シリコン膜(浮遊ゲート電極膜)13との界面に十分な水蒸気を供給することができ、界面トラップ特性が改善される。したがって、浮遊ゲート電極13の電荷が制御ゲート電極21側へ漏れるのを防止したい場合には、水蒸気を酸素原料ガスとして用いることが有効である。

0068

また、高誘電率絶縁膜202がアルミニウム酸化物のように金属酸化物で形成されている場合、絶縁膜中での拡散長は短いが酸化力が強いオゾンや酸素ラジカルを酸素原料ガスとして用いて、CVD法又はALD法で高誘電率絶縁膜を形成することにより、下層シリコン酸化膜201の表面領域の絶縁性が大幅に向上する。したがって、下層シリコン酸化膜201の表面領域の膜質劣化が顕著となる還元性ガスハロゲン含有ガスを高誘電率絶縁膜202の原料ガスに用いる場合等、下層シリコン酸化膜201の膜質を回復したい場合には、オゾンや酸素ラジカルを酸素原料ガスとして用いることが有効である。

0069

以下、酸素原料ガス(酸化剤)としてオゾンを用いて、CVD法又はALD法で高誘電率絶縁膜202を形成する場合について説明する。具体的には、酸素原料としてオゾン(O3)を用い、アルミニウム原料としてトリメチルアルミニウム(Al(CH3)3)を用いて、ALD法によってアルミニウム酸化物膜を形成する。

0070

反応炉にアルミニウム原料を導入してアルミニウム層を形成した後、真空排気及び不活性ガスによるパージを行う。続いて、反応炉にオゾンを導入してアルミニウム層を酸化し、アルミニウム酸化物を形成する。真空排気及び不活性ガスによるパージを行った後、再度反応炉にアルミニウム原料を導入する。このように、アルミニウム原料及びオゾン(酸素原料)を交互に反応炉に導入することで、アルミニウム酸化物膜が形成される。なお、成膜時の圧力は50Torr以下、成膜温度は300℃程度とする。

0071

図28は、アルミニウム酸化物膜の酸素原料としてオゾン(O3)を用いた場合及び水蒸気(H2O)を用いた場合の、メモリセルの固定電荷量を示した図である。図28からわかるように、酸素原料としてオゾンを用いることで、メモリセルの固定電荷を低減することができる。これは、酸素原料としてオゾンを用いることで、後で行われる熱工程の際に、アルミニウム酸化物膜から放出される炭素の量を低減させることができるためと考えられる。炭素は、素子分離絶縁膜(シリコン酸化膜)上のアルミニウム酸化物膜から素子分離絶縁膜を介して素子領域に到達し、固定電荷になると考えられる。固定電荷は、メモリセルの閾値変動の原因となる。したがって、酸素原料としてオゾンを用いることで、デバイス特性を向上させることができる。

0072

また、アルミニウム酸化物膜の成膜温度は、以下に示すように、150℃から300℃の範囲であることが好ましい。

0073

アルミニウム酸化物膜の薬液に対する耐性は成膜温度に依存し、300℃よりも高い温度でアルミニウム酸化物膜を成膜すると、アルミニウム酸化物膜の薬液に対する耐性が低下する。図29は、薬液として希釈フッ酸を用いた場合の、アルミニウム酸化物膜の成膜温度とエッチング量との関係を示した図である。図29に示すように、成膜温度が300℃を越えるとエッチング量が増加する。したがって、アルミニウム酸化物膜の成膜温度は300℃以下であることが好ましい。

0074

また、アルミニウム酸化物膜の成膜温度を150℃よりも低くすると、アルミニウム酸化物膜中の炭素濃度が増大する。その結果、膜密度の低下、リーク電流の増大、メモリセルの固定電荷の増大等が起きる。図30は、アルミニウム酸化物膜の成膜温度とメモリセルのフラットバンド電圧シフト(Vfbシフト)との関係を示した図である。図30に示すように、成膜温度が150℃よりも低くなると、Vfbシフトが増大する、すなわち固定電荷が増大する。したがって、アルミニウム酸化物膜の成膜温度は150℃以上であることが好ましい。図30には、高誘電率絶縁膜としてハフニウムアルミニウム酸化物(HfAlO)膜を用いた場合の結果も示されている。ハフニウムアルミニウム酸化物膜を用いた場合には、ハフニウムアルミニウム酸化物膜の成膜温度は175℃以上であることが好ましい。

0075

なお、アルミニウム酸化物膜やハフニウムアルミニウム酸化物を成膜する際に、酸素原料としてオゾンの代わりに酸素ラジカルを用いた場合にも、上述した効果と同様の効果を得ることが可能である。

0076

すでに述べたように、高誘電率絶縁膜202の膜質向上及び高密度化をはかるために、高誘電率絶縁膜202を形成した後、高誘電率絶縁膜202の形成温度よりも高い温度で熱処理を行うことが好ましい。これにより、リーク電流の低減、薬液に対する耐性の向上、熱工程におけるアルミニウム酸化物膜中の欠陥生成(酸素欠損、金属欠損)の抑制、等をはかることができる。熱処理は、不活性ガス雰囲気で行ってもよいし、酸化性ガス雰囲気で行ってもよい。熱工程時に生成される酸素欠損を抑制するためには、酸化性雰囲気が好ましい。また、熱処理による膜厚増加を抑制するためには、不活性ガス雰囲気が好ましい。

0077

また、上述したアルミニウム酸化物膜形成後の熱処理温度は、1000℃以上が好ましい。熱処理温度を1000℃以上とすることで、エッチング耐性を大幅に向上させることができる。その結果、高誘電率絶縁膜のサイドエッチング量のばらつきを抑制することができ、メモリセルの容量カップリング比(C2/(C1+C2))のばらつきを抑制することができる。また、高誘電率絶縁膜のサイドエッチング量が大きいと、高電界リークが増大し、メモリセルの書き込み/消去特性が劣化してしまう。上記のように高温熱処理を行うことで、エッチング耐性を大幅に向上させることができるため、上述したような問題を防止することが可能である。

0078

図31は、アルミニウム酸化物膜形成後の熱処理温度と、希釈フッ酸によるアルミニウム酸化物膜のエッチング量(エッチングレート)との関係を示した図である。図31に示すように、熱処理温度が1000℃以上であると、アルミニウム酸化物膜のエッチング量(エッチングレート)が大幅に減少する。したがって、アルミニウム酸化物膜形成後の熱処理温度は、1000℃以上であることが好ましい。なお、熱処理時間は1秒以上であることが好ましい。図31には、高誘電率絶縁膜としてハフニウムアルミニウム酸化物(HfAlO)膜を用いた場合の結果も示されている。図31に示すように、ハフニウムアルミニウム酸化物膜を用いた場合には、ハフニウムアルミニウム酸化物膜形成後の熱処理温度は900℃以上であることが好ましい。

0079

なお、アルミニウム酸化物膜やハフニウムアルミニウム酸化物膜等の高誘電率絶縁膜の形成に用いるアルミニウム原料は、トリメチルアルミニウム(Al(CH3)3)に限定されない。例えば、トリメチルアルミニウムのメチル基を、メチル基よりも炭素数の多いアルキル基エチル基プロピル基等)に変更したものを、アルミニウム原料として用いてもよい。また、トリメチルアルミニウムのメチル基を、メトキシ基等のアルコキシド基に変更したものを、アルミニウム原料として用いてもよい。

0080

アルミニウム原料としてトリメチルアルミニウムを用いた場合には、炭素含有量の少ない高誘電率絶縁膜を形成することが可能である。また、均一性及び段差被覆性に優れた高誘電率絶縁膜を形成することが可能である。また、メチル基よりも炭素数の多いアルキル基を有するアルミニウム原料、或いはアルコキシド基を有するアルミニウム原料を用いた場合には、原料分解温度が上がるため、成膜温度を高くすることができる。成膜温度を高くすることで、膜密度を高めることができる。また、成膜温度を高くすることで、酸素原料(酸化剤)による下層絶縁膜或いは下層絶縁膜と高誘電率絶縁膜との界面の改善効果を高めることができる。

0081

(実施形態2)
以下、本発明の第2の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第1の実施形態の図1図5と同様であるため、それらの詳細な説明は省略する。また、第1の実施形態で説明した事項については、詳細な説明は省略する。

0082

図13は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した、ビット線方向(チャネル長方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0083

図13に示すように、電極間絶縁膜20は、下層シリコン窒化膜204と、下層シリコン窒化膜204上に形成された高誘電率絶縁膜(中間絶縁膜)202と、高誘電率絶縁膜202上に形成された上層シリコン窒化膜205とを含む積層膜によって形成されている。高誘電率絶縁膜202は、少なくとも金属元素を含有しており、7よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜202は、典型的なシリコン窒化膜(Si3N4)の比誘電率(7程度)よりも高い比誘電率を有している。なお、高誘電率絶縁膜202は、金属元素に加えてさらに酸素を含有していることが好ましい。

0084

上記のように、電極間絶縁膜20を、下層シリコン窒化膜204、高誘電率絶縁膜202及び上層シリコン窒化膜205の積層構造とすることにより、高誘電率絶縁膜202の絶縁性が大幅に向上する。その結果、十分なメモリ保持特性、メモリ誤動作の回避、十分なメモリ動作速度を実現することができる。さらに、メモリセルのカップリング比のばらつきが抑制され、メモリセル特性のばらつきを大幅に低減することができる。

0085

高誘電率絶縁膜は、製造工程中に周囲の膜から放出される水素等の還元剤(例えば、浮遊ゲート電極や制御ゲート電極に用いられる多結晶シリコン膜中に含まれる水素)の影響を受け、酸素欠損等の膜構造欠陥が発生しやすい。本実施形態では、水素等の還元剤の拡散を十分に抑制することが可能なシリコン窒化膜204及び205を設けている。そのため、製造工程中に還元性雰囲気に晒されても、高誘電率絶縁膜202への還元剤の拡散を十分に抑えることができる。これにより、酸素欠損の生成を大幅に抑制することができ、高誘電率絶縁膜の絶縁性の大幅向上が可能となる。

0086

また、酸化剤の拡散を効果的に抑制することが可能なシリコン窒化膜204及び205を設けることで、電極加工後の電極側壁酸化工程時などに電極間絶縁膜20と制御ゲート電極21との界面及び電極間絶縁膜20と浮遊ゲート電極13との界面に生じるバーズビーク酸化を防止することが可能になる。

0087

また、シリコン窒化膜は、高誘電率絶縁膜に比べてバリヤハイトが高いため、低電界リーク電流の低減効果が得られる。さらに、下層シリコン窒化膜204を設けることで、高誘電率絶縁膜202に含まれる金属元素などがトンネル絶縁膜12や素子分離絶縁膜17に拡散することを効果的に防止することができる。その結果、トンネル絶縁膜12や素子分離絶縁膜17の絶縁特性の劣化を回避することができる。

0088

シリコン窒化膜204及び205の厚さがそれぞれ0.5nm以上であれば、還元剤による酸素欠損の生成、及び電極界面のバーズビークの形成を抑制することができる。なお、高誘電率絶縁膜202に遷移金属が含有されている場合には、還元剤による酸素欠損生成が顕著となる。そのため、十分な絶縁性を実現する観点から、シリコン窒化膜204及び205それぞれの膜厚は0.8nm以上にすることが望ましい。

0089

高誘電率絶縁膜202が、Y、Zr、Hf、La等の遷移金属を含有する場合には、遷移金属の触媒作用により、製造工程中の酸化雰囲気(例えば、高誘電率絶縁膜202形成後の酸化工程、電極加工後の電極側壁酸化工程等)で活性な酸素が多く発生する。その結果、高誘電率絶縁膜202の改質が可能となる。したがって、電極間絶縁膜としての優れた絶縁特性(リーク電流の低減、絶縁破壊耐圧の向上、トラップ電荷の低減等)が要求される場合に適している。特に、上記改質効果は、高誘電率絶縁膜202が酸化物である場合に効果的である。これは、活性酸素の生成効率や拡散効率が高いためと考えられる。なお、有効な改質効果を得るためには、第1の実施形態で述べたのと同様に、高誘電率絶縁膜202中の遷移金属元素の濃度をT(ただし、T>0)、高誘電率絶縁膜202中の遷移金属元素以外の金属元素の濃度をM(ただし、M≧0)、高誘電率絶縁膜202中の半導体元素(例えば、Si或いはGe)の濃度をS(ただし、S≧0)として、
T/(T+M+S)≧0.2
を満たすことが好ましい。

0090

一方、高誘電率絶縁膜202として、遷移金属を含まないアルミニウム酸化物やマグネシウム酸化物などを用いた場合には、上記の触媒作用が抑制される。そのため、電極加工後の電極側壁酸化工程時に、シリコン窒化膜204及び205の一部が酸化されてシリコン酸化膜に変換されることを防止することができる。その結果、電極間絶縁膜20の電気容量の低下やばらつきを抑えることが可能となる。したがって、電極間絶縁膜20とトンネル絶縁膜12との電気容量比(カップリング比)の制御性が要求される場合には、遷移金属を含まない高誘電率絶縁膜を用いることが望ましい。

0091

図14は、図1図5及び図13に示した半導体装置の製造工程の一部を詳細に示した断面図である。図14(a)はビット線方向(チャネル長方向)の断面図であり、図14(b)はワード線方向(チャネル幅方向)の断面図である。

0092

図3に示した工程の後、多結晶シリコン膜(浮遊ゲート電極膜)13の露出表面及びシリコン酸化膜(素子分離絶縁膜)17の露出表面に、厚さ0.5〜10nm程度の下層シリコン窒化膜204をCVD法で堆積する。続いて、下層シリコン窒化膜204の表面に、高誘電率絶縁膜202としてハフニウム酸化物膜を、ALD(Atomic Layer Deposition)法で堆積する。ハフニウム酸化物膜202の膜厚は、1原子層厚さ以上且つ5nm以下の範囲である。さらに、ハフニウム酸化物膜202の表面に、厚さ0.5〜10nm程度の上層シリコン窒化膜205をCVD法で堆積する。これにより、下層シリコン窒化膜204、高誘電率絶縁膜202及び上層シリコン窒化膜205で形成された電極間絶縁膜20が得られる。その後の工程は、図1図5に示した工程と同様である。

0093

なお、上述した製造方法では、下層シリコン窒化膜204及び上層シリコン窒化膜205をCVD法で形成しているが、ALD法、熱窒化法ラジカル窒化法、スパッタリング法などの方法で形成してもよい。

0094

また、上述した製造方法では、高誘電率絶縁膜202をALD法で形成しているが、CVD法やスパッタリング法などの方法で形成してもよい。本製造方法では、膜厚均一性を確保して、メモリセル間の特性ばらつきを抑える観点から、ALD法を用いることが望ましい。

0095

また、第1の実施形態で述べたのと同様に、上述した製造方法において、高誘電率絶縁膜202を形成した後、高誘電率絶縁膜202の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、高誘電率絶縁膜202の膜質向上及び高密度化をはかることができ、特性に優れた高誘電率絶縁膜202を得ることができる。

0096

また、後述する第3の実施形態で詳述するが、下層シリコン窒化膜204を形成した後、下層シリコン窒化膜204の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、下層シリコン窒化膜204の膜質向上をはかることができる。

0097

なお、高誘電率絶縁膜202がハフニウム酸化物のように金属酸化物で形成されている場合、シリコン窒化膜を酸化しにくい水蒸気を酸素原料ガスとして用いて、CVD法又はALD法で高誘電率絶縁膜を形成することにより、下層シリコン窒化膜204の膜厚の減少を抑制することができる。したがって、電極間絶縁膜20の電気容量のばらつきを防止したい場合には、水蒸気を酸素原料ガスとして用いることが有効である。

0098

また、高誘電率絶縁膜202がハフニウム酸化物のように金属酸化物で形成されている場合、酸化力が強いオゾンや酸素ラジカルを酸素原料ガスとして用いて、CVD法又はALD法で高誘電率絶縁膜を形成することにより、下層シリコン窒化膜204と高誘電率絶縁膜202との界面を十分に酸化することができ、界面トラップ特性が大幅に改善される。したがって、電極間絶縁膜20の電荷トラップに起因するメモリセルの閾値変動などを防止したい場合には、オゾンや酸素ラジカルを酸素原料ガスとして用いることが有効である。

0099

(実施形態3)
以下、本発明の第3の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第1の実施形態の図1図5と同様であるため、それらの詳細な説明は省略する。また、第1の実施形態で説明した事項については、詳細な説明は省略する。

0100

図15は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した、ビット線方向(チャネル長方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0101

図15に示すように、電極間絶縁膜20は、下層シリコン窒化膜204と、下層シリコン窒化膜204上に形成された下層シリコン酸化膜201と、下層シリコン酸化膜201上に形成された高誘電率絶縁膜(中間絶縁膜)202と、高誘電率絶縁膜202上に形成された上層シリコン酸化膜203と、上層シリコン酸化膜203上に形成された上層シリコン窒化膜205とを含む積層膜によって形成されている。高誘電率絶縁膜202は、少なくとも金属元素を含有しており、7よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜202は、典型的なシリコン窒化膜(Si3N4)の比誘電率(7程度)よりも高い比誘電率を有している。なお、高誘電率絶縁膜202は、金属元素に加えてさらに酸素を含有していることが好ましい。

0102

上記のように、電極間絶縁膜20を、下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜202、上層シリコン酸化膜203及び上層シリコン窒化膜205の積層構造とすることにより、第1の実施形態及び第2の実施形態で説明した効果(高誘電率絶縁膜202への酸化剤の供給、高誘電率絶縁膜202への還元剤の拡散の抑制、バーズビーク形成の抑制等)を同時に得ることが可能である。

0103

また、下層シリコン酸化膜201の下に下層シリコン窒化膜204を設けることで、シリコン酸化膜201及び203並びに高誘電率絶縁膜202の形成工程や、シリコン酸化膜201及び203並びに高誘電率絶縁膜202の改質のための酸化雰囲気工程によって、浮遊ゲート電極13の表面に新たなシリコン酸化層が形成される、という問題を防止することができる。その結果、電極間絶縁膜20の電気容量の増大やばらつきを防止することができる。また、シリコン酸化膜201及び203並びに高誘電率絶縁膜202の形成工程や、シリコン酸化膜201及び203並びに高誘電率絶縁膜202の改質のための酸化雰囲気工程において、より十分な酸化処理が可能となるため、電極間絶縁膜20の絶縁性を向上させることができる。

0104

また、上層シリコン酸化膜203上に上層シリコン窒化膜205を設けることで、上層シリコン酸化膜203を通して高誘電率絶縁膜202から酸素が離脱することを防止することができる。また、上層シリコン酸化膜203や高誘電率絶縁膜202から離脱した酸素によって、制御電極21の界面に新たなシリコン酸化層が形成される、という問題を防止することができる。その結果、電極間絶縁膜の電気容量が増加するという問題を防止することができる。

0105

また、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203の3層全てを酸化物で形成することで、3層全てに同時に酸化剤を浸透させることができる。すなわち、電極間絶縁膜の特性向上をはかるためには、成膜時等に生成された酸素欠損を補償することが重要である。3層形成後に酸素補充のための処理を行うことで、3層全てに対して同時に改質を行うことが可能となる。これに対して、電極間絶縁膜が、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層で形成されているような場合には、シリコン窒化膜が酸素の拡散バリアとして機能する。そのため、下層及び上層シリコン酸化膜の高品質化を実現するためには、下層及び上層シリコン酸化膜のそれぞれの形成後に改質用の酸化処理が必要である。また、下層シリコン酸化膜の酸化改質後にシリコン窒化膜を形成するため、下層シリコン酸化膜についてはシリコン窒化膜形成後のダメージを完全に除去できないという問題がある。本実施形態では、そのような問題を効果的に防止することができる。

0106

図16は、図1図5及び図15に示した半導体装置の製造工程の一部を詳細に示した断面図である。図16(a)はビット線方向(チャネル長方向)の断面図であり、図16(b)はワード線方向(チャネル幅方向)の断面図である。

0107

図3に示した工程の後、多結晶シリコン膜(浮遊ゲート電極膜)13の露出表面及びシリコン酸化膜(素子分離絶縁膜)17の露出表面に、厚さ0.5〜10nm程度の下層シリコン窒化膜204をラジカル窒化法で形成する。続いて、下層シリコン窒化膜204の表面に、厚さ1nm〜5nm程度の下層シリコン酸化膜201を、CVD法で堆積する。続いて、下層シリコン酸化膜201の表面に、高誘電率絶縁膜202としてハフニウムアルミネート(HfAlO)膜を、ALD(Atomic Layer Deposition)法で堆積する。ハフニウムアルミネート膜202の膜厚は、1原子層厚さ以上且つ5nm以下の範囲である。続いて、ハフニウムアルミネート膜202の表面に、厚さ1nm〜5nm程度の上層シリコン酸化膜203を、CVD法で堆積する。さらに、上層シリコン酸化膜203上に、厚さ0.5〜10nm程度の上層シリコン窒化膜205をCVD法で堆積する。これにより、下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜202、上層シリコン酸化膜203及び上層シリコン窒化膜205で形成された電極間絶縁膜20が得られる。その後の工程は、図1図5に示した工程と同様である。

0108

なお、上述した製造方法において、下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜202、上層シリコン酸化膜203及び上層シリコン窒化膜205は、CVD法、ALD法、熱窒化法、ラジカル窒化法、スパッタリング法などの各種方法で形成することが可能である。

0109

また、上述した製造方法では、高誘電率絶縁膜202をALD法で形成しているが、CVD法やスパッタリング法などの方法で形成してもよい。本製造方法では、膜厚均一性を確保して、メモリセル間の特性ばらつきを抑える観点から、ALD法を用いることが望ましい。

0110

また、第1の実施形態で述べたのと同様に、上述した製造方法において、高誘電率絶縁膜202を形成した後、高誘電率絶縁膜202の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、高誘電率絶縁膜202の膜質向上及び高密度化をはかることができ、特性に優れた高誘電率絶縁膜202を得ることができる。

0111

また、下層シリコン窒化膜204を形成した後、下層シリコン窒化膜204の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、下層シリコン窒化膜204の膜質向上をはかることができる。

0112

なお、下層シリコン酸化膜201は、600℃以下の温度で形成することが望ましい。これにより、下層シリコン窒化膜204からの窒素脱離を大幅に低減することができる。その結果、下層シリコン窒化膜204の誘電率の低下を防止することができる。また、高誘電率絶縁膜202中の金属元素の触媒効果によって発生する活性酸素による浮遊ゲート電極13と下層シリコン窒化膜204との界面におけるバーズビーク酸化の発生を防止することが可能となる。

0113

また、上層シリコン酸化膜203は、600℃以下の温度で形成することが望ましい。これにより、高誘電率絶縁膜202からの酸素の脱離を抑制することができる。その結果、高誘電率絶縁膜202中に電荷トラップ準位やリーク電流の伝導経路が形成されることを抑制することができる。したがって、電極間絶縁膜20のリーク電流のさらなる低減や、電荷トラップに起因するメモリセルの閾値変動のさらなる低減が可能となる。

0114

シリコン酸化膜201及び203を600℃以下の温度で形成する方法としては、例えば、TDMAS(トリジメチルアミノシラン(SiH[N(CH3)2]3))とオゾンガス又は酸素ラジカルを原料ガスとして用いたALD法、BTBAS(ビ・ターシャリーブチルアミノシラン(SiH2N[C(CH3)3]2))とオゾンガス又は酸素ラジカルを原料ガスとして用いたALD法などがあげられる。また、シリコン又はシリコン酸化物ターゲット材として用い、酸素を含有した雰囲気でのスパッタリング法によって、シリコン酸化膜201及び203を形成することも可能である。その他の方法を用いても、600℃以下の温度でシリコン酸化膜201及び203を形成すれば、上記と同様の効果を得ることが可能である。

0115

以下、下層シリコン窒化膜204をラジカル窒化法で形成する工程、及び下層シリコン窒化膜204を形成した後に下層シリコン窒化膜204の形成温度よりも高い温度で熱処理を行う工程について詳細に説明する。

0116

上記ラジカル窒化の条件は、例えば以下の通りである。高周波電力は500W以上、圧力は数十mTorrから10Torrの範囲、窒化処理温度は室温から800℃の範囲、窒化処理時間は5秒から600秒の範囲である。

0117

下層シリコン窒化膜204をラジカル窒化法で形成した後、下層シリコン窒化膜204の形成温度よりも高い温度で熱処理を行う。熱処理を行うことで、下層シリコン窒化膜204の高密度化をはかることができる。また、不完全なSi−N結合を、完全なSi−N結合へと変換することが可能である。したがって、熱処理を行うことで、下層シリコン窒化膜204の膜質向上をはかることができ、デバイス特性を向上させることが可能である。

0118

図32は、上述した熱処理の効果を示した図である。熱処理温度は1000℃、熱処理時間は30秒としている。図32に示すように、下層シリコン窒化膜を形成した後に熱処理を行うことで、閾値変動のばらつきが改善されている。これは、熱処理によって下層シリコン窒化膜の膜質が向上し、電荷保持時のリーク電流の低減や、トラップの低減がはかれるためである。

0119

このように、熱処理によって下層シリコン窒化膜204の高密度化をはかることができるため、下層シリコン窒化膜204からの窒素の放出を抑制することができ、メモリセルの固定電荷を減少させることができる。

0120

なお、下層シリコン窒化膜204の電気的膜厚の増加を抑制することを目的とする場合には、不活性ガス雰囲気で上記熱処理を行うことが好ましい。また、下層シリコン窒化膜204と上層絶縁膜との界面特性を向上させることを目的とする場合には、酸化性雰囲気で上記熱処理を行うことが好ましい。

0121

また、上記熱処理は下層シリコン窒化膜204の形成温度よりも高い温度で行えばよいが、熱処理の効果をより十分に得るためには、900°以上の温度で上記熱処理を行うことが好ましい。図33は、上記熱処理温度と低電界リーク電流との関係を示した図である。図33に示すように、900°以上の温度で熱処理を行うことで、低電界リーク電流を減少させることができる。

0122

また、上述した例では下層シリコン窒化膜204をラジカル窒化法で形成したが、減圧CVD法やALD法によって下層シリコン窒化膜204を形成してもよい。

0123

以下、酸素原料ガス(酸化剤)としてオゾンを用いて、CVD法又はALD法で高誘電率絶縁膜202を形成する場合について説明する。具体的には、酸素原料としてオゾン(O3)を用い、ハフニウム原料としてジエチルアミノハフニウム(Hf(NC2H5)4)を用いて、ALD法によってハフニウムアルミニウム酸化物(ハフニウムアルミネート:HfAlO)膜を形成する。ハフニウムアルミニウム酸化物膜の成膜時の圧力は50Torr以下、成膜温度は275℃程度とする。

0124

ハフニウムアルミニウム酸化物膜の酸素原料としてオゾン(O3)を用いることで、第1の実施形態の図28で示したのと同様に、メモリセルの固定電荷を低減することができる。これは、酸素原料としてオゾンを用いることで、後で行われる熱工程の際に、ハフニウムアルミニウム酸化物膜から放出される炭素の量を減少させることができるためと考えられる。また、ハフニウムアルミニウム酸化物膜から放出される酸化剤の量が減少することも、固定電荷を低減させる要因と考えられる。ハフニウムアルミニウム酸化物膜から放出される酸化剤によって、下層シリコン窒化膜からの窒素放出量が増大し、メモリセルの固定電荷が増大してしまう。固定電荷はメモリセルの閾値変動の原因となる。したがって、酸素原料としてオゾンを用いることで、デバイス特性を向上させることができる。

0125

ハフニウムアルミニウム酸化物膜の形成に用いるハフニウム原料は、ジエチルアミノハフニウム(Hf(NC2H5)4)に限定されない。例えば、ジエチルアミノハフニウムのエチル基を他のアルキル基に変更したものを、ハフニウム原料として用いてもよい。また、ジエチルアミノハフニウムのエチル基をアルコキシド基に変更したものを、ハフニウム原料として用いてもよい。

0126

また、ハフニウムアルミニウム酸化物膜の成膜温度は、300℃以下であることが好ましい。ハフニウムアルミニウム酸化物膜の成膜温度を300℃よりも高くすると、ハフニウムアルミニウム酸化物膜の表面モフォロジーが著しく劣化するためである。ハフニウムアルミニウム酸化物膜の成膜温度を300℃よりも高くすると、ハフニウムアルミニウム酸化物膜の表面に粒が形成される。粒の密度は、成膜温度を高くするにしたがって増大する。一方、ハフニウムアルミニウム酸化物膜の成膜温度を290℃にすると、ハフニウムアルミニウム酸化物膜の表面に粒は観察されなかった。したがって、ハフニウムアルミニウム酸化物膜の成膜温度は、300℃以下であることが好ましい。

0127

また、ハフニウムアルミニウム酸化物膜の成膜温度は、175℃以上であることが好ましい。すでに図30で示したように、ハフニウムアルミニウム酸化物膜の成膜温度が175℃よりも低くなると、Vfbシフトが増大する、すなわち固定電荷が増大する。したがって、アルミニウム酸化物膜の成膜温度は175℃以上であることが好ましい。

0128

なお、ハフニウムアルミニウム酸化物膜を成膜する際に、酸素原料としてオゾンの代わりに酸素ラジカルを用いた場合にも、上述した効果と同様の効果を得ることが可能である。

0129

また、すでに述べたように、高誘電率絶縁膜(ハフニウムアルミニウム酸化物膜)202の膜質向上及び高密度化をはかるために、高誘電率絶縁膜202を形成した後、高誘電率絶縁膜202の形成温度よりも高い温度で熱処理を行うことが好ましい。これにより、リーク電流の低減、薬液に対する耐性の向上、熱工程におけるハフニウムアルミニウム酸化物膜中の欠陥生成(酸素欠損、金属欠損)の抑制、等をはかることができる。熱処理は、不活性ガス雰囲気で行ってもよいし、酸化性ガス雰囲気で行ってもよい。熱工程時に生成される酸素欠損を抑制するためには、酸化性雰囲気が好ましい。また、熱処理による膜厚増加を抑制するためには、不活性ガス雰囲気が好ましい。

0130

また、上述したハフニウムアルミニウム酸化物膜形成後の熱処理温度は、すでに図31で示したように、900℃以上が好ましい。熱処理温度を900℃以上とすることで、エッチング耐性を大幅に向上させることができる。その結果、高誘電率絶縁膜のサイドエッチング量のばらつきを抑制することができ、メモリセルの容量カップリング比(C2/(C1+C2))のばらつきを抑制することができる。また、高誘電率絶縁膜のサイドエッチング量が大きいと、高電界リークが増大し、メモリセルの書き込み/消去特性が劣化してしまう。上記のように高温熱処理を行うことで、エッチング耐性を大幅に向上させることができるため、上述したような問題を防止することが可能である。

0131

なお、上述した第2の実施形態及び第3の実施形態において、下層シリコン窒化膜204の下表面及び上層シリコン窒化膜205の上表面の少なくとも一方に、極薄のシリコン酸化膜が形成されていてもよい。この場合、極薄のシリコン酸化膜の膜厚は、バーズビークを最小に抑制できる程度に薄いことが望ましい。例えば、シリコン酸化膜の膜厚は、1nmよりも薄くすることが望ましい。このようなシリコン酸化膜を形成することにより、下層シリコン窒化膜204と浮遊ゲート電極13との間の良好な界面や、上層シリコン窒化膜205と制御電極21との間の良好な界面を得ることが可能である。これは、シリコン窒化膜とポリシリコン電極との間にシリコン酸化膜を形成することで、界面準位を低減できるため、及びシリコン窒化膜に起因した固定電荷によるフラットバンド電圧シフトを抑制できるためである。良好な界面を形成することで、低電界リークが減少し、素子の電荷保持特性を向上させることができる。

0132

また、上述した第1の実施形態及び第3の実施形態において、下層シリコン酸化膜201及び上層シリコン酸化膜203に、窒素が含有されたシリコン酸窒化膜を用いてもよい。また、上述した第2の実施形態及び第3の実施形態において、下層シリコン窒化膜204及び上層シリコン窒化膜205に、酸素が含有されたシリコン酸窒化膜を用いてもよい。

0133

(実施形態4)
以下、本発明の第4の実施形態について説明する。なお、第1〜第3の実施形態で説明した事項については、詳細な説明は省略する。

0134

本実施形態は、上述した第1〜第3の実施形態の構成において、高誘電率絶縁膜202中に炭素が含有されているものである。具体的には、高誘電率絶縁膜202の形成後に、イオン注入法で高誘電率絶縁膜202中に炭素を導入する。このとき、高誘電率絶縁膜202中の炭素濃度が1×1019atoms/cm3以上且つ2×1022atoms/cm3以下となるように、ドーズ量と加速エネルギーを調整する。イオン注入法以外の方法でも、高誘電率絶縁膜202中の炭素濃度が上記濃度に制御できればよい。

0135

このように、高誘電率絶縁膜202中に1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の濃度で炭素が含まれることにより、シリコン酸化膜やシリコン窒化膜を形成するときの高誘電率絶縁膜の絶縁性劣化を抑制することができる。シリコン酸化膜やシリコン窒化膜を形成するときの水素などを含む還元性雰囲気や塩素などを含むハロゲン雰囲気により或いは高温アニールにより、高誘電率絶縁膜中の酸素などの構成元素が脱離するおそれがある。炭素を含有させることで、そのような構成元素の脱離が抑制され、高誘電率絶縁膜の絶縁性劣化が抑制されると考えられる。

0136

図17は、高誘電率絶縁膜中の炭素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート(HfAlO)を用いているが、アルミニウム酸化物(Al2O3)を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜中にイオン注入法によって炭素を導入した後、1050℃の温度で熱処理を行ったものである。図17からわかるように、高誘電率絶縁膜中の炭素濃度が2×1022atoms/cm3を越えると、リーク電流が急激に増加している。

0137

図18は、高誘電率絶縁膜中の炭素濃度とRIEによる高誘電率絶縁膜のエッチングレートとの関係を示した図である。図18からわかるように、高誘電率絶縁膜中の炭素濃度が1×1019atoms/cm3以上であると、エッチングレートが急激に増加している。これは、高誘電率絶縁膜中に上記濃度で炭素を含有させることで、膜密度が低下してRIE速度が増大するためである。

0138

以上のように、図17及び図18測定結果からも、高誘電率絶縁膜202中の炭素濃度が1×1019atoms/cm3以上且つ2×1022atoms/cm3以下であることが望ましいと言える。

0139

また、高誘電率絶縁膜にハフニウムが含有されている場合には、高誘電率絶縁膜の融点が上昇するので、高温工程において電極間絶縁膜の絶縁特性が劣化しないという効果もある。

0140

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で炭素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で炭素が含まれていても、ある程度の効果が得られる。

0141

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、高誘電率絶縁膜中の炭素濃度を十分低くすることができので、最終的な高誘電率絶縁膜中の炭素濃度の精密な制御が可能となる。

0142

(実施形態5)
以下、本発明の第5の実施形態について説明する。なお、第1〜第3の実施形態で説明した事項については、詳細な説明は省略する。

0143

本実施形態は、上述した第1〜第3の実施形態の構成において、高誘電率絶縁膜202中に窒素が含有されているものである。具体的には、高誘電率絶縁膜202の形成後に、イオン注入法で高誘電率絶縁膜202中に窒素を導入する。このとき、高誘電率絶縁膜202中の窒素濃度が1×1019atoms/cm3以上且つ2×1022atoms/cm3以下となるように、ドーズ量と加速エネルギーを調整する。イオン注入法以外の方法でも、高誘電率絶縁膜202中の窒素濃度が上記濃度に制御できればよい。

0144

このように、高誘電率絶縁膜202中に1×1019atoms/cm3以上且つ2×1022atoms/cm3以下の濃度で窒素が含まれることにより、シリコン酸化膜やシリコン窒化膜を形成するときの高誘電率絶縁膜の絶縁性劣化を抑制することができる。シリコン酸化膜やシリコン窒化膜を形成するときの水素などを含む還元性雰囲気や塩素などを含むハロゲン雰囲気により或いは高温アニールにより、高誘電率絶縁膜中の酸素などの構成元素が脱離するおそれがある。窒素を含有させることで、そのような構成元素の脱離が抑制され、高誘電率絶縁膜の絶縁性劣化が抑制されると考えられる。

0145

図19は、高誘電率絶縁膜中の窒素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート(HfAlO)を用いているが、アルミニウム酸化物(Al2O3)を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜中にイオン注入法によって窒素を導入したものである。図19からわかるように、高誘電率絶縁膜中の窒素濃度が1×1019atoms/cm3以上且つ2×1022atoms/cm3以下であると、リーク電流を抑制することができる。これは、高誘電率絶縁膜中の窒素濃度を上記範囲に設定することで、高誘電率絶縁膜中の酸素などの構成元素の脱離を効果的に抑制できるためである。

0146

図20は、アルミニウム(Al)の深さ方向の濃度分布の測定結果を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート(HfAlO)を用いているが、アルミニウム酸化物(Al2O3)を用いた場合にも同様の特性が得られる。測定に用いた試料は、シリコン基板上にシリコン酸化膜を形成した後、高誘電率膜を形成し、さらに1000℃で10秒間の熱処理を行ったものである。測定にはSIMS分析を用いている。図20からわかるように、高誘電率絶縁膜中の窒素濃度が1×1019atoms/cm3よりも低い場合には、HfAlO膜中のAlがシリコン酸化膜(SiO2膜)中に大きく拡散している。そのため、HfAlO膜中のHf/Al組成比が大きく変化してしまう。これに対し、窒素濃度が1×1019atoms/cm3の場合には、HfAlO膜中のAlはシリコン酸化膜中にほとんど拡散していない。したがって、高誘電率絶縁膜中の窒素濃度を1×1019atoms/cm3以上とすることで、HfAlO膜中のHf/Al組成比の制御を的確に行うことが可能である。

0147

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で窒素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で窒素が含まれていても、ある程度の効果が得られる。

0148

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、スパッタリングによって形成された高誘電率絶縁膜中の窒素濃度を十分低くすることができる。したがって、最終的な高誘電率絶縁膜中の窒素濃度の精密な制御が可能となる。

0149

(実施形態6)
以下、本発明の第6の実施形態について説明する。なお、第1〜第3の実施形態で説明した事項については、詳細な説明は省略する。

0150

本実施形態では、上述した第1〜第3の実施形態の構成において、高誘電率絶縁膜202中に水素が含有されているものである。具体的には、高誘電率絶縁膜202の形成後に、水素ガス雰囲気において100〜550℃の温度で熱処理を行うことで、高誘電率絶縁膜202中に水素を導入する。このとき、高誘電率絶縁膜202中の水素濃度が1×1019atoms/cm3以上且つ5×1022atoms/cm3以下となるように、熱処理温度、熱処理時間及び水素ガス分圧を調整する。水素雰囲気中の熱処理以外の方法でも、高誘電率絶縁膜202中の水素濃度を上記濃度に制御できればよい。

0151

このように、高誘電率絶縁膜202中に1×1019atoms/cm3以上且つ5×1022atoms/cm3以下の濃度で水素が含まれることにより、製造工程中の高温工程で、シリコン酸化膜201及び203中、シリコン窒化膜204及び205中、及び積層構造の電極間絶縁膜に含まれる絶縁膜の界面に、十分な水素を供給することができる。その結果、電極間絶縁膜の絶縁性が向上する。

0152

図21は、高誘電率絶縁膜中の水素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート(HfAlO)を用いているが、アルミニウム酸化物(Al2O3)を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜を形成した後に、水素ガス雰囲気で熱処理を行ったものである。図21からわかるように、高誘電率絶縁膜中の水素濃度が1×1019atoms/cm3以上且つ5×1022atoms/cm3以下であると、リーク電流を抑制することができる。これは、高誘電率絶縁膜中の水素濃度を上記範囲に設定することで、シリコン酸化膜やシリコン窒化膜に十分に水素を供給することができ、且つ水素界面準位を水素で効果的に終端できるためである。水素濃度が5×1022atoms/cm3を越えると、膜密度の低下によって絶縁性が劣化し、リーク電流が増大する。

0153

図22は、電気容量の測定結果を示した図である。図22からわかるように、高誘電率絶縁膜中の水素濃度が1×1019atoms/cm3よりも低い場合には、界面準位が増大している。

0154

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で水素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で水素が含まれていても、ある程度の効果が得られる。

0155

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、スパッタリングによって形成された高誘電率絶縁膜中の水素濃度を十分低くすることができる。したがって、最終的な高誘電率絶縁膜中の水素濃度の精密な制御が可能となる。

0156

(実施形態7)
以下、本発明の第7の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0157

本実施形態では、炭素、窒素或いは水素を含む原料ガスを用いたCVD法或いはALD法によって、炭素、窒素或いは水素を含有した高誘電率絶縁膜202を形成する。高誘電率絶縁膜202中の炭素濃度、窒素濃度或いは水素濃度は、上述した第4〜第6の実施形態で述べた通りである。元素濃度は、原料ガスの種類、原料ガスの分圧、成膜温度などによって適切に制御することが可能である。

0158

例えば、高誘電率絶縁膜としてハフニウムアルミネート(HfAlO)膜を形成する場合には、以下のような原料ガスを用いる。

0159

ハフニウムの原料ガスとしては、テトラキスジメチルアミノハフニウム(Hf[N(CH3)2]4)、テトラキスジエチルアミノハフニウム(Hf[N(C2H5)2]4)、テトラキスエチルメチルアミノハフニウム(Hf[N(C2H5)(CH3)]4)、テトラメトキシハフニウム(Hf(OCH3)4)、テトラ—i—プロポキシハフニウム(Hf(O—i—C3H7)4)、テトラキスジピバロイルメタナトハフニウム(Hf(C11H19O2)4)、などがあげられる。アルミニウムの原料ガスとしては、トリメチルアルミニウム(Al(CH3)3)、トリエチルアルミニウム(Al(C2H5)3)、トリス(sec-ブトキシ)アルミニウム(Al(O-sec-C4H9)3)、トリメトキシアルミニウム(Al(OCH3)3)、トリエトキシアルミニウム(Al(OC2H5)3)、などがあげられる。酸素の原料ガスとしては、酸素ガス、オゾン、水蒸気、酸素ラジカルなどがあげられる。

0160

これらの原料ガスを用いることで、成膜過程で高誘電率絶縁膜中に炭素、窒素及び水素の少なくとも1つを添加することができる。また、適切な原料ガスを選択すれば、炭素、窒素及び水素を同時に添加することが可能である。そして、適切な原料ガスと適切な成膜条件を選択すれば、上述した望ましい元素濃度で炭素、窒素及び水素を同時に添加することが可能である。

0161

(実施形態8)
以下、本発明の第8の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0162

図23は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示したワード線方向(チャネル幅方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0163

本実施形態では、電極間絶縁膜20は、浮遊ゲート電極13の上面に沿って形成された第1の部分20aと、浮遊ゲート電極13の側面に沿って形成された第2の部分20bと、隣接する浮遊ゲート電極13間に形成された第3の部分20cとを有している。第3の部分20cは第1の部分20aよりも酸素濃度が低くなっている。

0164

このように、本実施形態では、隣接する浮遊ゲート電極13間に形成された第3の部分20cの酸素濃度が低くなっているため、酸素濃度の低い第3の部分20cでは誘電率が低下している。そのため、隣接する浮遊ゲート電極13間の寄生容量が減少し、メモリ誤動作を回避することができる。一方、浮遊ゲート電極13の上面に沿って形成された第1の部分20aでは、酸素濃度が高くなっているため、電極間絶縁膜として望ましい大きな電気容量を得ることができる。したがって、特性及び信頼性に優れた不揮発性半導体装置を得ることができる。

0165

なお、本実施形態では、電極間絶縁膜20は、第1〜第3の実施形態で示したような積層構造であってもよいが、高誘電率絶縁膜の単層構造であってもよい。電極間絶縁膜20が、高誘電率絶縁膜を含んだ積層構造であっても、高誘電率絶縁膜の単層構造であっても、上述した効果を得ることが可能である。

0166

上述した本実施形態の構造は、オゾン又は酸素ラジカルを酸素原料ガスとして用いたCVD法又はALD法で高誘電率絶縁膜を形成することで得られる。すなわち、隣接する浮遊ゲート電極13間は狭い溝になっているため、寿命の短いオゾンや酸素ラジカルは失活して素子分離絶縁膜17表面への到達量は少なくなる。一方、浮遊ゲート電極13は突出しているため、浮遊ゲート電極13の上面にはオゾンや酸素ラジカルは到達しやすい。したがって、上述した本実施形態の構造を得ることが可能である。

0167

また、図24に示すように、電極間絶縁膜20として高誘電率絶縁膜を形成した後、斜めイオン注入法を用いて高誘電率絶縁膜中に酸素を導入するようにしてもよい。このような方法を用いても、上述した本実施形態の構造を得ることが可能である。この場合、浮遊ゲート電極13の上面に沿った第1の部分20aでは酸素濃度が高く、素子分離絶縁膜17の上面に沿った第3の部分20cでは酸素濃度が低くなる。浮遊ゲート電極13の側面に沿った第2の部分20bでは、上記第1の部分20aと上記第3の部分20bとの間の酸素濃度になる。

0168

(実施形態9)
以下、本発明の第9の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0169

本実施形態では、電極間絶縁膜20は、第1の実施形態と同様に、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203で形成されている。ただし、本実施形態では、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方には、1×1019atoms/cm3以上のピーク濃度で、炭素、窒素及び塩素の少なくとも1つが含有されている。

0170

高誘電率絶縁膜202を、通常のCVD法或いはALD法などで堆積すると、原料ガスに含まれる不純物元素(炭素、窒素又は塩素)が、高誘電率絶縁膜202中に例えば1×1019atoms/cm3以上のピーク濃度で含有される。例えば、高誘電率絶縁膜202の堆積時に、有機金属原料を原料ガスとして用いれば炭素が、窒素を含有する原料ガスを用いれば窒素が、塩素を含む原料ガスを用いれば塩素が、高誘電率絶縁膜202中に含有される。下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203の積層膜を形成する際に、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方に、高誘電率絶縁膜202中に含まれる不純物と同種の不純物を1×1019atoms/cm3以上のピーク濃度で含有させておく。これにより、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203間での不純物の相互拡散を抑制することができる。特に、高誘電率絶縁膜202から、下層シリコン酸化膜201及び上層シリコン酸化膜203への不純物の拡散が抑制される。そのため、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203の積層膜の熱的安定性を大幅に改善することができる。その結果、優れた絶縁性を有する電極間絶縁膜を実現することができる。

0171

また、上述した効果の他に、不純物元素毎に、以下のような添加効果を得ることができる。

0172

下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方に窒素を含有させた場合、下層シリコン酸化膜201や上層シリコン酸化膜203の熱的安定性が大幅に向上する。その結果、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203の積層構造の絶縁性を大幅に向上させることができる。また、下層シリコン酸化膜201や上層シリコン酸化膜203に窒素を含有させた場合、それらが窒素の拡散源となる。そして、その後の製造工程の高温熱処理により、高誘電率絶縁膜202中に窒素が拡散するため、高誘電率絶縁膜202の熱的安定性を向上させることができる。さらに、高誘電率絶縁膜202が酸化物で形成されている場合は、高誘電率絶縁膜202の誘電率が増加する。

0173

また、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方に塩素を含有させた場合、塩素のゲッタリング効果が得られる。その結果、高誘電率絶縁膜202を構成する金属元素が浮遊ゲート電極13を通ってトンネル絶縁膜12中へ拡散してトンネル絶縁膜12の膜質を劣化させる、といった問題を抑制することができる。さらに、高誘電率絶縁膜202を構成する金属元素が下層シリコン酸化膜201や上層シリコン酸化膜203中に拡散したとしても、塩素のゲッタリング効果により、金属元素を電気的に不活性化させることができる。したがって、下層シリコン酸化膜201や上層シリコン酸化膜203の絶縁性の劣化を抑制することができる。

0174

図25は、シリコン酸化膜中の塩素(Cl)濃度とトンネル絶縁膜の歩留まりとの関係を示した図である。塩素濃度は、SIMSで測定したものである。歩留まりは、10万回の書き込み動作を行った後に、トンネル絶縁膜が絶縁破壊しなかったセルの割合を示している。図25から明らかなように、シリコン酸化膜中に1×1019atoms/cm3以上の濃度で塩素を含有させることにより、トンネル絶縁膜の歩留まりを大幅に向上させることができる。

0175

また、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方に炭素を含有させた場合、これらのシリコン酸化膜から、高誘電率絶縁膜202中に炭素を供給することができる。その結果、高誘電率絶縁膜202中の電荷トラップ準位を終端させることができるので、高誘電率絶縁膜202を改質することができる。

0176

図26は、シリコン酸化膜中の炭素(C)濃度と、電極間絶縁膜からの電荷のデトラップによるセルの閾値(Vth)変動量との関係を示した図である。横軸の炭素濃度は、SIMSで測定したものである。縦軸は、書き込み後セルの10年後の閾値変動量のうち、電極間絶縁膜からの電荷のデトラップによる閾値変動量を抽出した値である。図26に示すように、シリコン酸化膜中に1×1019atoms/cm3以上の濃度で炭素を含有させることにより、高誘電率絶縁膜中のトラップサイトを炭素で終端することができるため、閾値変動量を大幅に低減することができる。

0177

なお、下層シリコン酸化膜201や上層シリコン酸化膜203に不純物を添加する方法としては、例えば以下のような方法があげられる。

0178

ジクロロシラン亜酸化窒素を原料ガスとしたCVD法を用いて、700℃以上900℃以下の温度でシリコン酸化膜の堆積を行えば、所望の濃度の窒素と塩素をシリコン酸化膜201及び203に含有させることができる。また、TDMASとオゾンガスを原料ガスとしたALD法を用いて、300℃以上700℃以下の温度でシリコン酸化膜の堆積を行えば、所望の濃度の窒素と炭素をシリコン酸化膜201及び203に含有させることができる。また、ジシランと酸素を原料ガスとしたCVD法を用いて、700℃以上900℃以下の温度でシリコン酸化膜を形成した後、イオン注入法を用いて、窒素、塩素或いは炭素をシリコン酸化膜中に導入してもよい。シリコン又はシリコン酸化膜をターゲット材として用い、酸素を含有した雰囲気でスパッタリング法によってシリコン酸化膜を形成した後、イオン注入法で窒素、塩素或いは炭素をシリコン酸化膜中に導入してもよい。

0179

なお、本実施形態では、第1の実施形態と同様に、電極間絶縁膜20が下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203で形成されている場合について示したが、第3の実施形態と同様に、電極間絶縁膜20が下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜202、上層シリコン酸化膜203及び上層シリコン窒化膜205で形成されている場合についても、上述した窒素、塩素或いは炭素を添加した構成は適用可能である。すなわち、この場合にも、下層シリコン酸化膜201及び上層シリコン酸化膜203の少なくとも一方に、1×1019atoms/cm3以上のピーク濃度で炭素、窒素及び塩素の少なくとも1つが含有されていれば、上述した効果と同様の効果を得ることが可能である。

0180

(実施形態10)
以下、本発明の第10の実施形態について説明する。本実施形態は、いわゆるMONOS構造の半導体装置(不揮発性半導体記憶装置)に関するものである。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0181

図27は、本実施形態に係る半導体装置(不揮発性半導体記憶装置)の基本的な構成を示したビット線方向(チャネル長方向)の断面図である。なお、基本的な構成及び製造方法は、図1図5に示した構成及び製造方法と類似しており、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0182

シリコン基板(半導体基板)11の表面領域にソース/ドレイン領域用の不純物拡散層24が設けられている。不純物拡散層24間のチャネル領域上に、トンネル絶縁膜(第1の絶縁膜)12、電荷蓄積層30、上部絶縁膜(第2の絶縁膜)20及び制御ゲート電極(制御電極)21が積層されたゲート構造が設けられている。上部絶縁膜20は、下層シリコン酸化膜201、高誘電率絶縁膜(中間絶縁膜)202及び上層シリコン酸化膜203の積層膜で形成されている。

0183

このように、電荷蓄積層30と制御ゲート電極21との間に設けられた上部絶縁膜20として、下層シリコン酸化膜201、高誘電率絶縁膜(中間絶縁膜)202及び上層シリコン酸化膜203の積層膜を用いることで、書き込み時及び消去時の高電界印加時のリーク電流が少なくなり、素子の高速化が可能となる。また、絶縁破壊耐圧が大幅に向上して、十分なメモリ動作速度を実現することができる。また、10MV/cm程度以下の低電界を印加したときの上部絶縁膜20のリーク電流が大幅に低減され、十分なメモリ保持特性を実現することができる。さらに、トラップ電荷量が大幅に低減し、且つトラップ電荷の放出が起こりにくくなり、メモリセルの閾値変動に起因するメモリ誤動作を回避することが可能となる。

0184

本実施形態のように、上部絶縁膜20として高誘電率絶縁膜202を含む積層膜を形成することで、電気的膜厚を厚くすることなく、物理膜厚を厚くすることが可能となる。その結果、高電界印加時のリーク電流の低減及び耐圧の向上が可能になる。また、高誘電率絶縁膜202に比べてバリヤハイトの高いシリコン酸化膜201及び203を設けることで、メモリ保持時など上部絶縁膜20に低電界が印加されたときのリーク電流を効果的に低減することが可能になる。また、上層シリコン酸化膜203を設けることにより、制御ゲート電極21を形成するときの還元性雰囲気(例えばシラン(SiH4)ガス雰囲気など)によって高誘電率絶縁膜202中に酸素欠損が形成されることを防止することが可能である。高誘電率絶縁膜202中の酸素欠損を低減することにより、リーク電流の増加及び絶縁破壊耐圧の低下を抑制することができる。また、シリコン酸化膜201及び203を設けることにより、高誘電率絶縁膜202の成膜時及びその後の工程時に形成される酸素欠損に、酸素を供給することができる。そのため、酸素欠損を低減することが可能である。さらに、バリヤハイトの高いシリコン酸化膜201及び203を設けることにより、書き込み/消去動作時に高誘電率絶縁膜202に捕獲される電荷(トラップ電荷)が低減し、且つ捕獲電荷が制御ゲート電極21側に放出されにくくなる。このような優れたトラップ特性により、メモリセルの閾値の変動を低減することができる。

0185

以下、本実施形態の不揮発性半導体記憶装置の製造方法を説明する。

0186

まず、通常の方法を用いて、素子形成領域及び素子分離領域をシリコン基板11に形成する。続いて、シリコン基板11の表面に、厚さ2〜5nmのトンネル絶縁膜12を熱酸化法によって形成する。続いて、電荷蓄積層30となる厚さ5〜20nmのシリコン窒化膜を形成する。続いて、シリコン窒化膜30の表面に、厚さ1〜5nm程度の下層シリコン酸化膜201をCVD法で形成する。続いて、下層シリコン酸化膜201の表面に、高誘電率絶縁膜202としてハフニウムアルミネート(HfAlO)膜を、1原子層から5nm程度の厚さで、ALD法で堆積する。続いて、ハフニウムアルミネート膜202の表面に、厚さ1〜5nm程度の上層シリコン酸化膜203をCVD法で堆積する。続いて、下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203で形成された上部絶縁膜20上に、制御ゲート電極膜21を形成する。さらに、制御ゲート電極膜21上にマスク膜22をCVD法で堆積する。

0187

次に、レジストマスク(図示せず)をマスクとして用いたRIE法により、マスク膜22、制御ゲート電極膜21、上部絶縁膜20、電荷蓄積層30及びトンネル絶縁膜12を順次エッチングする。続いて、イオン注入法により不純物をシリコン基板11に注入し、ソース/ドレイン用の不純物拡散層24を形成する。

0188

次に、CVD法等を用いて層間絶縁膜25を形成する。さらに、公知の技術を用いて配線層等(図示せず)を形成する。このようにして、MONOS構造を有する不揮発性半導体記憶装置が得られる。

0189

なお、上述した製造方法では、下層シリコン酸化膜201及び上層シリコン酸化膜203をCVD法で形成しているが、ALD法、スパッタリング法、ラジカル法(下層シリコン酸化膜の形成)などの方法で形成してもよい。

0190

また、上述した製造方法では、高誘電率絶縁膜202をALD法で形成しているが、CVD法やスパッタリング法などの方法で形成してもよい。本製造方法では、膜厚均一性を確保して、メモリセル間の特性ばらつきを抑える観点から、ALD法を用いることが望ましい。

0191

また、本実施形態では、第1の実施形態と同様に、上部絶縁膜20が下層シリコン酸化膜201、高誘電率絶縁膜202及び上層シリコン酸化膜203で形成されている場合について示したが、第2の実施形態と同様に、上部絶縁膜20が下層シリコン窒化膜204、高誘電率絶縁膜202及び上層シリコン窒化膜205で形成されている場合についても、本実施形態の構造は適用可能である。また、第3の実施形態と同様に、上部絶縁膜20が下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜202、上層シリコン酸化膜203及び上層シリコン窒化膜205で形成されている場合についても、本実施形態の構造は適用可能である。

0192

(実施形態11)
以下、本発明の第11の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0193

図34及び図35は、本実施形態に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示した、ワード線方向(チャネル幅方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0194

図3に示した工程の後、図34に示すように、多結晶シリコン膜(浮遊ゲート電極膜)13の露出表面及びシリコン酸化膜(素子分離絶縁膜)17の露出表面に、厚さ0.8nm程度のシリコン膜31をCVD法で堆積する。具体的には、シラン(SiH4)ガスを用い、550℃の温度でシリコン膜31を形成する。

0195

次に、図35に示すように、シリコン膜31を窒化してシリコン窒化膜32を形成する。具体的には、分圧10Paの窒素ガスを含む雰囲気において、400℃で60秒間のラジカル窒化処理を行う。これにより、シリコン膜31は完全に窒化され、シリコン窒化膜32が形成される。これにより、シリコン窒化膜32で形成された電極間絶縁膜20が得られる。その後の工程は、図1図5に示した工程と同様である。

0196

このように、本実施形態では、浮遊ゲート電極膜13及び素子分離絶縁膜17上にまずシリコン膜31を形成し、このシリコン膜31を窒化することでシリコン窒化膜32を形成するため、確実に良質のシリコン窒化膜32を形成することができる。仮に、シリコン膜31を形成せずに窒化処理を行ったとすると、多結晶シリコン膜で形成された浮遊ゲート電極膜13上には良質なシリコン窒化膜が形成されるかもしれないが、シリコン酸化膜で形成された素子分離絶縁膜17上には良質なシリコン窒化膜を形成することができない。本発明では、まずシリコン膜31を形成し、このシリコン膜31を窒化してシリコン窒化膜32を形成するため、素子分離絶縁膜17上にも良質なシリコン窒化膜32を形成することができる。

0197

また、良質なシリコン窒化膜32を形成できるため、素子分離絶縁膜17上でのシリコン窒化膜32のバリア性が向上する。そのため、後の工程において酸化性雰囲気で熱処理を行ったときに、酸化性ガスが素子分離絶縁膜17に侵入することを防止できる。したがって、酸化性ガスが素子分離絶縁膜17を介してトンネル絶縁膜12に拡散することを抑制することができ、トンネル絶縁膜12のバーズビーク酸化を防止することができる。その結果、メモリセルの書き込み/消去特性を向上させることができる。また、膜中の欠陥が減少した良質のシリコン窒化膜32が形成されるため、隣接するメモリセル間に流れるリーク電流を低減することができる。

0198

図36は、メモリセルの書き込み特性を示した図である。横軸は書き込み時間(プログラム時間)、縦軸はメモリセルの閾電圧Vthである。書き込み電圧は17、18、19及び20Vである。図36(a)はシリコン膜31の膜厚tが0nmの場合(シリコン膜31を形成しない場合)、図36(b)はシリコン膜31の膜厚tが0.4nmの場合、図36(c)はシリコン膜31の膜厚tが0.8nmの場合である。図36(a)、図36(b)及び図36(c)の結果からわかるように、シリコン膜31の膜厚tを厚くすることで、書き込み時間が短くなり、且つ書き込み電圧のウィンドウが広くなっている。これは、耐酸化性の向上により、メモリセルのカップリング比が最適化できるためである。したがって、シリコン膜31の膜厚を0.8nm程度にすることで、良質且つバリア性に優れたシリコン窒化膜32を得ることができる。

0199

なお、本実施形態では、電極間絶縁膜20としてシリコン窒化膜32の単層構造を用いてもよいが、第2及び第3の実施形態で示したような積層構造を用いてもよい。すなわち、第2の実施形態の図14に示したように、電極間絶縁膜20が、下層シリコン窒化膜204、高誘電率絶縁膜(中間絶縁膜)202及び上層シリコン窒化膜205によって形成されていてもよい。また、第3の実施形態の図16に示したように、電極間絶縁膜20が、下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜(中間絶縁膜)202、上層シリコン酸化膜203及び上層シリコン窒化膜205によって形成されていてもよい。いずれ場合にも、下層シリコン窒化膜204を形成する際に、本実施形態の方法を適用することが可能である。

0200

(実施形態12)
以下、本発明の第12の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

0201

図37は、本実施形態に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示した、ワード線方向(チャネル幅方向)の断面図である。なお、図1図5に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

0202

図3に示した工程の後、図37に示すように、多結晶シリコン膜(浮遊ゲート電極膜)13の露出表面及びシリコン酸化膜(素子分離絶縁膜)17の露出表面に、ALD法によってシリコン窒化膜32を形成する。具体的には、シリコンソースにはジクロルシランを、窒化剤にはアンモニアラジカルを用い、成膜温度は450℃程度とする。ALD法によるシリコン窒化膜の形成では、シリコン層の形成工程及びシリコン層の窒化工程が複数回繰り返される。本実施形態の方法では、最初にシリコン層の形成工程を行う。

0203

このように、本実施形態では、ALD法によってシリコン窒化膜32形成する際に、浮遊ゲート電極膜13及び素子分離絶縁膜17上にまずシリコン層を形成し、このシリコン層を窒化するため、第11の実施形態と同様、浮遊ゲート電極膜13上及び素子分離絶縁膜17上に確実に良質のシリコン窒化膜32を形成することができる。

0204

また、最初にシリコン層を形成しておくため、窒化剤であるアンモニアが素子分離絶縁膜17に侵入することを防止できる。したがって、トンネル絶縁膜12の劣化を防止することができ、特性に優れたメモリセルを得ることができる。

0205

図38は、シリコン窒化膜32の成膜温度と、素子分離絶縁膜17中の水素濃度との関係を示した図である。図39は、シリコン窒化膜32の成膜温度と、電極間絶縁膜に5MV/cmの電界を印加したときのリーク電流との関係を示した図である。図38に示すように、成膜温度が450℃程度よりも高くなると、素子分離絶縁膜17中の水素濃度が高くなる。図39に示すように、成膜温度が350℃程度よりも低くなると、リーク電流が大きくなる。したがって、シリコン窒化膜32の成膜温度は、350℃から450℃の範囲であることが好ましい。

0206

なお、本実施形態では、窒化剤としてアンモニアラジカルを用いたが窒素ラジカルを用いてもよい。この場合にも、最初にシリコン層を形成しておくことで、素子分離絶縁膜17の表面が窒素ラジカルに直接晒されないため、隣接するメモリセル間に流れるリーク電流を低減することが可能である。

0207

また、本実施形態では、電極間絶縁膜20としてシリコン窒化膜32の単層構造を用いてもよいが、第2及び第3の実施形態で示したような積層構造を用いてもよい。すなわち、第2の実施形態の図14に示したように、電極間絶縁膜20が、下層シリコン窒化膜204、高誘電率絶縁膜(中間絶縁膜)202及び上層シリコン窒化膜205によって形成されていてもよい。また、第3の実施形態の図16に示したように、電極間絶縁膜20が、下層シリコン窒化膜204、下層シリコン酸化膜201、高誘電率絶縁膜(中間絶縁膜)202、上層シリコン酸化膜203及び上層シリコン窒化膜205によって形成されていてもよい。いずれ場合にも、下層シリコン窒化膜204を形成する際に、本実施形態の方法を適用することが可能である。

0208

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

図面の簡単な説明

0209

本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
本発明の第1の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。
本発明の第1の実施形態に係り、膜厚比(シリコン酸化膜の膜厚/高誘電率絶縁膜の膜厚)とリーク電流との関係を示した図である。
本発明の第1の実施形態に係り、遷移金属元素濃度と界面層厚さとの関係を示した図である。
本発明の第1の実施形態に係り、高誘電率絶縁膜に含まれる結晶粒の平均粒径とリーク電流との関係を示した図である。
本発明の第1の実施形態に係り、高誘電率絶縁膜の原子層成長のサイクル数とリーク電流との関係を示した図である。
本発明の第1の実施形態に係り、高誘電率絶縁膜の膜厚とリーク電流との関係を示した図である。
本発明の第1の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
本発明の第2の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。
本発明の第2の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
本発明の第3の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。
本発明の第3の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
本発明の第4の実施形態に係り、高誘電率絶縁膜中の炭素濃度とリーク電流密度との関係を示した図である。
本発明の第4の実施形態に係り、高誘電率絶縁膜中の炭素濃度とエッチングレートとの関係を示した図である。
本発明の第5の実施形態に係り、高誘電率絶縁膜中の窒素濃度とリーク電流密度との関係を示した図である。
本発明の第5の実施形態に係り、アルミニウムの深さ方向の濃度分布を示した図である。
本発明の第6の実施形態に係り、高誘電率絶縁膜中の水素濃度とリーク電流密度との関係を示した図である。
本発明の第6の実施形態に係り、電気容量の測定結果を示した図である。
本発明の第8の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。
本発明の第8の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
本発明の第9の実施形態に係り、シリコン酸化膜中の塩素濃度とトンネル絶縁膜の歩留まりとの関係を示した図である。
本発明の第9の実施形態に係り、シリコン酸化膜中の炭素濃度と、デトラップによる閾値(Vth)変動量との関係を示した図である。
本発明の第10の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。
本発明の第1の実施形態に係り、高誘電率絶縁膜の酸素原料としてオゾンを用いた場合及び水蒸気を用いた場合の、メモリセルの固定電荷量を示した図である。
本発明の第1の実施形態に係り、アルミニウム酸化物膜の成膜温度とエッチング量との関係を示した図である。
本発明の第1の実施形態に係り、アルミニウム酸化物膜の成膜温度とメモリセルのVfbシフトとの関係を示した図である。
本発明の第1の実施形態に係り、アルミニウム酸化物膜形成後の熱処理温度と、エッチング量との関係を示した図である。
本発明の第3の実施形態に係り、熱処理の効果を示した図である。
本発明の第3の実施形態に係り、熱処理温度と低電界リーク電流との関係を示した図である。
本発明の第11の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
本発明の第11の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
本発明の第11の実施形態に係り、メモリセルの書き込み特性を示した図である。
本発明の第12の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
本発明の第12の実施形態に係り、シリコン窒化膜の成膜温度と素子分離絶縁膜中の水素濃度との関係を示した図である。
本発明の第12の実施形態に係り、シリコン窒化膜の成膜温度と電極間絶縁膜のリーク電流との関係を示した図である。

符号の説明

0210

11…シリコン基板(半導体基板)
12…トンネル絶縁膜(第1の絶縁膜)
13…浮遊ゲート電極(電荷蓄積層)
14…マスク膜15…素子形成領域
16…素子分離溝17…素子分離絶縁膜
20…電極間絶縁膜、上部絶縁膜(第2の絶縁膜)
201…下層シリコン酸化膜
202…高誘電率絶縁膜(中間絶縁膜)
203…上層シリコン酸化膜
204…下層シリコン窒化膜
205…上層シリコン窒化膜
21…制御ゲート電極22…マスク膜
23…ゲート側壁膜24…不純物拡散層
25…層間絶縁膜30…電荷蓄積層
31…シリコン膜32…シリコン窒化膜

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ