図面 (/)

技術 インダクター

出願人 株式会社トーキン
発明者 山田盛一高畑興邦鎌田博行津田文史郎
出願日 2006年1月20日 (14年10ヶ月経過) 出願番号 2006-012120
公開日 2007年7月19日 (13年4ヶ月経過) 公開番号 2007-184509
状態 特許登録済
技術分野 通信用コイル・変成器 変成器又はリアクトル一般 一般用変成器の鉄心 一般用変成器のコイル
主要キーワード 所要電流 コモンチョークコイル 上下コア 大電流域 磁性体部材 導線同士 磁性体コア内 平滑コンデンサー
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年7月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

最新DC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを提供すること。

解決手段

1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流通電する導体からなるインダクターにおいて、導線10、11は、一体化したコアであるインダクターの中足部31、32に巻回するか又は巻回しないで、2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に導線10、11が配設され、中足部の中間に前記一体化したコアの間隙を設けたこと。

概要

背景

複数のコイル部品を使用して構成されるDC−DCコンバータは、小型でありながら20A、30Aといった大電流を供給できるものが、コンピュータ高性能化するCPUの電源としてボード上に設置することが要求されている。

近年、LSI等は、消費電力低減を目的に駆動電圧下げている。駆動電圧の低下に伴い、所要電流が数十Aにまで達するようになり、DC−DCコンバータの出力端子からCPU、LSIの電源端子までの区間での電圧降下が問題視されるようになった。この問題点を解決するために、DC−DCコンバータは、できる限りCPUやLSIの直近に設置されるようになった。その結果、DC−DCコンバータを構成する部品は、小型で低背のものが求められている。

一方、ボード上に構成されるDC−DCコンバータは、出力電流の増大に伴い、一つのFETと一つのチョークコイルではまかない切れない電流量が必要になっている。この問題点の解決にマルチフェイズ方式が、採用されている。

ここでは、出力30Aの2フェイズのコンバータを用いた場合のマルチフェイズ方式について説明する。2個のDC−DCコンバータは、各々実効値で15Aの出力容量をもつFETとチョークコイルで構成され、1個の平滑コンデンサー共用する構成になっている。各々のFETにおけるon−offのタイミングが重ならないようにon−offのタイミングを半周期ずらすことで、一個コンデンサー直流電圧電流を作る動作原理である。

マルチフェイズ方式の問題点は、FET、チョークコイルなどの部品点数倍増することである。各々の部品は、電流容量半減するために小さくはなるが、部品点数が増えることで実質的な実装面積が増大する。その結果、本来小型化が求められるボード上の部品として、適切でないという問題点があった。

この問題点を解決すべく提案された新たな回路方式カップリングインダクターを使うDC−DCコンバータが、非特許文献1に開示されている。ここで開示されているインダクターは、2個のインダクターを一つのEI型コアで構成したもので、コア中足部と外足部のエアーギャップ量を調整することで、2つのコイル自己インダクタンス相互インダクタンスの大きさを調整している。このDC−DCコンバータの所望の動作確認はされている。しかし、ここで使われているインダクターは、巻線を外足部に巻回す構造のために、巻線がコア外部にはみ出し、インダクターの外形寸法が大きくなるという問題点があった。また、巻線を脚部の外足部に巻回す構造では、巻線の直流抵抗値を小さくするのに制約があるという問題点があった。なお、巻線を巻きまわす構造は、特許文献1および特許文献2に開示されている。

特開平7−240319号公報
特開平11−195536号公報
IEEE TRANSACTIONS ON POWERELECTRONICS,VOL.16, NO.4,JULY 2001 Performance Improvements of InterleavingVRMs with Coupling Inductor.

概要

最新のDC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを提供すること。 1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導線10、11は、一体化したコアであるインダクターの中足部31、32に巻回するか又は巻回しないで、2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に導線10、11が配設され、中足部の中間に前記一体化したコアの間隙を設けたこと。

目的

本発明は、上述した問題点を解決すべくなされたもので、その技術課題は、最新のDC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを提供することである。

効果

実績

技術文献被引用数
2件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの中足部の中間に間隙を設け、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したことを特徴とするインダクター。

請求項2

1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの対向する外足部と中足部との距離又は前記一体化したコアの対向する外足部と外足部との距離を変えることで、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したことを特徴とするインダクター。

請求項3

前記磁性体コアが、フェライト材で形成されたことを特徴とする請求項1又は請求項2記載のインダクター。

請求項4

前記磁性体コアが、金属粉末成形してなる磁性体コアで形成されたことを特徴とする請求項1又は請求項2記載のインダクター。

請求項5

前記インダクターは、導体と磁性体粉末からなる磁性体コアとを一体成形したことを特徴とする請求項1又は請求項2記載のインダクター。

請求項6

前記フェライト材で形成された磁性体コアと前記金属粉末を成形してなる磁性体コアとを組み合わせて、一体化したことを特徴とする請求項1又は請求項2記載のインダクター。

技術分野

0001

本発明は、インダクターに関し、特に、DC−DCコンバータ等の電子機器のボード上に構成される電源に好適なインダクターに関する。

背景技術

0002

複数のコイル部品を使用して構成されるDC−DCコンバータは、小型でありながら20A、30Aといった大電流を供給できるものが、コンピュータ高性能化するCPUの電源としてボード上に設置することが要求されている。

0003

近年、LSI等は、消費電力低減を目的に駆動電圧下げている。駆動電圧の低下に伴い、所要電流が数十Aにまで達するようになり、DC−DCコンバータの出力端子からCPU、LSIの電源端子までの区間での電圧降下が問題視されるようになった。この問題点を解決するために、DC−DCコンバータは、できる限りCPUやLSIの直近に設置されるようになった。その結果、DC−DCコンバータを構成する部品は、小型で低背のものが求められている。

0004

一方、ボード上に構成されるDC−DCコンバータは、出力電流の増大に伴い、一つのFETと一つのチョークコイルではまかない切れない電流量が必要になっている。この問題点の解決にマルチフェイズ方式が、採用されている。

0005

ここでは、出力30Aの2フェイズのコンバータを用いた場合のマルチフェイズ方式について説明する。2個のDC−DCコンバータは、各々実効値で15Aの出力容量をもつFETとチョークコイルで構成され、1個の平滑コンデンサー共用する構成になっている。各々のFETにおけるon−offのタイミングが重ならないようにon−offのタイミングを半周期ずらすことで、一個コンデンサー直流電圧電流を作る動作原理である。

0006

マルチフェイズ方式の問題点は、FET、チョークコイルなどの部品点数倍増することである。各々の部品は、電流容量半減するために小さくはなるが、部品点数が増えることで実質的な実装面積が増大する。その結果、本来小型化が求められるボード上の部品として、適切でないという問題点があった。

0007

この問題点を解決すべく提案された新たな回路方式カップリングインダクターを使うDC−DCコンバータが、非特許文献1に開示されている。ここで開示されているインダクターは、2個のインダクターを一つのEI型コアで構成したもので、コア中足部と外足部のエアーギャップ量を調整することで、2つのコイル自己インダクタンス相互インダクタンスの大きさを調整している。このDC−DCコンバータの所望の動作確認はされている。しかし、ここで使われているインダクターは、巻線を外足部に巻回す構造のために、巻線がコア外部にはみ出し、インダクターの外形寸法が大きくなるという問題点があった。また、巻線を脚部の外足部に巻回す構造では、巻線の直流抵抗値を小さくするのに制約があるという問題点があった。なお、巻線を巻きまわす構造は、特許文献1および特許文献2に開示されている。

0008

特開平7−240319号公報
特開平11−195536号公報
IEEE TRANSACTIONS ON POWERELECTRONICS,VOL.16, NO.4,JULY 2001 Performance Improvements of InterleavingVRMs with Coupling Inductor.

発明が解決しようとする課題

0009

本発明は、上述した問題点を解決すべくなされたもので、その技術課題は、最新のDC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを提供することである。

課題を解決するための手段

0010

上記目的を達成するための第1の発明は、1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの中足部の中間に間隙を設け、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したインダクターである。

0011

上記目的を達成するための第2の発明は、1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの対向する外足部と中足部との距離又は前記一体化したコアの対向する外足部と外足部との距離を変えることで、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したインダクターである。

0012

上記目的を達成するための第3の発明は、前記磁性体コアが、フェライト材で形成されたインダクターである。

0013

上記目的を達成するための第4の発明は、前記磁性体コアが、金属粉末成形してなる磁性体コアで形成されたインダクターである。

0014

上記目的を達成するための第5の発明は、前記インダクターは、導体と磁性体粉末からなる磁性体コアとを一体成形したインダクターである。

0015

上記目的を達成するための第6の発明は、前記フェライト材で形成された磁性体コアと前記金属粉末を成形してなる磁性体コアとを組み合わせて、一体化したインダクターである。

発明の効果

0016

本発明によれば、1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの中足部の中間に間隙を設け、導体の電流路方向に沿って、各導体の自己インダクタンスと導体間の相互インダクタンスを決定する磁気回路長を順次変える構成をインダクターの外形寸法を変えずに小型化を実現できる。

0017

また、導体を1回以上交差させることで導体の入力端子と出力端子の位置を逆転でき、インダクター外部の配線長を短縮できる。その結果、DC−DCコンバータの電源効率の低下につながる配線抵抗による損失を最小限に抑制できる。

0018

更に、1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと2つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで1回以上交差し、前記2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの対向する外足部と内足部との距離又は前記一体化したコアの対向する外足部と外足部との距離を変えることで、2本の導体間の間隔が交差することで導体に沿って異なるか、もしくはコアと必要に応じて設置されるギャップにより構成される磁気回路長が異なるようになる。

0019

その結果、導体の長さ方向に沿って磁気抵抗が異なるようになり、磁気的結合の割合が異なる部分を構成できるようになる。また、導体を1回以上交差させることで導体の入力端子と出力端子の位置を逆転させることで、インダクター外部の配線長を短縮でき、DC−DCコンバータの電源効率の低下につながる配線の抵抗による損失を最小限に抑制できる。

0020

また、フェライト材でその磁性体コアを形成することで、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

0021

更に、金属粉末を成形してなる磁性体コアで形成することで、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

0022

また、導体と磁性体粉末からなる磁性体コアとを一体成形してなるインダクターを形成することで、インダクターの外形寸法を変えずにインダクターの小型化を実現でき、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

0023

更に、異なる磁性体からなる磁性体コアを組み合わせて、一体化したインダクタを形成することで、磁気回路長の異なる部位ごと別個に製造された磁性体部材からなる組み合わせで、必要な特性を有する小型の一つのインダクターを実現できる。

発明を実施するための最良の形態

0024

本発明を実施するための最良の形態に係るインダクターを以下に図面を参照して詳細に説明する。

0025

図1は、本発明における解決手段の検証のためのDC−DCコンバータ動作解析に用いた回路図である。図2図3図4図5は、本発明のインダクターの内部構造配線パターンを示す断面図である。図2は、中足部がコア上下2箇所に分割された構造で、コア中央部で導体が1回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。図3は、中足部が上下と中央部の3ヶ所に分割された構造で、導体が中央の中足部に3/4回巻回され、中央中足部の上下で導体が2回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。図4は、図3の構造のコアに導体を中央の中足部に3/4回巻回し、導体の入力側に戻した構造である。図5は、中足部が上下と中央部の3ヶ所に分割された構造で、導体が中央の中足部に1/2回巻回され、中央中足部の上部で導体が1回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。

0026

図6は、本発明のインダクターの組立てた正面図である。図7は、本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を弱める構造の部分を半分に分割した断面図である。図8は、本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を強める構造の部分を半分に分割した断面図である。図9は、本発明のインダクターの外観を示す斜視図(導線なし)である。図10は、本発明のインダクターの配線を組み合わせた外観を示す斜視図である。図11は、本発明のインダクターで中足部がコア内部に1箇所設置された構造の斜視図である。

0027

カップリングインダクターを使う2フェイズのDC−DCコンバータの場合は、カップリングインダクターに2回路の巻線が設置される。この2回路の巻線は、それぞれ所望の自己インダクタンス(Ls)と相互インダクタンス(Lm)を有する。それぞれのインダクタンスの大きさを見極めるために、SPICEシミュレーションによって、必要なLs及びLmを算出する。なお、計算に用いた回路図は、図1に示されている。

0028

なお、計算に用いた定数は、スイッチング周波数が125kHz、ON時間が0.4μsec、抵抗0.2mΩ、入力電圧が10V、出力電圧が1V、負荷電流が5AでLsが1.0μHである。図1の回路において、インダクターにおける2つの導線の結合係数を変えることで、インダクターに流れる電流のリップル電流とコンデンサーに流れるリップル電流を求める。インダクターに流れる電流のリップル電流とコンデンサーに流れるリップル電流の計算結果の一覧が、表1に示されている。

0029

0030

表1から、Lm:0は、相互インダクタンス=0を示し、2つのコイルが磁気的に結合していない場合である。これが、従来のマルチフェイズ回路に相当した値である。なお、インダクターのリップル電流ripple/Lは3.6Aで、コンデンサーのリップル電流ripple/Cが3.21Aである。また、Lmを大きくして、磁気的に結合させると、平滑コンデンサーに流れるリップル電流が低減していくことがわかる。

0031

一方、インダクターに流れるリップル電流は、顕著に上昇し、結合係数0.9の場合には、ripple/Lは21.76Aにまで上昇する。この値は、従来の回路方式の場合の6倍に相当するので、インダクターのコイルの発熱が著しくなり、使用に耐えないものと考えられるが、リップル電流ripple/Cは従来の回路方式の場合の約1/2に低減しているので、コンデンサーにとっては非常に好ましい結果になっている。

0032

以上の結果から、本発明のインダクターを使用したDC−DCコンバータでの許容される結合係数の上限は約0.9である。但し、Lsが大きい場合は、0.9以上の結合係数も許容できるようになる。この理由は、図1に示すDC−DCコンバータにおいては、FETの見ているインダクタンスは各コイルのLsではなく、漏洩インダクタンスであるからである。よって、結合係数が高くても、Lsが高ければ漏洩インダクタンスも大きくなり、インダクタンスに流れるリップル電流は抑制されるので、激増しない。このため、結合係数、Lmの適切な大きさはDC−DCコンバータの回路設計によって、適宜設定されるべきである。本発明では、LsとLmを併せ持つ構造のインダクターを一体化した構成で実現するものである。

0033

DC−DCコンバータに必要な本発明のインダクターは、LsとLmを併せる構造を実現することなので、コイル部品のノーマルチョークコイルとコモンチョークコイル、もしくはトランスを結合する構造になる。しかし、既存のこれらの部品を結線しただけでは、電源の小型化は実現しないので、本発明は、これらのノーマルチョークコイルとコモンチョークコイルを一つのコアで構成する構造になる。

0034

本発明では、このような構造を実現するために導体の電流路方向に沿って磁気回路長を順次変える構成にし、インダクターの小型化のために外形寸法は変えないで、コアの内部の寸法を順次かえる。

0035

2本の導体でそれぞれノーマルチョークコイルに構成する場合は、それぞれの導体を磁性体で覆うと導体間の磁気的な結合が小さくなり、実質的にそれぞれの導体がノーマルチョークコイルとして動作する。

0036

また、2本の導体でそれぞれコモンチョークコイルに構成する場合は、導体間に磁性体を配置しないか、周囲の磁性体よりも透磁率が小さな磁性体を配置することで、導体間の磁気的結合が大きくなり、実質的にそれぞれの導体がコモンチョークコイルとしての動作に近づく。

0037

このように実質的にノーマルチョークとして動作する箇所と実質的にコモンチョークコイルとして動作する箇所を導体の長手方向に配置する。

0038

図2に示すように、図2の巻回しない構造のインダクターでは、磁性体コアを一対に突き合わせてできる空隙に導線10、11がコア中央部で1回交差して配置された内部構造になっている。磁性体コアは、インダクターの外足部20、21とインダクターの中足部31、32とインダクターのヨーク部40とインダクターの胴部からなり、NiZnフェライト材を用いて作製している。なお、図2中の破線A、Bは、本発明のインダクターのコアが導線の長手方向に磁気回路長が異なる部分から構成されることを示すための切断面を示す線である。図2中の破線A位置での断面は、図7で、図2中の破線B位置での断面が図8に相当する。

0039

図2に示される磁性体コアを上下に突き合わせて一体化した構造のインダクターの側面が図6に示されている。図6に示されるように、磁性体コアは、インダクターの外足部20、21とインダクターの中足部31、32とインダクターのヨーク部40とインダクターの胴部からなるNiZnフェライト材を用いて作製され、上下に突き合わせて一体化した構造になっている。

0040

図7に示される断面で構成される部分は、2本の導線の間にインダクターの中足部31が配置しているので、導線同士の磁気的な結合が弱められて、実質的に各導線はノーマルチョークとして動作する部分になる。

0041

図8に示される断面で構成される部分は、2本の導線の間に磁性体は存在しないので、ほとんどの磁束は2本の導体の周囲をともに周回し、2本の導体の磁気的結合が強くなり、実質的にコモンチョークコイルとして動作する部分になる。

0042

図7図8により、図2に示される導体の電流路方向に沿って磁気回路長の異なる構成を持つインダクターのインダクタンス成分は、ノーマルチョークの部分における結合係数がほぼ0の部分で、コモンチョークコイルの部分における結合係数がほぼ1の部分となる。また、導線からみた結合係数は、ノーマルチョークの部分における結合係数とコモンチョークコイルの部分における結合係数との足し合わせになるので、磁性体コアであるコイルの結合係数は、0から1の間で任意の値に調整できる。

0043

同様に、コア断面構造が図2中のA部とB部の組み合わせである磁性体コアを用いること(一体化したコアの中足部は、一体化したコアの外足部と中足部との間にできる空隙に導体である導線10、11を備え、中足部を1箇所もしくは2箇所以上に分割する構造)で、結合係数を任意に設定できる。

0044

なお、結合係数は組み合わせるそれぞれの磁気回路部における結合係数の総和で決定され、製造、組立てのしやすさでその順序を決めて構わない。また、インダクターとしての性能は、磁性体コア材の磁気抵抗で決定されるので、所望の磁気抵抗になるように磁性体コアを複数の材料の組合せで調整できる。

0045

本発明では、磁性体コアとして、フェライト材、金属粉末を成形してなるダストコア、導体と磁性体粉末を一体成形してなる構造にしたインダクターや上述した磁性体コアを組み合わせて、一体化したインダクターを構成することで、所望の磁気抵抗になるように調整している。

0046

図2の導線が挿入される磁性体コア内部に磁性体粉末を含有するペースト状のものを充填し、磁気抵抗を小さめに調整し、結合係数は変えずに全体としてのインダクタンスを大きくとることで、回路定数であるインダクタンスを所望の値に調整できる。

0047

なお、1つの胴部と2つの外足部と1つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアと2つの電流を通電する導体からなるインダクターにおいて、導体である導線10、11を、前記一体化したコアの中足部に巻回するか又は巻回しないのは、導体の電流路方向に沿って磁気回路長を順次変える構成を、外形寸法を変えずにインダクターの小型化を実現できる効果がある。

0048

また、1つの胴部と2つの外足部と1つの中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアと2つの電流を通電する導体からなるインダクターにおいても、同様の効果を奏する。

0049

本発明では、2本の導体をそれぞれノーマルチョークコイルに構成するために、それぞれの導体を磁性体で覆うことで、導体間の磁気的な結合を小さくすることで、実質的にそれぞれの導体がノーマルチョークコイルとして動作する構造を実現し、2本の導体をコモンチョークコイルに構成するために、導体間に磁性体を配置しないか、透磁率が周囲の磁性体よりも小さな磁性体を配置する構造を実現することで、導体間の磁気的結合が強まり、実質的にコモンチョークコイルとして動作する構造に近づく。このように実質的にノーマルチョークとして動作する箇所と実質的にコモンチョークコイルとして動作する箇所を導体の長手方向に配置する構造にすることで、最新のDC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを実現している。また、導体を少なくとも1回交差させることで、導体の入力端子と出力端子位置を逆転させることでインダクターの外部配線を短縮することができるため、配線パターンの抵抗による損失を低減できる。

0050

本発明の実施例について、実施例により詳細に説明する。

0051

(実施例1)
透磁率が2200のMnZnフェライトを用いて磁性体コアを作製し、内部構造が図2概観図10の磁性体コアを、以下の寸法で作製した。外形寸法は、幅12mm、長さ12mm、高さ3.6mmであった。また、インダクターの中足部31、32は、幅1.0mmで、長さ4.0mmであった。導線の出入り口は、1.4mm×1.4mmであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コア接合面全面に50μmとして組立てした。この磁性体コアに長さ20mmで線径0.6mmの丸線の導線を挿入し、コア内部の中央で1回交差させて外部に導出した。

0052

インダクターの磁性体コアの電気特性は、各導線のLsが0.32μH、2本の導線間のLmが0.26μH、導線間の結合係数が0.80となった。なお、DC−DCコンバータの動作に必要な一方の導線から見たリーケイジインダクタンスは、0.13μHであった。

0053

ここで示したリーケイジインダクタンスの算出法は、2・Ls・(1−K)で、本発明のインダクターに接続されているFETが常に導通状態にある場合に対応し、マルチフェイズ方式のコンバータの動作状態に対応する。よって、電源の動作状態で必要とされる出力電流(平滑化された電流)に対するリーケイジインダクタンスの確認が重要で、これが所要電流を出力した状態でも低下しなければチョークコイルとして使用できる。表2に実施例1におけるインダクターの電気的性能の一覧が示されている。

0054

0055

表2の結果から、Lsは出力電流の増大に伴って20Aにて約30%低下しているが、リーケイジインダクタンスは約7%の低下におさまっており、良好な出力電流依存性を示し、DC−DCコンバータが十分に動作するのに必要な特性が得られた。

0056

(実施例2)
実施例1と同様に透磁率が2200のMnZnフェライトを用いて磁性体コアを作製し、コア内部構造が図3に示された概観の図10の磁性体コアを、以下の寸法で作製した。外形寸法は、幅12mm、長さ14mm、高さ3.6mmであった。また、インダクターの中足部31、32は、幅1.0mmで、長さは上端部から4mm、2mm、4mmであった。導線の出入り口は、1.4mm×1.4mmであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コアの接合面全面に50μmとして組立てした。

0057

インダクターの磁性体コアの電気特性は、各導線のLsが0.37μH、2本の導線間のLmが0.29μH、導線間の結合係数が0.78となった。なお、DC−DCコンバータの動作に必要な一方の導線から見たリーケイジインダクタンスは、0.16μHであった。出力電流を変えた場合の結果を表3に示す。よって、DC−DCコンバータが動作する十分なリーケイジインダクタンスが得られることがわかる。

0058

0059

表3から、実施例2は実施例1に比べて、大電流域で結合係数が若干低下する傾向があるが、実施例1に比べてリーケイジインダクタンスを大きくとることができる利点がある。

0060

(実施例3)
透磁率が600のNiZnフェライトを用いて磁性体コアを作製し、コア内部構造が図4で概観が図10の磁性体コアを、以下の寸法で作製した。外形寸法は、幅8mm、長さ12mm、高さ3.6mmであった。また、インダクターの中足部は、幅1.0mmで、長さは上端部から1.0mm、8.0mm、1.0mmであった。導線の出入り口は、1.4mm×1.4mmであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コアの接合面全面に20μmとして組立てした。表4に、実施例3におけるインダクターの電気的性能の一覧が示されている。

0061

0062

表4から、実施例1、実施例2にくらべ、実施例3では、より大きな出力電流でもリーケイジインダクタンスが低下せずに良好な特性となることがわかる。

0063

(実施例4)
実施例3と同様に、透磁率が600のNiZnフェライトを用いて磁性体コアを作製し、コア内部構造が図4の概観で示された図10の磁性体コアを、以下の寸法で作製した。外形寸法は、幅8mm、長さ12mm、高さ3.6mmであった。次に、インダクタンスの調整のため、3箇所に分割した中足部の寸法を種々変えることで、インダクタンスの変化を調べた。中足部の寸法は、上下端部中足は、幅1.0mm、長さ1.0mmとし、中央部中足の寸法を、幅1.0mmで長さを2.0mm、4.0mm、8.0mmの三種類を作製した。この時の特性を表5に示す。

0064

0065

表5から、中央部中足の寸法を種々変更することで、各導体の自己インダクタンスが0.16μHから0.4μHまで変化するが、リーケイジインダクタンスは0.165μHから0.19μHと変化が小さく、リーケイジインダクタンスを大きく変えることなく、自己インダクタンスを種々調整可能であることが分かり、DC−DCコンバータの動作に必要なインダクタンスの設計の自由度を上げるもので、非常に有効であることがわかった。

0066

以上に示したように、本発明によればカップリングインダクターを使うDC−DCコンバータのインダクターにおけるリーケイジインダクタンスを回路に必要な大きさに自在に調整できる構造を有するインダクターを提供できる。

0067

その結果、最新のDC−DCコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターの提供が可能になる。

図面の簡単な説明

0068

本発明における解決手段の検証のためのDC−DCコンバータ動作解析に用いた回路図。
本発明のインダクターの内部構造と配線パターンを示す断面図。
本発明のインダクターの内部構造と配線パターンを示す断面図。
本発明のインダクターの内部構造と配線パターンを示す断面図。
本発明のインダクターの内部構造と配線パターンを示す断面図。
本発明のインダクターの組立てた正面図を示す断面図。
本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を弱める構造の部分を半分に分割した断面図。
本発明におけるインダクターの内部構造の二例で、配線間の磁気的結合を強める構造の部分を半分に分割した断面図。
本発明のインダクターの外観を示す斜視図(導線なし)。
本発明のインダクターの配線を組み合わせた外観を示す斜視図。
本発明のインダクターで中足部がコア内部に1箇所設置された構造の斜視図。

符号の説明

0069

10,11導線
20,21インダクターの外足部
31,32,33 インダクターの中足部
40 インダクターのヨーク部
50 インダクターの胴部
A インダクターの中足部が設置された部分の断面図4切断線
B インダクターの中足部が設置されていない部分の断面図5の切断線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社日立製作所の「 静止誘導電器」が 公開されました。( 2020/09/24)

    【課題】鉄心や巻線が搭載されるタンクの底面の振動を抑制し、空間に放射される騒音を低減すると共に、鉄心や巻線の振動(横ずれ)を抑制し、絶縁破壊のリスクを抑制する静止誘導電器を提供する。【解決手段】静止誘... 詳細

  • NTN株式会社の「 インダクタ装置」が 公開されました。( 2020/09/24)

    【課題】放熱性の低下を抑制しつつ、ケースの渦電流損失を少なくしたインダクタ装置を提供する。【解決手段】インダクタ装置1は、コア21および巻線22を有するインダクタ2と、インダクタ2を内部に収容し、板状... 詳細

  • TDK株式会社の「 コイル部品及びその製造方法」が 公開されました。( 2020/09/24)

    【課題】スパイラル状のコイルパターンが磁性素体で覆われた構造を有するコイル部品において、層間絶縁膜と磁性素体の界面における剥離を防止する。【解決手段】コイル部品1は、スパイラル状に巻回されたコイルパタ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ