図面 (/)

技術 出力信号生成装置

出願人 株式会社東芝
発明者 楊重山尾崎裕史安井和也
出願日 2005年12月27日 (15年0ヶ月経過) 出願番号 2005-375995
公開日 2007年7月12日 (13年5ヶ月経過) 公開番号 2007-181298
状態 特許登録済
技術分野 インバータ装置
主要キーワード ソフトウェア演算 トリガ信号生成 PWM出力信号 鋸波信号 記憶信号 電流検出タイミング 出力信号生成 電流検出方式
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年7月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

リアルタイム出力信号を記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供する。

解決手段

制御信号を生成する制御回路100と、基準信号を生成する基準信号生成手段102と、制御信号と基準信号を比較し、比較結果に応じて出力信号を生成する出力信号生成手段104と、出力信号をサンプリング信号に基づき検知する出力信号検知手段106と、出力信号検知手段によりサンプリング信号に基づいて検知された出力信号を記憶する出力信号記憶手段108とを備え、制御回路は、出力信号記憶手段に記憶された出力信号を読み出す読み出し手段を備える。

概要

背景

図9は従来の出力信号生成装置の構成を示すものである。この出力信号装置は、例えばモータ用インバータに対する信号装置として適用される。以下、図9を用いて従来の出力信号生成装置の説明を行う。出力信号生成装置は、制御回路100と、基準信号生成装置102と、出力信号生成手段104とを有する。制御回路100と基準信号生成手段102は、それぞれ出力信号生成手段104に接続されている。制御回路100は、ソフトウェア指令信号等の制御信号aを出力し、基準信号生成手段102は、基準信号bを出力する。出力信号生成手段104は、例えばコンパレータ等からなり、制御信号aと、基準信号bとを比較し、その結果に応じた信号を生成した後、出力信号cとして出力する。

図10は図9の各部信号波形及びタイミングを示すものである。制御回路100に搭載されたソフトウェアで出力信号cの状態を把握するには、以下の演算を行う。

出力信号cのハイ状態の時間 Thi=T1+T−T2
出力信号cのロー状態の時間 Tlow=T2−T1
出力信号cの数が増えるとともに、上記の演算処理も増える。そして、出力信号の周波数が増えることに伴い、上記のソフトウェアの演算処理周期が短くなる。

また、出力信号生成装置の関連技術として、例えば、特開平8−19263号公報(特許文献1)が知られている。この特許文献1には、PWMインバータ電流検出方式として、一つの電流センサにより直流側電流検出を行い、各相スイッチング前後の直流側電流の変化分を求めることにより、各相の出力電流を検出する電流検出装置が記載されている。これにより、従来、複数必要であった電流センサが一つの電流センサで出力電流を検出することができる。

また、特開2002−84760号公報(特許文献2)には、特許文献1記載の発明の構成に加えて、電流検出タイミングにおける直流母線電流値と3相電圧状態とから、相電流ベクトル相電圧ベクトルの内積が直流母線電流になっていることに基づいて、相電流を演算する相電流演算手段を備えた発明が記載されている。この発明により、1PWM周期に必ず存在する2種類の非零電圧ベクトルの出力時に全ての相電流を求めることができるので、直流母線電流の検出回数の低減に寄与することができる。

特許文献1、特許文献2に記載の発明は、いずれもPWMインバータの出力電流検出装置に関するもので、いかに低コスト、低検出回数で3相電流を演算するかに主眼が置かれている。
特開平8−19263号公報
特開2002−84760号公報

概要

リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供する。制御信号を生成する制御回路100と、基準信号を生成する基準信号生成手段102と、制御信号と基準信号を比較し、比較結果に応じて出力信号を生成する出力信号生成手段104と、出力信号をサンプリング信号に基づき検知する出力信号検知手段106と、出力信号検知手段によりサンプリング信号に基づいて検知された出力信号を記憶する出力信号記憶手段108とを備え、制御回路は、出力信号記憶手段に記憶された出力信号を読み出す読み出し手段を備える。

目的

本発明は、上記従来技術の問題点を解決するもので、リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供することを課題とする。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

制御信号を生成する制御回路と、基準信号を生成する基準信号生成手段と、前記制御信号と前記基準信号を比較し、比較結果に応じて出力信号を生成する出力信号生成手段と、前記出力信号をサンプリング信号に基づき検知する出力信号検知手段と、前記出力信号検知手段によりサンプリング信号に基づいて検知された前記出力信号を記憶する出力信号記憶手段とを備え、前記制御回路は、前記出力信号記憶手段に記憶された前記出力信号を読み出す読み出し手段を備えることを特徴とする出力信号生成装置

請求項2

前記制御回路、前記基準信号生成手段、前記出力信号生成手段、前記出力信号検知手段、及び前記出力信号記憶手段は、1チップ化されたマイクロプロセッサであることを特徴とする請求項1記載の出力信号生成装置。

請求項3

前記出力信号記憶手段は、前記出力信号検知手段により検知された前記出力信号を記憶する1次記憶手段と、トリガ信号を生成するトリガ信号生成手段と、前記1次記憶手段に記憶された前記出力信号による情報を受け取り蓄積し前記読み出し手段により前記出力信号が読み出される2次記憶手段と、前記トリガ信号により前記1次記憶手段から前記2次記憶手段への前記情報の転送のタイミングを制御する転送制御手段と、を備えることを特徴とする請求項1又は請求項2記載の出力信号生成装置。

請求項4

前記制御回路は、前記制御信号として、ソフトウェアによるPWM制御信号を生成し、前記基準信号生成手段は、前記基準信号として、三角波信号または鋸波信号またはデルタ変調の基準信号を生成し、前記出力信号生成手段は、前記出力信号として、PWM出力信号を生成することを特徴とする請求項1乃至請求項3のいずれか1項記載の出力信号生成装置。

技術分野

0001

本発明は、出力信号を情報として蓄積し、また蓄積された情報を読み出す機能を有する出力信号生成装置に関する。

背景技術

0002

図9は従来の出力信号生成装置の構成を示すものである。この出力信号装置は、例えばモータ用インバータに対する信号装置として適用される。以下、図9を用いて従来の出力信号生成装置の説明を行う。出力信号生成装置は、制御回路100と、基準信号生成装置102と、出力信号生成手段104とを有する。制御回路100と基準信号生成手段102は、それぞれ出力信号生成手段104に接続されている。制御回路100は、ソフトウェア指令信号等の制御信号aを出力し、基準信号生成手段102は、基準信号bを出力する。出力信号生成手段104は、例えばコンパレータ等からなり、制御信号aと、基準信号bとを比較し、その結果に応じた信号を生成した後、出力信号cとして出力する。

0003

図10図9の各部信号波形及びタイミングを示すものである。制御回路100に搭載されたソフトウェアで出力信号cの状態を把握するには、以下の演算を行う。

0004

出力信号cのハイ状態の時間 Thi=T1+T−T2
出力信号cのロー状態の時間 Tlow=T2−T1
出力信号cの数が増えるとともに、上記の演算処理も増える。そして、出力信号の周波数が増えることに伴い、上記のソフトウェアの演算処理周期が短くなる。

0005

また、出力信号生成装置の関連技術として、例えば、特開平8−19263号公報(特許文献1)が知られている。この特許文献1には、PWMインバータ電流検出方式として、一つの電流センサにより直流側電流検出を行い、各相スイッチング前後の直流側電流の変化分を求めることにより、各相の出力電流を検出する電流検出装置が記載されている。これにより、従来、複数必要であった電流センサが一つの電流センサで出力電流を検出することができる。

0006

また、特開2002−84760号公報(特許文献2)には、特許文献1記載の発明の構成に加えて、電流検出タイミングにおける直流母線電流値と3相電圧状態とから、相電流ベクトル相電圧ベクトルの内積が直流母線電流になっていることに基づいて、相電流を演算する相電流演算手段を備えた発明が記載されている。この発明により、1PWM周期に必ず存在する2種類の非零電圧ベクトルの出力時に全ての相電流を求めることができるので、直流母線電流の検出回数の低減に寄与することができる。

0007

特許文献1、特許文献2に記載の発明は、いずれもPWMインバータの出力電流検出装置に関するもので、いかに低コスト、低検出回数で3相電流を演算するかに主眼が置かれている。
特開平8−19263号公報
特開2002−84760号公報

発明が解決しようとする課題

0008

しかしながら、図9に示す従来の出力信号生成装置にあっては、出力信号生成手段104から出力される信号を検知する検知手段が設けられていないため、ソフトウェアの演算処理によって実際の出力信号の状態を把握することが必要となる。このため、ソフトウェア処理負荷が増えるとともに、実際の出力信号の遅延などの影響を把握することが困難である。さらに出力信号の数及び周波数が増えるとともに、出力信号の状態を把握することがますます困難となる。

0009

また特許文献1、特許文献2に記載の発明は、いかに低コスト、低検出回数でPWMインバータの3相電流を演算するかに関するもので、スイッチング素子に流れる直流電流を検出することにより実現している。しかしながら、演算を行う過程において、ソフトウェア処理に負荷がかかり、かつPWMインバータにのみ適用できる技術である。

0010

本発明は、上記従来技術の問題点を解決するもので、リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供することを課題とする。

課題を解決するための手段

0011

本発明に係る出力信号生成装置は、上記課題を解決するために、請求項1記載の発明は、制御信号を生成する制御回路と、基準信号を生成する基準信号生成手段と、前記制御信号と前記基準信号を比較し、比較結果に応じて出力信号を生成する出力信号生成手段と、前記出力信号をサンプリング信号に基づき検知する出力信号検知手段と、前記出力信号検知手段によりサンプリング信号に基づいて検知された前記出力信号を記憶する出力信号記憶手段とを備え、前記制御回路は、前記出力信号記憶手段に記憶された前記出力信号を読み出す読み出し手段を備えることを特徴とする。

0012

請求項2記載の発明は、請求項1において、前記制御回路、前記基準信号生成手段、前記出力信号生成手段、前記出力信号検知手段、及び前記出力信号記憶手段は、1チップ化されたマイクロプロセッサであることを特徴とする。

0013

請求項3記載の発明は、請求項1又は請求項2において、前記出力信号記憶手段は、前記出力信号検知手段により検知された前記出力信号を記憶する1次記憶手段と、トリガ信号を生成するトリガ信号生成手段と、前記1次記憶手段に記憶された前記出力信号による情報を受け取り蓄積する2次記憶手段と、前記トリガ信号により前記1次記憶手段から前記2次記憶手段への前記情報の転送のタイミングを制御する転送制御手段とを備えることを特徴とする。

0014

請求項4記載の発明は、請求項1乃至請求項3のいずれか1項において、前記制御回路は、前記制御信号として、ソフトウェアによるPWM制御信号を生成し、前記基準信号生成手段は、前記基準信号として、三角波信号または鋸波信号またはデルタ変調の基準信号を生成し、前記出力信号生成手段は、前記出力信号として、PWM出力信号を生成することを特徴とする。

発明の効果

0015

本発明の請求項1記載の発明によれば、リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供することができる。従って、ソフトウェアの指示でハードウェア回路が生成する出力値をソフトウェアによる演算を用いず、把握することができるようになる。このため、ソフトウェアによる演算で想定困難なハードウェア回路の遅延を含めて実際の出力値が把握できるとともに、ソフトウェア演算時間遅れによる把握タイミングのずれを防止することができる。

0016

本発明の請求項2記載の発明によれば、制御回路、基準信号生成手段、出力信号生成手段、出力信号検知手段、及び出力信号記憶手段を1チップに格納することにより、これらの手段を制御回路の外付け回路とした場合に比較して、ノイズの影響が小さくなるため、データの信頼性を向上することができる。

0017

本発明の請求項3記載の発明によれば、1次記憶手段から2次記憶手段にデータを取り出すタイミングを制御できる方法により、必要なタイミングに合わせて出力信号の状態を把握することができる。また、1次記憶手段と2次記憶手段を備えることにより、データの書き出しと読み出しを同時に行うことによる速度向上やデータの保護にも寄与しうる。

0018

本発明の請求項4記載の発明によれば、従来のソフトウェアでPWM出力信号を演算して推測する手法と比較して、高速かつソフトウェアの処理負担を増やさず、実際のPWM出力信号を把握することができる。さらに、PWM出力信号の数又は周波数が増えると従来技術では処理負担の制約から実現困難の場合でも、PWM出力信号を把握することができる。

発明を実施するための最良の形態

0019

以下、本発明の出力信号生成装置の実施の形態を、図面に基づいて詳細に説明する。

0020

以下、本発明の実施例について図面を参照しながら説明する。図1は本発明の実施例1のブロック図、図2図1の各部の信号波形図である。なお、図1図2および後述の各実施の形態を示す図において、図9および図10における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。

0021

まず、本実施の形態の構成を説明すると、本実施の形態に係る出力信号生成装置は、図9の従来技術の構成に加え、出力信号検知手段106及び出力信号記憶手段108を有している。出力信号生成手段104の出力は出力信号検知手段106に接続されている。また、出力信号検知手段106は、出力信号記憶手段108に接続され、出力信号記憶手段108は、制御回路100に接続されている。

0022

次に、実施例1の形態に係る出力信号生成装置の動作を説明する。図1において、出力信号生成手段104が出力信号cを生成するところまでは、図9における従来技術の動作と同じである。さらに出力信号検知手段106は、基準信号bより高い周波数のサンプリング信号hにより、出力信号cを検出する。出力信号検知手段106は、サンプリングした出力信号cをソフトウェア処理可能なデータに変換し、出力記憶信号dとして出力する。出力信号記憶手段108は出力記憶信号dを記憶する。また、制御回路100は記憶された出力記憶信号dを出力データfとしてソフトウェア処理可能な形で読み出すことができる。

0023

図2の各部の信号波形について説明を行う。出力信号cは、制御信号aと基準信号bの比較により生成される。制御信号aと予測された制御信号である基準信号bとの差を調べ、制御信号aの方が大きいと正の一定出力、小さいと負の一定出力を出す。サンプリング信号hは出力信号検知手段106のサンプリング信号として、出力信号cの周波数に比べて周波数が高い。これにより、サンプリング信号hは、出力信号を保持し、サンプリングすることができる。出力信号検知手段106は、サンプリングした出力信号をソフトウェア処理可能なデータに変換し、出力記憶信号dとして出力信号記憶手段108に転送する。従って、制御回路100搭載のソフトウェアは、出力信号検知手段106によりリアルタイムに出力信号を把握できる。

0024

図2の基準信号bの波形は基準信号bがデルタ変調の場合を示している。デルタ変調について補足する。基準信号としては、制御対象からのフィードバック信号(例えば電流値)を利用する。まず、制御信号aと基準信号bとの差を調べ、制御信号aの方が大きいと正の一定出力、小さいと負の一定出力を出す図示されていない比較器が出力信号生成手段104内に設けられている。その出力をクロックに合せて定期的に取り出し、次のクロックが来るまで出力を維持する図示されていない遅延回路(Sample/Hold) がある。さらにその結果を積分し、一定速度で増加あるいは減少するフィードバック信号すなわち基準信号bを作り出す積分器がある。これら制御信号aと基準信号bとの差は、クロックごとにしかチェックされないので、基準信号bは一つ前のクロックのときの値から±Δしか変化していないこととなり、クロックごとに一定幅の上下移動のみが許された尺取虫のようなものとなる。この移動のみで制御信号aのアナログ原波形を追いかけることとなる。この際の+Δ/−Δの移動を+1/−1に対応させて出力とすると、当然、制御信号aのアナログ原波形が増加傾向にあると1の出力が増え、逆に減少傾向にあると−1の出力が増える。つまり微分に近い概念であると言える。

0025

上述のとおり、本発明の実施例1の形態に係る出力信号生成装置によれば、リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できる。従って、ソフトウェアの指示でハードウェア回路が生成する出力値をソフトウェアによる演算を用いず、把握することができるようになる。このため、ソフトウェアによる演算で想定困難なハードウェア回路の遅延を含めて実際の出力値が把握できるとともに、ソフトウェア演算時間遅れによる把握タイミングのずれを防止し、精度よく制御することが可能となる。

0026

次に、図3は本発明の実施例2の構成を示すブロック図、図4図3の各部の信号波形図である。実施例1の構成と異なる点としては、出力信号記憶手段として、1次記憶手段108a、トリガ信号生成手段108b、2次記憶手段108cを備えている点である。

0027

次に、実施例2の形態に係る出力信号生成装置の動作を説明する。図3において、出力信号検知手段106が出力記憶信号dを生成するところまでは、実施例1の動作と同じである。1次記憶手段108aは、出力信号検知手段106の出力記憶信号dを格納する。トリガ信号生成手段108bは、トリガ信号gを生成することにより、上記1次記憶手段108aから2次記憶手段108cにデータeを転送するタイミングを制御することができる。また、制御回路100搭載のソフトウェアは、2次記憶手段のデータを読み出し、処理することができる。

0028

図4の各部の信号波形について説明を行う。出力信号検知手段106が、サンプリング信号hによって出力信号cを検知するところまでは実施例1と同様である。出力信号検知手段106は、このサンプリング信号hにより、出力信号を保持し、サンプリングする。出力信号検知手段106は、サンプリングした出力信号をソフトウェア処理可能なデータに変換し、出力記憶信号dとして1次記憶手段に転送する。1次記憶手段108aは、転送された出力記憶信号dを記憶する。トリガ信号生成手段108bは、トリガ信号gにより、上記1次記憶手段108aから2次記憶手段108cにデータeを転送するタイミングを制御する。また、制御回路100は、2次記憶手段から出力データfを同じタイミングで読み出すことができる。それと同時に、1次記憶手段108aは、新たなデータを記憶することができる。

0029

上述のとおり、本発明の実施例2の形態に係る出力信号生成装置によれば、実施例1と同様リアルタイムに出力信号を記憶し、その結果をソフトウェア処理できるとともに、1次記憶手段108aから2次記憶手段108cにデータを取り出すタイミングを制御でき、必要なタイミングに合わせて出力信号cの状態を把握することができる。また、1次記憶手段108aと2次記憶手段108cを備えることにより、データの書き出しと読み出しを同時に行うことによる速度向上や2次記憶手段108cにデータを移すことによるデータの保護にも寄与しうる。

0030

次に、図5は本発明の実施例3の構成を示すブロック図、図6図5の各部の信号波形図である。実施例1と異なる点として、制御信号aがPWM制御信号a’であり、基準信号bがPWM三角波信号b’であることを特徴とする。それ以外の構成は実施例1と同じので省略する。

0031

次に、図6を参照しながら、本発明の請求項5の出力信号発生装置の動作を説明する。図2の制御信号aと基準信号bは、図6においてPWM制御信号a’と三角波信号b’となる。ここで、三角波信号b’は、半周期ごとに正負極性を変える一定振幅、一定周波数の三角波である。出力信号生成手段104は、三角波信号b’と、制御信号としてのPWM制御信号a’とを比較することによりPWM出力信号cを生成する。具体的にはPWM制御信号a’が三角波信号b’よりも大きければオン、小さければオフとする信号をPWM出力信号cとして生成する。出力信号生成手段104は、PWM出力信号cを図示されないインバータに入力し、PWM方式によるインバータ制御を行うこともできる。この場合、PWM制御信号a’が正弦波であるならば、正弦波の振幅を変えることにより、PWM出力信号cを制御し、インバータ出力電圧を変えることができる。

0032

上述のとおり、本発明の実施例3の形態に係る出力信号生成装置によれば、実施例1と同様リアルタイムに出力信号cを記憶し、その結果をソフトウェア処理できるとともに、従来のソフトウェアでPWM出力信号を演算して推測する手法と比較して、高速かつソフトウェアの処理負担を増やさず、実際のPWM出力信号を把握することができる。よって、PWM出力信号をモータ用インバータに使用する場合には、インバータに対する出力信号をモニタすることにより、モータを精度良く制御することができる。さらに、PWM出力信号の数又は周波数が増えると従来技術では処理負担の制約から実現困難の場合でも、PWM出力信号を把握することができる。

0033

次に、図7は本発明の実施例4の構成を示すブロック図、図8図7の各部の信号波形図である。実施例2と異なる点として、制御信号aがPWM制御信号a’であり、基準信号bが三角波信号b’であることを特徴とする。それ以外の構成は実施例2と同じので省略する。

0034

次に、図8を参照しながら、本発明の実施例4の形態の出力信号発生装置の動作を説明する。図4の制御信号aと基準信号bは、図8においてPWM制御信号a’と三角波信号b’となる。それ以外の動作は実施例2及び実施例3を組み合わせたものであるので、省略する。結果的に出力信号検知手段106は、リアルタイムにPWM出力信号を記憶することができ、かつ制御回路100搭載のソフトウェアは、そのデータを読み出し、処理することができる。更に、トリガ信号生成手段108bは、トリガ信号gにより、1次記憶手段108aから2次記憶手段108cにデータeを転送するタイミングを制御することができる。

0035

上述のとおり、本発明の実施例4の形態に係る出力信号生成装置によれば、実施例1と同様リアルタイムに出力信号cを記憶し、その結果をソフトウェア処理できるとともに、従来のソフトウェアでPWM出力信号を演算して推測する手法と比較して、高速かつソフトウェアの処理負担を増やさず、実際のPWM出力信号を把握することができる。また、実施例2と同様、1次記憶手段から2次記憶手段にデータを取り出すタイミングを制御でき、必要なタイミングに合わせて出力信号の状態を把握することができる。また、1次記憶手段と2次記憶手段を備えることにより、データの書き出しと読み出しを同時に行うことによる速度向上や2次記憶手段にデータを移すことによるデータの保護にも寄与しうる。

0036

本発明に係る出力信号生成装置は、PWM方式のインバータ制御に利用可能である。

図面の簡単な説明

0037

本発明の実施例1の形態の出力信号生成装置のブロック図である。
本発明の実施例1の各部の信号波形を示す信号波形図である。
本発明の実施例2の形態の出力信号生成装置のブロック図である。
本発明の実施例2の各部の信号波形を示す信号波形図である。
本発明の実施例3の形態の出力信号生成装置のブロック図である。
本発明の実施例3の各部の信号波形を示す信号波形図である。
本発明の実施例4の形態の出力信号生成装置のブロック図である。
本発明の実施例4の各部の信号波形を示す信号波形図である。
従来の出力信号生成装置のブロック図である。
従来の出力信号生成装置の各部信号波形及びタイミングを示す図である。

符号の説明

0038

100制御回路
102基準信号生成手段
104出力信号生成手段
106出力信号検知手段
108 出力信号記憶手段
108a 1次記憶手段
108bトリガ信号生成手段
108c 2次記憶手段

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本電産テクノモータ株式会社の「 制御装置、駆動装置、及び制御方法」が 公開されました。( 2020/01/09)

    【課題】直流電源部の出力変動に対する負荷機器の駆動制御の追従性が良い制御装置、駆動装置、及び制御方法を提供する。【解決手段】直流電源部10から直流電力が供給され、負荷機器20の駆動を制御する制御装置3... 詳細

  • 株式会社日立製作所の「 電力変換装置」が 公開されました。( 2019/12/05)

    【課題】太陽光発電サイト内に設置するに好適な冷却に工夫された電力変換装置を提供する。【解決手段】電力変換ユニット群を構成する複数の電力変換ユニットは、電力変換装置筐体100の長手方向に沿って配置され、... 詳細

  • 東芝キヤリア株式会社の「 モータ制御装置及びヒートポンプ式冷凍サイクル装置」が 公開されました。( 2019/11/28)

    【課題】電流検出率を低下させることなくスイッチング損失をより低減できるモータ制御装置を提供する。【解決手段】実施形態のモータ制御装置は、3相ブリッジ接続された複数のスイッチング素子を所定のPWM信号パ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ