図面 (/)

技術 出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法

出願人 三星電子株式会社
発明者 許南重
出願日 2006年11月21日 (15年2ヶ月経過) 出願番号 2006-314755
公開日 2007年6月14日 (14年8ヶ月経過) 公開番号 2007-147617
状態 拒絶査定
技術分野 電子回路の試験
主要キーワード 共有パターン テストチャンネル TCPA テスターヘッド 出力ピン数 テストピン 出力パス 入力端子数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年6月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

テストチャンネル共有されるパターンを備える半導体装置を提供する。

解決手段

半導体装置400は、フィルム型半導体パッケージテスト装置420を備える。フィルム型半導体パッケージ440は、複数のテストパッドTPADkを通じてテスト信号を出力する。テスト装置420は、テスト信号によってフィルム型半導体パッケージ440をテストする。テスト装置420の印刷回路基板422は、入力端子ITERMkとテストピンとを連結する複数のテストチャンネルCHkのうち、対応する少なくとも二つ以上のテストチャンネルCHkを、入力端子ITERMkのうち、対応する一つの入力端子ITERMkに共有させる共有パターンCPATkを複数個備える。

概要

背景

一般的に、チップオンフィルム(Chip on Film:COF)のようなフィルム型半導体パッケージは、ディスプレイドライバから出力される信号をディスプレイパネル伝送する。

フィルム型半導体パッケージの製造過程で多様なステップテストが行われる。特に、フィルム型半導体パッケージの組立工程が完了した後には、コンタクト如何を中心にフィルム型半導体パッケージのテストが行われる。組立工程の完了ステップにおけるテストは、フィルム型半導体パッケージにテスト信号印加した後、フィルム型半導体パッケージの出力ピンを通じて出力される信号により行われる。すなわち、フィルム型半導体パッケージに印加されるテスト信号とフィルム型半導体パッケージから出力される信号とが同じであるかをテストする。

図1は、従来の技術に係るフィルム型半導体パッケージのテストパッドを示す図面である。

図2は、図1のフィルム型半導体パッケージのテストパッドと出力ピンとを連結する出力チャンネルを示す図面である。

図1及び図2に示すように、従来の技術に係るフィルム型半導体パッケージ10は、出力ピンOPIN、バッファBUF、出力チャンネルCH及びテストパッドTPADを備える。バッファBUFは、出力しようとするテスト信号を受信する。出力ピンOPINは、受信されたテスト信号をテストパッドTPADに伝送する。

このとき、テスト信号は、対応する出力ピンOPINとテストパッドTPADとを連結する出力チャンネルCHを通じて伝送される。出力チャンネルCHは、出力ピンOPINとテストパッドTPADとを一対一に対応させる。したがって、テストパッドTPADの数は、出力ピンOPINの数と同じでなければならない。

それぞれのテストパッドTPADは、連結される出力チャンネルCHを通じてテスト信号を外部のテスト装置(図示せず)に伝送する。テスト装置(図示せず)は、受信されたテスト信号によってフィルム型半導体パッケージ10をテストする。

図3は、従来の技術に係るテスト装置を示す図面である。

図3に示すように、従来の技術に係るテスト装置30は、テストピンTPIN、印刷回路基板32及びテスターヘッド34を備える。図3のフィルム型半導体パッケージ40は、図1のフィルム型半導体パッケージ10と同じである。

テストピンTPINは、フィルム型半導体パッケージ40のテストパッドTPADと接触してテスト信号を受信する。テスターヘッド34は、入力端子ITERMを通じてテスト信号を受信してフィルム型半導体パッケージ40をテストする。

従来の技術に係るテスト装置30において印刷回路基板32は、テストピンTPINに受信されるテスト信号をテスターヘッド34に伝送するためのパターンPATを備える。パターンPATは、テストピンTPINと入力端子ITERMとを一対一に連結するテストチャンネルCHがパターニングされるものである。

従来の技術に係るフィルム型半導体パッケージ及びテスト装置によってフィルム型半導体パッケージをテストするためには、フィルム型半導体パッケージの出力ピン数以上のテストピン及び入力端子を備えるテスト装置が要求される。前述したように、従来の技術に係るフィルム型半導体パッケージは、出力ピン数と同じテストパッドを備え、従来の技術に係るテスト装置も、テストパッドと一対一に対応するテストピン及び入力端子を備えねばならないからである。

したがって、フィルム型半導体パッケージの出力ピン数が増加して、既存のテスト装置のテストピン及び入力端子より多くなれば、既存のテスト装置によってはフィルム型半導体パッケージをテストできないという問題がある。すなわち、フィルム型半導体パッケージの出力ピン数の増加によって莫大コストがかかる既存の設備交替という非経済的な状況が発生する。

さらに、最近のLCDパネルの大型化及び高画質化によるフィルム型半導体パッケージの出力ピン数が増加する速度が速くなっている現状では、テスト装置が頻繁に交替されねばならないため、その問題はさらに深刻である。

概要

テストチャンネルが共有されるパターンを備える半導体装置を提供する。半導体装置400は、フィルム型半導体パッケージテスト装置420を備える。フィルム型半導体パッケージ440は、複数のテストパッドTPADkを通じてテスト信号を出力する。テスト装置420は、テスト信号によってフィルム型半導体パッケージ440をテストする。テスト装置420の印刷回路基板422は、入力端子ITERMkとテストピンとを連結する複数のテストチャンネルCHkのうち、対応する少なくとも二つ以上のテストチャンネルCHkを、入力端子ITERMkのうち、対応する一つの入力端子ITERMkに共有させる共有パターンCPATkを複数個備える。

目的

本発明が解決しようとする技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるように出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージを提供するところにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の出力チャンネルを通じてテスト信号を出力する出力部と、前記テスト信号を受信して外部に伝送するテストパッド部と、を備え、前記テストパッド部は、前記出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッド複数個備えることを特徴とするフィルム型半導体パッケージ

請求項2

前記テストパッド部は、前記テスト信号を外部のテスト装置に伝送することを特徴とする請求項1に記載のフィルム型半導体パッケージ。

請求項3

前記出力部は、対応する前記出力チャンネルを活性化するスイッチを複数個備えることを特徴とする請求項1に記載のフィルム型半導体パッケージ。

請求項4

前記共有パッドに共有される出力チャンネルは、二つであることを特徴とする請求項1に記載のフィルム型半導体パッケージ。

請求項5

前記共有パッドは、前記複数の出力チャンネルのうち、順に配置される一部の出力チャンネルを第1ないし第n(nは、2の倍数)出力チャンネルであるとするとき、i+j(i、jは、n以下の自然数)が、n+1である第i出力チャンネル及び第j出力チャンネルにより共有されることを特徴とする請求項4に記載のフィルム型半導体パッケージ。

請求項6

前記テストパッド部は、前記共有パッドによって共有されていない出力チャンネルと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドを複数個さらに備えることを特徴とする請求項1に記載のフィルム型半導体パッケージ。

請求項7

前記共有パッドは、前記複数の出力チャンネルのうち、順に配置される一部の出力チャンネルを第1ないし第n(nは2の倍数)出力チャンネルであるとするとき、i+j(i、jは、n以下の自然数)が、n+1である第i出力チャンネル及び第j出力チャンネルにより共有され、第n/2出力チャンネル及び第(n/2)+1出力チャンネルは、それぞれ前記ノーマルパッドと連結されることを特徴とする請求項6に記載のフィルム型半導体パッケージ。

請求項8

テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップと、前記出力されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップと、を含むことを特徴とするフィルム型半導体パッケージテスト方法。

請求項9

前記フィルム型半導体パッケージは、対応する前記出力チャンネルを活性化するスイッチを複数個備えることを特徴とする請求項8に記載のフィルム型半導体パッケージテスト方法。

請求項10

前記共有パッドに共有される出力チャンネルは、二つであることを特徴とする請求項8に記載のフィルム型半導体パッケージテスト方法。

請求項11

テスト信号を受信する複数のテストピンと、入力端子を通じて前記テスト信号を受信してテストを行うテスターヘッドと、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する印刷回路基板と、を備え、前記印刷回路基板は、前記入端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備えることを特徴とするテスト装置。

請求項12

前記共有パターンは、二つの前記テストチャンネルは、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項11に記載のテスト装置。

請求項13

前記二つのテストチャンネルは、相互に隣接するテストチャンネルであることを特徴とする請求項12に記載のテスト装置。

請求項14

前記二つのテストチャンネルは、相互に隣接する奇数番目のテストチャンネルであるか、偶数番目のテストチャンネルであることを特徴とする請求項12に記載のテスト装置。

請求項15

前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する時、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項11に記載のテスト装置。

請求項16

複数のテストパッドを通じてテスト信号を出力するフィルム型半導体パッケージと、前記テスト信号によって前記フィルム型半導体パッケージをテストするテスト装置と、を備え、前記テスト装置は、テスト信号を受信する複数のテストピンと、前記テスト信号を入力端子を通じて受信してテストを行うテスターヘッドと、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する印刷回路基板と、を備え、前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備えることを特徴とする半導体装置

請求項17

前記一つの入力端子に共有されるテストチャンネルは、一つのテストチャンネルが活性化されて、対応する前記テスト信号を出力する間に残りのテストチャンネルは非活性化されることを特徴とする請求項16に記載の半導体装置。

請求項18

前記一つの入力端子に共有されるテストチャンネルは、順次に活性化されることを特徴とする請求項17に記載の半導体装置。

請求項19

前記フィルム型半導体パッケージは、対応する前記テストチャンネルを活性化するスイッチを複数個備えることを特徴とする請求項17に記載の半導体装置。

請求項20

前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項16に記載の半導体装置。

請求項21

前記共有パターンは、前記印刷回路基板が複数のレイヤーを有するとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項16に記載の半導体装置。

請求項22

フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のテスト方法において、前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化するステップと、前記受信されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップと、を含むことを特徴とする半導体装置のテスト方法。

請求項23

前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項22に記載の半導体装置のテスト方法。

請求項24

前記フィルム型半導体パッケージは、対応する前記テストチャンネルを活性化するスイッチを複数個備えることを特徴とする請求項22に記載の半導体装置のテスト方法。

請求項25

前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項22に記載の半導体装置のテスト方法。

技術分野

0001

本発明は、半導体装置係り、特に、出力チャンネル共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法に関する。

背景技術

0002

一般的に、チップオンフィルム(Chip on Film:COF)のようなフィルム型半導体パッケージは、ディスプレイドライバから出力される信号をディスプレイパネル伝送する。

0003

フィルム型半導体パッケージの製造過程で多様なステップテストが行われる。特に、フィルム型半導体パッケージの組立工程が完了した後には、コンタクト如何を中心にフィルム型半導体パッケージのテストが行われる。組立工程の完了ステップにおけるテストは、フィルム型半導体パッケージにテスト信号印加した後、フィルム型半導体パッケージの出力ピンを通じて出力される信号により行われる。すなわち、フィルム型半導体パッケージに印加されるテスト信号とフィルム型半導体パッケージから出力される信号とが同じであるかをテストする。

0004

図1は、従来の技術に係るフィルム型半導体パッケージのテストパッドを示す図面である。

0005

図2は、図1のフィルム型半導体パッケージのテストパッドと出力ピンとを連結する出力チャンネルを示す図面である。

0006

図1及び図2に示すように、従来の技術に係るフィルム型半導体パッケージ10は、出力ピンOPIN、バッファBUF、出力チャンネルCH及びテストパッドTPADを備える。バッファBUFは、出力しようとするテスト信号を受信する。出力ピンOPINは、受信されたテスト信号をテストパッドTPADに伝送する。

0007

このとき、テスト信号は、対応する出力ピンOPINとテストパッドTPADとを連結する出力チャンネルCHを通じて伝送される。出力チャンネルCHは、出力ピンOPINとテストパッドTPADとを一対一に対応させる。したがって、テストパッドTPADの数は、出力ピンOPINの数と同じでなければならない。

0008

それぞれのテストパッドTPADは、連結される出力チャンネルCHを通じてテスト信号を外部のテスト装置(図示せず)に伝送する。テスト装置(図示せず)は、受信されたテスト信号によってフィルム型半導体パッケージ10をテストする。

0009

図3は、従来の技術に係るテスト装置を示す図面である。

0010

図3に示すように、従来の技術に係るテスト装置30は、テストピンTPIN、印刷回路基板32及びテスターヘッド34を備える。図3のフィルム型半導体パッケージ40は、図1のフィルム型半導体パッケージ10と同じである。

0011

テストピンTPINは、フィルム型半導体パッケージ40のテストパッドTPADと接触してテスト信号を受信する。テスターヘッド34は、入力端子ITERMを通じてテスト信号を受信してフィルム型半導体パッケージ40をテストする。

0012

従来の技術に係るテスト装置30において印刷回路基板32は、テストピンTPINに受信されるテスト信号をテスターヘッド34に伝送するためのパターンPATを備える。パターンPATは、テストピンTPINと入力端子ITERMとを一対一に連結するテストチャンネルCHがパターニングされるものである。

0013

従来の技術に係るフィルム型半導体パッケージ及びテスト装置によってフィルム型半導体パッケージをテストするためには、フィルム型半導体パッケージの出力ピン数以上のテストピン及び入力端子を備えるテスト装置が要求される。前述したように、従来の技術に係るフィルム型半導体パッケージは、出力ピン数と同じテストパッドを備え、従来の技術に係るテスト装置も、テストパッドと一対一に対応するテストピン及び入力端子を備えねばならないからである。

0014

したがって、フィルム型半導体パッケージの出力ピン数が増加して、既存のテスト装置のテストピン及び入力端子より多くなれば、既存のテスト装置によってはフィルム型半導体パッケージをテストできないという問題がある。すなわち、フィルム型半導体パッケージの出力ピン数の増加によって莫大コストがかかる既存の設備交替という非経済的な状況が発生する。

0015

さらに、最近のLCDパネルの大型化及び高画質化によるフィルム型半導体パッケージの出力ピン数が増加する速度が速くなっている現状では、テスト装置が頻繁に交替されねばならないため、その問題はさらに深刻である。

発明が解決しようとする課題

0016

本発明が解決しようとする技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるように出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージを提供するところにある。

0017

本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるように出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージのテスト方法を提供するところにある。

0018

本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備えるテスト装置を提供するところにある。

0019

本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備える半導体装置を提供するところにある。

0020

本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備える半導体装置のテスト方法を提供するところにある。

課題を解決するための手段

0021

前記技術的課題を解決するための本発明の実施形態に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージは、出力部及びテストパッド部を備える。

0022

出力部は、複数の出力チャンネルを通じてテスト信号を出力する。テストパッド部は、前記テスト信号を受信して外部に伝送する。

0023

前記テストパッド部は、前記出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッド複数個備える。前記テストパッド部は、前記テスト信号を外部のテスト装置に伝送する。前記出力部は、対応する出力チャンネルを活性化するスイッチを複数個備える。

0024

前記共有パッドに共有される出力チャンネルは、二つである。前記共有パッドは、前記複数の出力チャンネルのうち順に配置される一部の出力チャンネルを第1出力チャンネルないし第n(nは、2の倍数)出力チャンネルであるとするとき、i+j(i、jは、n以下の自然数)がn+1である第i出力チャンネル及び第j出力チャンネルにより共有される。

0025

前記テストパッド部は、前記出力チャンネルと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドを複数個さらに備える。前記共有パッドは、前記複数の出力チャンネルのうち順に配置される一部の出力チャンネルを第1出力チャンネルないし第n(nは、2の倍数)出力チャンネルであるとするとき、i+j(i、jは、n以下の自然数)がn+1である第i出力チャンネル及び第j出力チャンネルにより共有されるが、第n/2出力チャンネル及び第(n/2)+1出力チャンネルは、それぞれ前記ノーマルパッドと連結される。

0026

前記他の技術的課題を解決するための本発明の実施形態に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージのテスト方法は、テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップ、及び前記出力されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップを含む。

0027

前記フィルム型半導体パッケージは、前記出力チャンネルのうち、対応する出力チャンネルを活性化するスイッチを複数個備える。前記共有パッドに共有される出力チャンネルは、二つである。

0028

前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有されるパターンを備えるテスト装置は、複数のテストピン、テスターヘッド及び印刷回路基板を備える。

0029

テストピンは、テスト信号を受信する。テスターヘッドは、前記テスト信号を入力端子を通じて受信してテストを行う。印刷回路基板は、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する。

0030

前記印刷回路基板は、前記入端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備える。

0031

前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記二つのテストチャンネルは、相互に隣接するテストチャンネルである。前記二つのテストチャンネルは、相互に隣接する奇数番目のテストチャンネルであるか、または偶数番目のテストチャンネルである。

0032

前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。

0033

前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有されるパターンを備える半導体装置は、フィルム型半導体パッケージ及びテスト装置を備える。

0034

フィルム型半導体パッケージは、複数のテストパッドを通じてテスト信号を出力する。テスト装置は、前記テスト信号によって前記フィルム型半導体パッケージをテストする。

0035

前記テスト装置は、複数のテストピン、テスターヘッド及び印刷回路基板を備える。

0036

テストピンは、テスト信号を受信する。テスターヘッドは、前記テスト信号を入力端子を通じて受信してテストを行う。印刷回路基板は、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する。

0037

前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備える。

0038

前記一つの入力端子に共有されるテストチャンネルは、一つのテストチャンネルが活性化されて、対応する前記テスト信号を出力する間に残りのテストチャンネルは非活性化される。前記一つの入力端子に共有されるテストチャンネルは、順次に活性化される。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを複数個備える。

0039

前記共有パターンは、二つの前記テストチャンネルが前記対応する一つの入力端子を共有するようにパターニングされる。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。

0040

前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有される半導体装置のテスト方法は、フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のテスト方法において、前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化するステップ、及び前記受信されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップを含む。

0041

前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを備える。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。

発明の効果

0042

本発明に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法によれば、フィルム型半導体パッケージのテストパッドが出力チャンネルを共有するが、テスト装置の印刷回路基板のパターンによりテストチャンネルを共有させることによって、フィルム型半導体パッケージの出力ピン数より少ないテストピンまたは入力端子を備えるテスト装置によってもフィルム型半導体パッケージをテストできる。

0043

さらに、本発明に係るチャンネルを共有するフィルム型半導体パッケージ、テスト装置、半導体装置及びフィルム型半導体パッケージテスト方法は、前記のようなチャンネルを共有することによって、二つ以上のフィルム型半導体パッケージを同時にテストできる。

発明を実施するための最良の形態

0044

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。

0045

以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を示す。

0046

図4は、本発明の実施形態に係るフィルム型半導体パッケージを概略的に示す図面である。

0047

図4に示すように、本発明の実施形態に係るフィルム型半導体パッケージ100は、出力部120及びテストパッド部140を備える。出力部120は、出力チャンネルCHを通じてテスト信号を出力する。テストパッド部140は、前記テスト信号を受信して外部に伝送する。

0048

テストパッド部140は、出力チャンネルCHのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッド(図示せず)を複数個備える。テストパッド部140は、前記テスト信号を外部のテスト装置200に伝送できる。共有パッド(図示せず)に共有される出力チャンネル(図示せず)は、二つでありうる。

0049

図5は、図4のテストパッド部の一部を示す図面である。

0050

図5に示すように、テストパッド部140aは、n/2(nは、2の倍数)個の共有パッド(TCPADk、kは、nより小さな自然数、以下、同一である)を備える。共有パッドTCPADkのサイズは同じであるが、理解を容易にするために、図5では異なって図示される。図5のテストパッド部140aは、特に、出力チャンネルが12個である場合、すなわち、nが12である場合について示される。

0051

共有パッドTCPADkは、順に配置されるn個の出力チャンネルCHkのうち、対応する一対の出力チャンネルCHi、CHj(i、jは、n以下の自然数、以下、同一である)によって共有される。このとき、共有パッドTCPADkを共有する一対の出力チャンネルCHi、CHjは、i+jがn+1である出力チャンネルである。

0052

すなわち、n個の出力チャンネルが一つの単位をなすとき、n個の出力チャンネルのうち最も外側に位置する出力チャンネルが一つの共有パッドを共有する。その次に外側に位置する出力チャンネルが他の一つの共有パッドを共有する。同じ方式によって、最も近くに位置する出力チャンネルがさらに他の一つの共有パッドを共有する。

0053

例えば、図5に示すように、12(n=12)個の出力チャンネルが一つの単位をなす場合、共有パッドTCPADkは、その和が13(n+1=13)であるCHi及びCHjにより共有される。すなわち、CH1及びCH12がTCパッド1を共有し、CH2及びCH11がTCパッド2を共有する。同様に、CH3及びCH10、CH4及びCH9、CH5及びCH8、CH6及びCH7がそれぞれTCパッド3、TCパッド4、TCパッド5、TCパッド6を共有する。

0054

前記例において、テストパッド部140aは、前述したように、12個の出力チャンネルCHkに対して6(n/2=6)個の共有パッドTCPADkを備えればよい。ただし、テストパッド部140aは、必要なだけの共有パッドTCPADkを備えうる。

0055

例えば、フィルム型半導体パッケージの出力チャンネルが100個であり、テスト装置のテストピンが75個であれば、必ずしも50個の共有パッドが必要なものではない。前記例において、テストパッド部は、25個の共有パッド及び出力チャンネルが共有されていない25個の一般的なテストパッドを備えればよい。

0056

フィルム型半導体パッケージ100がn*m個の出力チャンネルCHを備えるとすれば、フィルム型半導体パッケージ100は、テストパッド部140aをm個備えうる。

0057

図6A及び図6Bは、それぞれ図4のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。

0058

図6A及び図6Bに示すように、共有パッドTCPADkに共有される出力チャンネルのうち一つの出力チャンネル(図6A及び図6B太線)が活性化されれば、活性化された出力チャンネルに対応する前記テスト信号が図4のテスト装置200に出力(出力線は図示しない)される。このとき、残りの出力チャンネルは非活性化される。

0059

共有パッドTCPADkが、図5で説明されたように、二つの出力チャンネルCHkにより共有される場合、出力部120は、まず、CHi及びCHjのうち奇数番目の出力チャンネルCH1、CH3、CH5、CH7、CH9、CH11を活性化(図6Aの太線)できる。そして、活性化された奇数番目の出力チャンネルCH1、CH3、CH5、CH7、CH9、CH11に対応する前記テスト信号を出力(図示せず)する。次いで、偶数番号目の出力チャンネルCH2、CH4、CH6、CH8、CH10、CH12を活性化(図6A及び図6Bの太線)して、対応する前記テスト信号を出力(図示せず)する。

0060

出力部120は、それぞれの出力チャンネルCHiを活性化するスイッチSWを備える。スイッチング動作は、所定の制御回路(図示せず)により行われうる。

0061

すなわち、一度に共有パッドに共有される出力チャンネルのうち、一つの出力チャンネルのみを活性化することによって、フィルム型半導体パッケージがテスト装置のテストピンと入力端子より小さな数の出力ピンとを備えても、前記テスト装置は、前記フィルム型半導体パッケージをテストできる。

0062

ただし、活性化された出力チャンネルに対応する信号を出力した後、次の出力チャンネルを活性化するか、それとも前記出力された信号によるテストを完了した後に次の出力チャンネルを活性化するかはテスト装置によって変わりうる。また、図5の出力部120は、まず、偶数番号目の出力チャンネルを出力した後に奇数番目の出力チャンネルを出力してもよい。

0063

図7は、本発明の他の実施形態に係るフィルム型半導体パッケージのテストパッド部の一部を示す図面である。

0064

図7に示すように、テストパッド部140bは、前記出力チャンネルCHkと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドTNPADr(rは、nより小さい自然数)をさらに複数個備えうる。

0065

テストパッド部140bの共有パッドTCPADkは、図5のテストパッド部140aと同じく出力チャンネルCHkにより共有される。ただし、ノーマルパッドTNPAD6、TNPAD7は、それぞれCH6(n/2=6)及びCH7((n/2)+1=7)と一対一に対応する。

0066

テストパッド部140bは、図5のテストパッド部140aと同じ共有パッドTCPADkを備えるが、ノーマルパッドTNPAD6、TNPAD7は共有させないことによって、テストパッド間の接触如何を評価してもよい。

0067

図8A及び図8Bは、それぞれ図7のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。

0068

図8A及び図8Bに示すように、図8A及び図8Bは、それぞれ図6A及び図6Bのように、奇数番目の出力チャンネルを活性化(図8Aの太線)して対応するテスト信号を出力した後に偶数番号目の出力チャンネルを活性化(図8Bの太線)する。たとえ、TNPAD6、TNPAD7がノーマルパッドであったとしても、フィルム型半導体パッケージ100の出力部120の動作は変わらない。

0069

すなわち、テストパッドt部の構成が変わっても、フィルム型半導体の他の部分に対しては影響を及ぼさない。単に、出力部の出力チャンネルの活性化に関与する制御のみを変更すればよい。

0070

図9は、本発明の実施形態に係るフィルム型半導体パッケージのテスト方法を示すフローチャートである。

0071

図9に示すように、本発明の実施形態に係るフィルム型半導体パッケージのテスト方法300は、テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップ310、及び前記出力されたテスト信号によって前記フィルム型半導体パッケージをテストするステップ320を含む。

0072

前記フィルム型半導体パッケージは、前記出力チャンネルのうち、対応する出力チャンネルを活性化するスイッチを複数個備える。前記共有パッドに共有される出力チャンネルは、二つである。

0073

本発明に係るフィルム型半導体パッケージのテスト方法は、前述したフィルム型半導体パッケージと技術的思想が同じである。したがって、当業者ならば、前記から本発明に係る出力チャンネルを共有するフィルム型半導体パッケージのテスト方法について理解できるので、これについての詳細な説明は省略する。

0074

以上、出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法によって、フィルム型半導体パッケージの出力ピン数が既存のテスト装置のテストピン数より多くなった場合でも、既存の設備を利用してテストできる方案について説明した。以下では、テストチャンネルが共有されるパターンを備える印刷回路基板が備えられる半導体装置またはテスト装置による前記問題の解決方案を説明する。

0075

図10は、本発明の実施形態に係る半導体装置を示す図面である。

0076

図10に示すように、半導体装置400は、フィルム型半導体パッケージ440及びテスト装置420を備える。図10は、特に、8個のテストチャンネルCHkについての半導体装置400を示す。

0077

フィルム型半導体パッケージ440は、複数のテストパッドTPADkを通じてテスト信号を出力する。テスト装置420は、複数のテストピンTPIN、テスターヘッド424及び印刷回路基板422を備える。

0078

テストピンTPINは、テストパッドTPADkに接触して前記テスト信号を受信する。それぞれのテストピンTPINkは、テストパッドTPADkと一対一に対応する。

0079

印刷回路基板220は、テストピンTPINから前記テスト信号を受信してテスターヘッド424に伝送する。印刷回路基板422は、共有パターンCPATkを複数個備える。共有パターンCPATkは、テスターヘッド424の入力端子ITERMkとテストピンTPINとを連結する複数のテストチャンネルCHkのうち、対応する少なくとも二つ以上のテストチャンネルCHi、CHjを、対応する一つの入力端子ITERMkに共有させる。

0080

図10の印刷回路基板422は、特に、相互に隣接する一対の奇数テストチャンネルCH1及びCH3、CH5及びCH7が、それぞれ対応する入力端子ITERM1、ITERM5を共有するようにパターニングされる共有パターンCPAT1、CPAT3を示す。また、印刷回路基板422は、相互に隣接する一対の偶数テストチャンネルCH2及びCH4、CH6及びCH8が、それぞれ対応する入力端子ITERM2、ITERM6を共有するようにパターニングされる共有パターンCPAT2、CPAT4を備える。

0081

図11A及び図11Bは、それぞれ図10の半導体装置におけるテスト信号の出力パスを示す図面である。

0082

図10図11A及び図11Bに示すように、共有パターンCPATkにより入力端子ITERMkを共有する一対のテストチャンネルCHi、CHjのうち、一つのテストチャンネル(図11A及び図11Bにおいて太線)が活性化される間に、他のテストチャンネルは非活性化される。フィルム型半導体パッケージ440は、活性化されたテストチャンネル(図11A及び図11Bにおいて太線)に対応する前記テスト信号を出力する。

0083

このとき、半導体装置400は、図11Aの太線で示されたテストチャンネルを活性化した後、図11Bの太線で示されたテストチャンネルを活性化できる。フィルム型半導体パッケージ440は、それぞれのテストチャンネルCHkを活性化するスイッチを備える。

0084

テスターヘッド424は、活性化されたテストチャンネル(図11A及び図11Bにおいて太線)を通じて入力端子ITERMkに伝送される前記テスト信号によってテストを行う。テスターヘッド424は、n個のテストチャンネルCHkに対してn/2個以下の入力端子ITERMkを備えうる。図10では、nが8であるので、テスターヘッド424は、4個の入力端子ITERMkのみを備えてもよい。

0085

すなわち、図10の半導体装置400によれば、一度にそれぞれの入力端子に共有されるテストチャンネルのうち一つのテストチャンネルのみを活性化させることによって、たとえ、テスト装置の入力端子数がフィルム型半導体パッケージの出力ピン数より少ないとしても、前記テスト装置により前記フィルム型半導体パッケージをテストできる。

0086

特に、印刷回路基板422が複数のレイヤーを有する場合、それぞれのテストチャンネルCHkを相異なるレイヤーにパターニングできるので、テスト装置420は、さらに安定したテストが行える。

0087

ただし、活性化されたテストチャンネルに対応する信号を出力した後に次のテストチャンネルを活性化するか、それとも前記出力された信号によるテストを完了した後に次のテストチャンネルを活性化するかは、テスト装置によって変わりうる。また、図11A及び図11B順序を変更してテストチャンネルが活性化されることもある。

0088

図12は、本発明の他の実施形態に係る半導体装置を概略的に示す図面である。

0089

図12に示すように、それぞれの共有パターンCPATkは、図10の共有パターンCPATkと共有させるテストチャンネルCHkのパターンが異なることを除いては同じである。図12の共有パターンCPATkは、相互に隣接する一対のテストチャンネルCH1及びCH2、CH3及びCH4、CH5及びCH6、CH7及びCH8がそれぞれ対応する一つの入力端子ITERM1、ITERM3、ITERM5、ITERM7を共有するようにパターニングされる。

0090

図13A及び図13Bは、それぞれ図12の半導体装置におけるテスト信号の出力パスを示す図面である。

0091

図13A及び図13Bに示すように、半導体装置500は、図11A及び図11Bの半導体装置400と同様に、共有パターンCPATkにより入力端子ITERMkを共有する一対のテストチャンネルCHi、CHjのうち、一つのテストチャンネル(図13A及び図13Bにおいて太線)が活性化される間に、他のテストチャンネルは非活性化される。フィルム型半導体パッケージ540は、活性化されたテストチャンネル(図13A及び図13Bにおいて太線)に対応する前記テスト信号をテスト装置520に出力する。

0092

図10及び図12の半導体装置400は、テストピンTPINとフィルム型半導体パッケージ440、540のテストパッドTPADkとが一対一に対応する。したがって、フィルム型半導体パッケージ440、540の出力ピンTPIN数の増加によって、テスト装置420、520の印刷回路基板422、522が交替されねばならない。しかし、これは、テスターヘッド424、524の変更のような莫大なコストがかかるのではない。

0093

図14は、本発明の実施形態に係る半導体装置のテスト方法を示すフローチャートである。

0094

図14に示すように、本発明の実施形態に係る半導体装置のテスト方法600は、フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のフィルム型半導体パッケージテスト方法において、前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化させるステップ610、及び前記受信されたテスト信号によって前記フィルム型半導体パッケージをテストするステップ620を含む。

0095

前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを備える。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。

0096

本発明に係る半導体装置のテスト方法は、前述した半導体装置と技術的思想が同じである。したがって、当業者ならば、前述から本発明に係るテストチャンネルを共有する半導体装置のテスト方法について理解できるので、これについての詳細な説明を省略する。

0097

以上のように、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使用されたが、これは、単に、本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想によって決められなければならない。

0098

本発明は、半導体装置関連の技術分野に好適に利用されうる。

図面の簡単な説明

0099

従来の技術に係るフィルム型半導体パッケージのテストパッドを示す図面である。
図1のフィルム型半導体パッケージのテストパッドと出力ピンとを連結する出力チャンネルを示す図面である。
従来の技術に係るテスト装置を示す図面である。
本発明の実施形態に係るフィルム型半導体パッケージを概略的に示す図面である。
図4のテストパッド部の一部を示す図面である。
図4のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
図4のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
本発明の他の実施形態に係るフィルム型半導体パッケージのテストパッド部の一部を示す図面である。
図7のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
図7のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
本発明の実施形態に係るフィルム型半導体パッケージのテスト方法を示すフローチャートである。
本発明の実施形態に係る半導体装置を概略的に示す図面である。
図10の半導体装置におけるテスト信号の出力パスを示す図面である。
図10の半導体装置におけるテスト信号の出力パスを示す図面である。
本発明の他の実施形態に係る半導体装置を概略的に示す図面である。
図12の半導体装置におけるテスト信号の出力パスを示す図面である。
図12の半導体装置におけるテスト信号の出力パスを示す図面である。
本発明の実施形態に係る半導体装置のテスト方法を示すフローチャートである。

符号の説明

0100

400半導体装置、
420テスト装置、
422印刷回路基板、
424テスターヘッド、
440フィルム型半導体パッケージ、
CHkテストチャンネル、
TPADkテストパッド、
CPATk共有パターン、
ITERMk入力端子、
TPINテストピン。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 半導体装置」が 公開されました。( 2021/09/27)

    【課題】故障検出率を向上できる半導体装置を提供する。【解決手段】一実施形態の半導体装置(100)は、第1信号及び第2信号を生成可能な制御回路(110)と、第1信号に基づいて、クロック信号の供給又は供給... 詳細

  • 東芝メモリ株式会社の「 半導体装置、検査用部品、および検査装置」が 公開されました。( 2021/09/27)

    【課題】検査に関するコストの低減を図ることができる半導体装置、検査用部品、および検査装置を提供することである。【解決手段】実施形態の半導体装置は、基板と、複数の外部接続端子と、半導体部品と、絶縁部とを... 詳細

  • テクトロニクス・インコーポレイテッドの「 被試験デバイスの認識方法及び試験測定システム」が 公開されました。( 2021/09/27)

    【課題】被測定デバイス(DUT)と、DUTの測定されたデータを簡単に関連付けできるようにする。【解決手段】通信デバイス102のカメラで、DUT124の写真を撮影すると、試験測定システム100中の通信デ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ