図面 (/)

技術 伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機

出願人 日本放送協会
発明者 濱住啓之伊藤泰宏高田政幸土田健一岡野正寛
出願日 2005年10月3日 (14年0ヶ月経過) 出願番号 2005-290377
公開日 2007年4月19日 (12年6ヶ月経過) 公開番号 2007-104221
状態 特許登録済
技術分野 TV送受信機回路 CATV、双方向TV等 双方向TV,動画像配信等 時分割方式以外の多重化通信方式 受信機の回路一般 交流方式デジタル伝送
主要キーワード 正弦波発振回路 帯域フィルタ回路 オン継続 I信号 適応位相 オフ間 待機消費電力 加法定理
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年4月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

本発明は、簡単な回路構成伝送制御信号を受信することができる伝送制御信号受信回路伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機を提供することを目的とする。

解決手段

地上デジタルテレビジョン放送伝送制御信号キャリアを受信し、伝送制御信号キャリアから伝送制御信号を復調する伝送制御信号受信回路において、2つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号直交復調する直交復調回路42と、2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を用いて直交復調回路の出力信号から前記2つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路44と、伝送制御信号キャリア受信回路で受信された2つの伝送制御信号キャリアの検波を行う検波回路46を有する。

概要

背景

現在、地上デジタル放送伝送方法として、ISDB−T(Integrated Services Digital Broadcasting−Terrestrial)と呼ばれるOFDM(Orthogonal Frequency Division Mu1tip1exing)伝送方式が実用化されている。

図1は、従来の緊急警報放送を受信するアナログテレビジョン放送受信機の一例のブロック図を示す。受信アンテナ1から出力されるアンテナ受信信号は、アナログテレビジョン放送チューナ2に入力される。アナログテレビジョン放送チューナ2の出力する映像信号及び音声信号受像機3に入力される。アナログテレビジョン放送チューナ2は電源4より給電線5を通じて給電される。

緊急警報放送を受信するためには、アナログテレビジョン放送チューナ2の復調系統が動作状態になっている必要がある。一方、受像機3は電源4から給電線6を通じスイッチ7を介して給電される。待機状態にある場合、受像機3の電源はスイッチ7によりオフの状態となっている。

アナログテレビジョン放送チューナ2が緊急警報放送用起動フラグを受信すると、アナログテレビジョン放送チューナ2からスイッチ7にスイッチオン信号8が出力されてスイッチ7がオンとなり、受像機3は給電されて動作状態となる。

アナログテレビジョン放送と同様に、地上デジタルテレビジョン放送において緊急警報放送による受信機起動を行うには、伝送制御信号の緊急警報放送用起動フラグが受信できるよう地上デジタルテレビジョン放送受信機の復調系統を通電状態待機させておく必要がある。

図2は、地上デジタルテレビジョン放送受信機の復調系統の一例のブロック図を示す。受信アンテナで受信されたアンテナ受信信号はチャンネル選択部10に供給され、指定されたチャンネルの信号が選択される。この信号はデジタル化されたのち直交復調部11で直交復調されて同期再生部12及びFFT部13に供給される。

同期再生部12はモード,ガードインターバル長に応じてOFDMシンボル同期及びFFTサンプル周波数再生する。FFT部13はOFDMシンボルの有効シンボル期間についてFFT(Fast Fourier Transform)演算を行う。フレーム抽出部14ではFFT部13の出力するTMCC(Transmission and Multiplexing Configuration Control:伝送制御信号)信号からフレーム同期信号を抽出する。TMCC復号部15ではTMCC信号から緊急警報放送用起動フラグを含む各種制御情報を取り出す。

キャリア復調部16ではTMCC情報に応じてキャリア復調を行い、振幅及び位相情報を検出する。デマッピング部17ではキャリア復調された情報からQPSK,16QAM,64QAMのデマッピングを行ってビット情報を抽出する。TS再生部18ではトランスポートストリーム再生のための処理を行う。RS復号部19では短縮化リードソロモン符号の復号を行い、ベースバンドMPEG−TS(Transport Stream)が復号される。

なお、BSテレビジョン放送重畳されて放送される緊急警報放送を受信する緊急警報放送受信システムとして、例えば特許文献1に記載されたシステム等がある。
特開2004−23591号公報

概要

本発明は、簡単な回路構成で伝送制御信号を受信することができる伝送制御信号受信回路伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機を提供することを目的とする。地上デジタルテレビジョン放送の伝送制御信号キャリアを受信し、伝送制御信号キャリアから伝送制御信号を復調する伝送制御信号受信回路において、2つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号を直交復調する直交復調回路42と、2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を用いて直交復調回路の出力信号から前記2つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路44と、伝送制御信号キャリア受信回路で受信された2つの伝送制御信号キャリアの検波を行う検波回路46を有する。

目的

本発明は、上記の点に鑑みなされたもので、簡単な回路構成で伝送制御信号を受信することができる伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機を提供することを目的とする。

効果

実績

技術文献被引用数
4件
牽制数
5件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

地上デジタルテレビジョン放送伝送制御信号キャリアを受信し、前記伝送制御信号キャリアから伝送制御信号復調する伝送制御信号受信回路において、2つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号直交復調する直交復調回路と、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を用いて前記直交復調回路の出力信号から前記2つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路と、前記伝送制御信号キャリア受信回路で受信された前記2つの伝送制御信号キャリアの検波を行う検波回路を有することを特徴とする伝送制御信号受信回路。

請求項2

請求項1記載の伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する直交成分をπ/2移相して前記直交復調回路が出力する同相成分と加算したのち、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号と乗算することを特徴とする伝送制御信号受信回路。

請求項3

請求項1記載の伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記2つの伝送制御信号キャリアが同極性でDBPSK変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を乗算し、前記2つの伝送制御信号キャリアが逆極性でDBPSK変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記周波数信号をπ/2移相した信号を乗算することを特徴とする伝送制御信号受信回路。

請求項4

請求項1乃至3のいずれか1項記載の伝送制御信号受信回路において、前記直交復調回路は、2つの伝送制御信号キャリアの中心周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列それぞれを受信信号に乗算する2つの乗算器と、前記2つの乗算器の出力それぞれから低域成分を抽出する2つの低域フィルタと、前記2つの低域フィルタの出力それぞれのダウンサンプルを行う2つのダウンサンプル回路を有することを特徴とする伝送制御信号受信回路。

請求項5

請求項4記載の伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで前記直交復調回路が出力する直交成分を1クロック遅延する遅延器と、前記遅延器の出力を前記直交復調回路が出力する同相成分と加算する加算器と、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列を前記加算器の出力信号に乗算する2つの乗算器と、前記2つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う2つの平均加算回路を有することを特徴とする伝送制御信号受信回路。

請求項6

請求項4記載の伝送制御信号受信機において、前記伝送制御信号キャリア受信回路は、前記2つの伝送制御信号キャリアが同極性でDBPSK変調されている場合、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで1,0,−1,0が繰り返す係数列を選択し、前記2つの伝送制御信号キャリアが逆極性でDBPSK変調されている場合、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで0,1,0,−1または0,−1,0,1が繰り返す係数列を選択する選択回路と、前記直交復調回路が出力する同相成分、直交成分それぞれに前記選択回路からの係数列を乗算する2つの乗算器と、前記2つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う2つの平均加算回路を有することを特徴とする伝送制御信号受信機。

請求項7

請求項1記載の伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する同相成分と直交成分それぞれに、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された第1の周波数信号と、前記第1の周波数信号をπ/2移相した第2の周波数信号を乗算し、前記検波回路は、前記同相成分と直交成分それぞれに前記第1の周波数信号と前記第2の周波数信号それぞれを乗算した信号のDBPSK遅延検波を行って前記2つの伝送制御信号キャリアそれぞれを検波し、各検波出力を加算することを特徴とする伝送制御信号受信回路。

請求項8

請求項7記載の伝送制御信号受信回路において、前記直交復調回路は、2つの伝送制御信号キャリアの中心周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列それぞれを受信信号に乗算する2つの乗算器と、前記2つの乗算器の出力それぞれから低域成分を抽出する2つの低域フィルタと、前記2つの低域フィルタの出力それぞれのダウンサンプルを行う2つのダウンサンプル回路を有し、前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する同相成分と直交成分それぞれに、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された第1の周波数信号と、前記第1の周波数信号をπ/2移相した第2の周波数信号を乗算する4つの乗算器と、前記4つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う4つの平均加算回路を有することを特徴とする伝送制御信号受信回路。

請求項9

請求項1乃至8のいずれか1項記載の伝送制御信号受信回路と、電源を供給する電源回路と、前記電源回路からの電源を前記伝送制御信号受信回路に供給するスイッチ回路と、前記電源回路から常時電源を供給され、前記伝送制御信号受信手段で検出された同期信号に基づいて同期保持を行う同期保持回路と、前記電源回路から常時電源を供給され、前記伝送制御信号受信手段での同期信号の検出の有無に基づいて前記スイッチ回路のオンオフ制御を行い前記伝送制御信号受信回路に間欠的に電源を供給する制御回路を有することを特徴とする伝送制御信号受信機。

請求項10

請求項9記載の伝送制御信号受信機において、前記制御回路は、前記伝送制御信号受信手段で同期信号が検出されている場合に前記伝送制御信号の受信タイミングでのみ前記スイッチ回路をオンするフレーム間欠受信モードとし、前記伝送制御信号受信手段で同期信号が検出されていない場合に前記伝送制御信号の1フレームを超える期間だけ前記スイッチ回路をオンするフレーム外間欠受信モードとすることを特徴とする伝送制御信号受信機。

請求項11

請求項9または10記載の伝送制御信号受信機を有する地上デジタルテレビジョン放送受信機であって、前記伝送制御信号受信機が伝送制御信号中の緊急警報放送起動フラグを検出した場合に、該検出結果に基づき地上デジタルテレビジョン放送受信機のチューナに電源を供給することを特徴とする地上デジタルテレビジョン放送受信機。

技術分野

0001

本発明は、伝送制御信号受信回路伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機に関し、地上デジタルテレビジョン放送の伝送制御信号を受信する伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機に関する。

背景技術

0002

現在、地上デジタル放送伝送方法として、ISDB−T(Integrated Services Digital Broadcasting−Terrestrial)と呼ばれるOFDM(Orthogonal Frequency Division Mu1tip1exing)伝送方式が実用化されている。

0003

図1は、従来の緊急警報放送を受信するアナログテレビジョン放送受信機の一例のブロック図を示す。受信アンテナ1から出力されるアンテナ受信信号は、アナログテレビジョン放送チューナ2に入力される。アナログテレビジョン放送チューナ2の出力する映像信号及び音声信号受像機3に入力される。アナログテレビジョン放送チューナ2は電源4より給電線5を通じて給電される。

0004

緊急警報放送を受信するためには、アナログテレビジョン放送チューナ2の復調系統が動作状態になっている必要がある。一方、受像機3は電源4から給電線6を通じスイッチ7を介して給電される。待機状態にある場合、受像機3の電源はスイッチ7によりオフの状態となっている。

0005

アナログテレビジョン放送チューナ2が緊急警報放送用起動フラグを受信すると、アナログテレビジョン放送チューナ2からスイッチ7にスイッチオン信号8が出力されてスイッチ7がオンとなり、受像機3は給電されて動作状態となる。

0006

アナログテレビジョン放送と同様に、地上デジタルテレビジョン放送において緊急警報放送による受信機起動を行うには、伝送制御信号の緊急警報放送用起動フラグが受信できるよう地上デジタルテレビジョン放送受信機の復調系統を通電状態待機させておく必要がある。

0007

図2は、地上デジタルテレビジョン放送受信機の復調系統の一例のブロック図を示す。受信アンテナで受信されたアンテナ受信信号はチャンネル選択部10に供給され、指定されたチャンネルの信号が選択される。この信号はデジタル化されたのち直交復調部11で直交復調されて同期再生部12及びFFT部13に供給される。

0008

同期再生部12はモード,ガードインターバル長に応じてOFDMシンボル同期及びFFTサンプル周波数再生する。FFT部13はOFDMシンボルの有効シンボル期間についてFFT(Fast Fourier Transform)演算を行う。フレーム抽出部14ではFFT部13の出力するTMCC(Transmission and Multiplexing Configuration Control:伝送制御信号)信号からフレーム同期信号を抽出する。TMCC復号部15ではTMCC信号から緊急警報放送用起動フラグを含む各種制御情報を取り出す。

0009

キャリア復調部16ではTMCC情報に応じてキャリア復調を行い、振幅及び位相情報を検出する。デマッピング部17ではキャリア復調された情報からQPSK,16QAM,64QAMのデマッピングを行ってビット情報を抽出する。TS再生部18ではトランスポートストリーム再生のための処理を行う。RS復号部19では短縮化リードソロモン符号の復号を行い、ベースバンドMPEG−TS(Transport Stream)が復号される。

0010

なお、BSテレビジョン放送重畳されて放送される緊急警報放送を受信する緊急警報放送受信システムとして、例えば特許文献1に記載されたシステム等がある。
特開2004−23591号公報

発明が解決しようとする課題

0011

従来の地上デジタルテレビジョン放送受信機では、指定されたチャンネルの信号を直交復調し、FFT演算を行ったのちフレーム同期信号を抽出してTMCC信号を取り出しており、TMCC信号(伝送制御信号)を取り出すための回路構成が複雑であるという問題があった。

0012

ISDB−T信号のフォーマット(ARISTD−B31)によれば、TMCC信号は1セグメントの中に複数本存在し、モード3の1セグメント内には4本のTMCCキャリアが存在する。TMCCキャリアが搬送する上方は、どのTMCCキャリアも同一となっている。このため、複数のTMCCキャリアを使って伝送制御信号を取り出せば、伝送制御信号の受信感度を向上させることができる。

0013

例えば複数のTMCCキャリアから所定の周波数のTMCCキャリアを帯域フィルタで取り出し、このTMCCキャリアの直交検波を行い、直交検波出力遅延検波して伝送制御信号を取り出すことが考えられるが、複数のTMCCキャリアから伝送制御信号を取り出す場合には、帯域フィルタ回路直交検波回路遅延検波回路それぞれが複数回路必要となり、回路構成が複雑になるという問題があった。

0014

本発明は、上記の点に鑑みなされたもので、簡単な回路構成で伝送制御信号を受信することができる伝送制御信号受信回路、伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機を提供することを目的とする。

課題を解決するための手段

0015

本発明は、地上デジタルテレビジョン放送の伝送制御信号キャリアを受信し、前記伝送制御信号キャリアから伝送制御信号を復調する伝送制御信号受信回路において、
2つの伝送制御信号キャリアの中心周波数に設定された周波数信号を用いて受信信号を直交復調する直交復調回路と、
前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を用いて前記直交復調回路の出力信号から前記2つの伝送制御信号キャリアを同時に受信する伝送制御信号キャリア受信回路と、
前記伝送制御信号キャリア受信回路で受信された前記2つの伝送制御信号キャリアの検波を行う検波回路を有することにより、
伝送制御信号受信回路を簡易な構成とすることができ、低消費電力化を図ることができる。

0016

前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記直交復調回路が出力する直交成分をπ/2移相して前記直交復調回路が出力する同相成分と加算したのち、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号と乗算する。

0017

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、前記2つの伝送制御信号キャリアが同極性でDBPSK変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された周波数信号を乗算し、前記2つの伝送制御信号キャリアが逆極性でDBPSK変調されている場合、前記直交復調回路が出力する同相成分、直交成分それぞれに前記周波数信号をπ/2移相した信号を乗算する。

0018

また、前記伝送制御信号受信回路において、前記直交復調回路は、
2つの伝送制御信号キャリアの中心周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列を受信信号に乗算する2つの乗算器と、
前記2つの乗算器の出力それぞれから低域成分を抽出する2つの低域フィルタと、
前記2つの低域フィルタの出力それぞれのダウンサンプルを行う2つのダウンサンプル回路を有することにより、回路構成を簡素化できる。

0019

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで前記直交復調回路が出力する直交成分を1クロック遅延する遅延器と、
前記遅延器の出力を前記直交復調回路が出力する同相成分と加算する加算器と、
前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列を前記加算器の出力信号に乗算する2つの乗算器と、
前記2つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う2つの平均加算回路を有することにより、回路構成を簡素化できる。

0020

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記2つの伝送制御信号キャリアが同極性でDBPSK変調されている場合、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで1,0,−1,0が繰り返す係数列を選択し、前記2つの伝送制御信号キャリアが逆極性でDBPSK変調されている場合、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定されたクロックで0,1,0,−1または0,−1,0,1が繰り返す係数列を選択する選択回路と、
前記直交復調回路が出力する同相成分、直交成分それぞれに前記選択回路からの係数列を乗算する2つの乗算器と、
前記2つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う2つの平均加算回路を有することにより、回路構成を簡素化できる。

0021

また、前記伝送制御信号受信回路において、前記伝送制御信号キャリア受信回路は、
前記直交復調回路が出力する同相成分と直交成分それぞれに、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された第1の周波数信号と、前記第1の周波数信号をπ/2移相した第2の周波数信号を乗算し、
前記検波回路は、前記同相成分と直交成分それぞれに前記第1の周波数信号と前記第2の周波数信号それぞれを乗算した信号のDBPSK遅延検波を行って前記2つの伝送制御信号キャリアそれぞれを検波し、各検波出力を加算する。

0022

また、前記伝送制御信号受信回路において、前記直交復調回路は、
2つの伝送制御信号キャリアの中心周波数に設定されたクロックで1,0,−1,0が繰り返す係数列と、0,1,0,−1または0,−1,0,1が繰り返す係数列それぞれを受信信号に乗算する2つの乗算器と、
前記2つの乗算器の出力それぞれから低域成分を抽出する2つの低域フィルタと、
前記2つの低域フィルタの出力それぞれのダウンサンプルを行う2つのダウンサンプル回路を有し、
前記伝送制御信号キャリア受信回路は、
前記直交復調回路が出力する同相成分と直交成分それぞれに、前記2つの伝送制御信号キャリアの差の1/2の周波数に設定された第1の周波数信号と、前記第1の周波数信号をπ/2移相した第2の周波数信号を乗算する4つの乗算器と、
前記4つの乗算器の出力信号それぞれについて1有効シンボル期間の平均加算を行う4つの平均加算回路を有することにより、回路構成を簡素化できる。

0023

本発明の伝送制御信号受信機は、前記伝送制御信号受信回路と、
電源を供給する電源回路と、
前記電源回路からの電源を前記伝送制御信号受信回路に供給するスイッチ回路と、
前記電源回路から常時電源を供給され、前記伝送制御信号受信手段で検出された同期信号に基づいて同期保持を行う同期保持回路と、
前記電源回路から常時電源を供給され、前記伝送制御信号受信手段での同期信号の検出の有無に基づいて前記スイッチ回路のオン、オフ制御を行い前記伝送制御信号受信回路に間欠的に電源を供給する制御回路を有することにより、
伝送制御信号を受信するための待機電力を削減することができる。

0024

前記伝送制御信号受信機において、前記制御回路は、前記伝送制御信号受信手段で同期信号が検出されている場合に前記伝送制御信号の受信タイミングでのみ前記スイッチ回路をオンするフレーム間欠受信モードとし、前記伝送制御信号受信手段で同期信号が検出されていない場合に前記伝送制御信号の1フレームを超える期間だけ前記スイッチ回路をオンするフレーム外間欠受信モードとすることにより、
同期信号が検出されていない場合に同期信号を確実に検出でき、同期信号が検出されている場合に同期信号を確実に保持できる。

0025

また、本発明は、前記伝送制御信号受信機を有する地上デジタルテレビジョン放送受信機であって、
前記伝送制御信号受信機が伝送制御信号中の緊急警報放送用起動フラグを検出した場合に、該検出結果に基づき地上デジタルテレビジョン放送受信機のチューナに電源を供給することにより、
地上デジタルテレビジョン放送受信機における待機電力を削減することができる。

発明の効果

0026

本発明によれば、伝送制御信号を受信するための待機電力を削減することができる。

発明を実施するための最良の形態

0027

以下、図面を参照して本発明の実施形態について説明する。

0028

図3は、TMCC受信回路24の一実施形態のブロック図を示す。同図中、TMCC受信回路24は、少なくとも、周波数変換回路40と、AD変換回路41と、直交復調回路42と、TMCCキャリア受信回路44と、DBPSK遅延検波回路46と、判定回路47と、TMCC同期検出回路48と、EWS検出回路49から構成される。更に、必要に応じて、複素乗算回路43と、適応位相制御回路45から成るAFC回路を用いる。

0029

アンテナで受信された受信信号であるUHF帯のISDB−T信号は周波数変換回路40に供給されて中間周波信号周波数変換される。中間周波信号はAD変換回路41でデジタル化されたのち直交復調回路42で直交復調され、I信号(同相成分)及びQ信号(直交成分)がTMCCキャリア受信回路44に供給される。TMCCキャリア受信回路44はTMCCキャリアを復調してDBPSK遅延検波回路46に供給する。

0030

なお、適応位相制御回路45はTMCCキャリア受信回路44内の正弦波発振回路周波数誤差を分離し、複素乗算回路43は上記周波数誤差をうち消すように複素乗算を行う。

0031

TMCCキャリアはDBPSK遅延検波回路46で遅延検波された後判定回路47にて0または1の判定を行われTMCC信号のビットストリームが得られる。このTMCC信号はTMCC同期検出回路48及びEWS検出回路49に供給される。

0032

TMCC同期検出回路48は、復調されたTMCC信号と、既知のTMCCの差動復調基準1ビットと同期信号16ビット及びセグメント形式識別3ビットの合計20ビットのパターンとの一致検出を行って、両者が一致したとき復調されたTMCC信号の先頭のタイミングでTMCC同期信号を発生する。また、TMCC同期信号に基づいてTMCC同期確立の有無を示すTMCC同期確立情報を生成する。TMCC同期信号はEWS検出回路49に供給される。

0033

EWS検出回路49は、TMCC信号の第26ビットの緊急警報放送用起動フラグの有無を監視して、緊急警報放送用起動フラグの値が「1:起動制御あり」であることを検出するとスイッチオン信号を出力する。

0034

次に、2本のTMCCキャリアを用いた簡便な復調を行うTMCC受信回路24について説明する。

0035

ISDB−T信号のフォーマット(ARIBSTD−B31)によれば、TMCC信号は1セグメントの中に複数本存在し、モード3の1セグメント内には4本のTMCCキャリアが存在する。本発明では、このうちの2本のTMCCキャリアを同時に復調する。

0036

図4に、2本のTMCCキャリアの周波数の関係を示す。同図中、1本目のTMCCキャリア(TMCC−N)と2本目のTMCCキャリア(TMCC−P)の周波数間隔をΔfとし、上記2本の2本のTMCCキャリア問の中央の周波数を中間周波数fIFに設定する。

0037

ここで、このように設定した2本のTMCCキャリアTMCC−N,TMCC−Pの情報を復調することを考える。中間周波数fIFに変換された2本のTMCCキャリアr(t)を(1)式のように表記する。

0038

ここで、角周波数Δω=2πΔf、角中間周波数ωIF=2πfIFである。DBPSK変調信号Zは複素数であり、TMCC信号のビット0の差動復調基準により0度と180度のDBPSK変調を受ける意味をもZは併せ持っている。(1)式の右辺第1項の符号「±」は、ARIBSTD−B31の規格に基づき、2本TMCCキャリアを選択するペアによっては、互いに逆位相のDBPSK変調となることを想定した符号である。

0039

図5は、直交復調回路42の一実施形態のブロック図を示す。同図中、端子60には中間周波数fIFに変換された2本のTMCCキャリアr(t)が供給され、分配器61で2分岐されて乗算器62,63に供給される。乗算器62は上記信号r(t)に正弦波発振回路64で発生した正弦波を乗算する。乗算器62出力は低域フィルタ(LPF)66を通して同相成分(I信号)として出力される。

0040

一方、乗算器63は上記信号r(t)に正弦波発振回路64で発生した正弦波をπ/2移相器65でπ/2だけ移相した信号を乗算する。乗算器63出力は低域フィルタ67を通して直交成分(Q信号)として出力される。

0041

以下の説明では、このTMCCキャリアのDBPSK変調の極性について、TMCC−NとTMCC−PとのDBPSK変調の極性が同相の同極性、TMCC−NとTMCC−PとのDBPSK変調の極性が逆相異極性それぞれに場合分けして記述する。

0042

中間周波数fIFに変換された2本のTMCCキャリアr(t)に、周波数誤差δを含む正弦波発振回路64の出力する正弦波cos(ωIFt+δ)を乗算すると、乗算器62の出力する同相成分r^I(t)は、加法定理から導かれる積を和に変換する公式から、次式のようになる。

0043

更に、低域フィルタ66で2ωIFを除去すると、同相成分r^I(t)は(2)式で表わされる。なお、LPF[]は基本周波数ωIFの2倍の周波数成分を除去することを意味している。

0044

また、同様にして、低域フィルタ67の出力する直交成分r^Q(t)は(3)式で表わされる。

0045

図6は、TMCCキャリア受信回路44の第1実施形態のブロック図を示す。同図中、直交復調回路42の出力する同相成分r^I(t)は加算器71に供給され、直交成分r^Q(t)はπ/2移相器72でπ/2だけ移相されて加算器71に供給される。加算器71の出力信号は2分岐されて乗算器73,74に供給される。

0046

乗算器73は、加算器71の出力信号に余弦波発振回路75で発生した周波数Δf/2の余弦波を乗算して出力する。乗算器73出力は平均加算回路77で1有効シンボル期間の平均加算を行われて出力され、後続のDBPSK遅延検波回路46に供給される。

0047

一方、乗算器74は、上記加算器71の出力信号に余弦波発振回路75で発生した周波数Δf/2の余弦波をπ/2移相器76でπ/2だけ移相した正弦波を乗算して出力する。乗算器74出力は平均加算回路78で1有効シンボル期間の平均加算を行われて出力され、後続のDBPSK遅延検波回路46に供給される。

0048

上記(3)式で表わされる直交成分r^Q(t)をΔf/2だけ移相すると(4)式で表わされる。

0049

従って、加算器71の出力信号は加法定理により(5)式で表わされる。

0050

(5)式では、互いに逆位相のDBPSK変調を受けることを想定した符号の影響を受けない結果が得られる。さらに(5)式をΔf/2で直交同期検波を行うと、周波数誤差δを含んだDBPSK変調信号Zが得られる。ここで、平均加算回路77の出力する同相成分は次式で表わされる。なお、LPF[]は平均加算回路77,78の低域フィルタ機能によって、Δωt成分を除去することを意味している。

0051

同様に、平均加算回路78の出力する直交成分は次式で表わされる。

0052

これによって、乗算器73,74から出力されるDBPSK変調信号Zは(6)式で表わされる。

0053

(6)式から、周波数誤差δによってDBPSK変調信号Zの位相が回転することが分かる。なお、ejδの項は後続のDBPSK遅延検波回路46で除去される成分である。ここで、DBPSK遅延検波とは、現シンボルと、前シンボル(1シンボル過去)の複素共役との積である。従って、DBPSK遅延検波では、1シンボル間誤差ejδの変化分が十分小さいという条件の下で、ejδの項が除去され、Z/2が復調される。

0054

ISDB−T変調信号の有効シンボルがNサンプルであるとし、平均加算回路77,78の入力信号をSIN、出力信号をSOUTとすると、平均加算回路77,78は、(7)式の演算を行う。

0055

Δf/2で直交同期検波を行った信号の実部虚部それぞれの信号に対して、1有効シンボル期間の平均加算を行うことで、TMCCキャリアの復調を行うことができる。

0056

図7は、DBPSK遅延検波回路46の一実施形態のブロック図を示す。同図中、端子81に供給される同相成分SI(t)は乗算器82及び遅延器83に供給される。乗算器82は端子81から供給される信号SI(t)に遅延器83で1シンボル期間(T)だけ遅延された信号SI(t−T)を乗算して加算回路84に供給する。

0057

また、端子85に供給される直交成分SQ(t)は乗算器86及び遅延器87に供給される。乗算器86は端子85から供給される信号SQ(t)に遅延器87で1シンボル期間(T)だけ遅延された信号SQ(t−T)を乗算して加算回路84に供給する。加算回路84は検波結果を出力する。

0058

ここで、DBPSK遅延検波回路46に供給される信号を次式で表わす。

0059

S(t)=SI(t)+jSQ(t)
ただし、tは任意の時間である。遅延検波信号d(t)は次式で表わされる。

0060

d(t)=S(t)・S*(t−T)
={SI(t)+jSQ(t)}・{SI(t−T)−jSQ(t−T)}
=[SI(t)・SI(t−T)+SQ(t)・SQ(t−T)]
+j[SQ(t)・SI(t−T)−SI(t)・SQ(t−T)]
ただし、S*はSの複素共役である。DBPSK変調では虚軸側には変調信号が含まれないため、実軸側成分Re[d(t)]が加算回路84から出力される。

0061

Re[d(t)]=SI(t)・SI(t−T)+SQ(t)・SQ(t−T)
上記信号Re[d(t)]を判定回路47で符号判定を行うことで、TMCC信号のビットストリームを得ることができる。

0062

次に、(2)式、(3)式をそのまま周波数Δf/2で直交同期検波することを考える。

0063

図8は、TMCCキャリア受信回路44の第2実施形態のブロック図を示す。同図中、直交復調回路42の出力する同相成分r^I(t)は乗算器91に供給され、直交成分r^Q(t)は乗算器92に供給される。

0064

余弦波発振回路93で発生した周波数Δf/2の余弦波は選択回路94のa端子に供給され、また、この余弦波はπ/2移相器95でπ/2だけ移相されて正弦波とされ選択回路94のb端子に供給される。選択回路94はa端子またはb端子のいずれか一方の信号を選択して乗算器91,92に供給する。

0065

乗算器91は同相成分に周波数Δf/2の正弦波または余弦波を乗算して出力する。乗算器91出力は平均加算回路96で1有効シンボル期間の平均加算を行われて出力され、後続のDBPSK遅延検波回路46に供給される。

0066

乗算器92は直交成分に周波数Δf/2の正弦波または余弦波を乗算して出力する。乗算器92出力は平均加算回路97で1有効シンボル期間の平均加算を行われて出力され、後続のDBPSK遅延検波回路46に供給される。

0067

ここで、平均加算回路96出力は(8),(9)式で表わされ、平均加算回路97出力は(10),(11)式で表わされる。なお、LPF[]は平均加算回路96,97の低域フィルタ機能によって、基本周波数(Δωt)/2の2倍の周波数成分を除去することを意味している。また、(8),(10)式は選択回路94でa側つまり周波数Δf/2の余弦波を選択した場合、(9),(11)式は選択回路94でb側つまり周波数Δf/2の正弦波を選択した場合を表わしている。

0068

ここで、DBPSK遅延検波回路46で正しく復調するためには、Z{cos(δ)+jsin(δ)}=Zejδの形式ならば良い。このため、(12)式が得られる。なお、(12)式で同極性の式は選択回路94でa側つまり周波数Δf/2の余弦波を選択した場合、(9),(11)式は選択回路94でb側つまり周波数Δf/2の正弦波を選択した場合を表わしている。a側とb側で周波数誤差δによる位相の回転方向が異なるが、DBPSK遅延検波回路46の出力では上記位相の成分がうち消されるので問題はない。

0069

図9に、ISDB−T変調信号をモード3とし、中央の1セグメントの中からセグメント内キャリア番号が#101と#349の2本のTMCCキャリア配置を示す。なお、括弧内に全キャリアからみたキャリア番号を示す。

0070

図10は、キャリア番号#101と#349の2本のTMCCキャリアを復調するTMCC受信回路の第1実施形態のブロック図を示す。

0071

同図中、受信されたISDB−T信号(中心周波数fIF=124/63MHz)はキャリア番号#101と#349の2本のTMCCキャリアを含む帯域を通過する帯域フィルタ(BPF)を通してAD変換器102に供給される。AD変換器102は上記信号を周波数124/63MHzのクロックでサンプリングして直交復調回路42内の分配器103に供給する。

0072

直交復調回路42は周波数124/63MHzのクロックで動作しており、乗算器104は、分配器103からの信号に、係数列発生回路105からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ106を通してダウンサンプル回路107に供給する。ダウンサンプル回路107は供給される信号を4:1でダウンサンプルして同相成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0073

なお、乗算器は信号に「1」を乗算する場合そのまま出力し、「−1」を乗算する場合は符号を反転して出力し、「0」を乗算する場合は計算を省略する。これによりFFT演算に比して回路を簡素化できる。

0074

乗算器108は分配器103からの信号に、係数列発生回路109からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ110を通してダウンサンプル回路111に供給する。ダウンサンプル回路111は供給される信号を4:1でダウンサンプルして直交成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0075

TMCCキャリア受信回路44は周波数31/63MHzのクロックで動作しており、直交成分は遅延器120で1クロック分遅延されて乗算器121に供給される。乗算器121は、供給される同相成分に上記遅延された直交成分を乗算し、乗算器122,125に供給する。

0076

乗算器122は乗算器121からの信号に、係数列発生回路123からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち平均加算回路124に供給する。平均加算回路124は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のDBPSK遅延検波回路46に供給する。

0077

乗算器125は乗算器121からの信号に、係数列発生回路126からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち平均加算回路127に供給する。平均加算回路127は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のDBPSK遅延検波回路46に供給する。

0078

図11は、キャリア番号#101と#349の2本のTMCCキャリアを復調するTMCC受信回路の第2実施形態のブロック図を示す。同図中、図10と同一部分には同一符号を付す。

0079

図11において、受信されたISDB−T信号(中心周波数fIF=124/63MHz)はキャリア番号#101と#349の2本のTMCCキャリアを含む帯域を通過する帯域フィルタ(BPF)を通してAD変換器102に供給される。AD変換器102は上記信号を周波数124/63MHzのクロックでサンプリングして直交復調回路42内の分配器103に供給する。

0080

直交復調回路42は周波数124/63MHzのクロックで動作しており、乗算器104は、分配器103からの信号に、係数列発生回路105からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ106を通してダウンサンプル回路107に供給する。ダウンサンプル回路107は供給される信号を4:1でダウンサンプルして同相成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0081

なお、乗算器は信号に「1」を乗算する場合そのまま出力し、「−1」を乗算する場合は符号を反転して出力し、「0」を乗算する場合は計算を省略する。これによりFFT演算に比して回路を簡素化できる。

0082

乗算器108は分配器103からの信号に、係数列発生回路109からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ110を通してダウンサンプル回路111に供給する。ダウンサンプル回路111は供給される信号を4:1でダウンサンプルして直交成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0083

TMCCキャリア受信回路44は周波数31/63MHzのクロックで動作しており、乗算器131は、選択回路132のb端子側の係数列発生回路133から供給される「0,1,0,−1」を上記クロックで繰り返す係数列を、複素乗算回路43から供給される同相成分に乗算したのち平均加算回路134に供給する。平均加算回路134は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のDBPSK遅延検波回路46に供給する。

0084

乗算器135は、選択回路132のb端子側の係数列発生回路133から供給される「0,1,0,−1」を上記クロックで繰り返す係数列を、複素乗算回路43から供給される直交成分に乗算したのち平均加算回路136に供給する。平均加算回路136は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のDBPSK遅延検波回路46に供給する。

0085

なお、選択回路132でb端子側の係数列発生回路133からの係数列を選択しているのは、キャリア番号#101と#349の2本のTMCCキャリアが互いに逆極性であるからであり、同相の場合には選択回路132でa端子側の係数列発生回路137からの係数列「1,0,−1,0」を選択する。

0086

図10及び図11では、AD変換およびデジタル信号処理による直交復調回路43のサンプリング周波数を124/63MHzとすると、図5に示す直交復調回路内の正弦波発振回路64及びπ/2移相器65は、2つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。同様に、TMCCキャリア受信回路44内の正弦波発振器及びπ/2移相器についても、2つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。

0087

また、図6におけるTMCCキャリア受信回路のπ/2移相器76は、図10に示すように遅延器120で実現でき簡素化できる。

0088

なお、上記の説明では係数列「1,0,−1,0」に対して係数列「0,1,0,−1」を対応させたが、係数列「0,−1,0,1」を対応させても良い。

0089

このように、2本のTMCCキャリアを使って図10図11示す回路で復調することにより、デジタル復調回路の低消費電力化、回路の簡素化を図ることができる。

0090

なお、図6では余弦波発振器75の発振周波数Δf/2が変動してもDBPSK遅延検波回路46の出力の振幅に影響はなく、図10ではTMCCキャリア受信回路44の周波数31/63MHzのクロックが変動してもDBPSK遅延検波回路46の出力の振幅に影響はないが、図8では、万が一、余弦波発振器93の発振周波数Δf/2が変動するとDBPSK遅延検波回路46の出力の振幅が変動し、図11では、万が一、TMCCキャリア受信回路44の周波数31/63MHzのクロックが変動するとDBPSK遅延検波回路46の出力の振幅が変動する。このようなDBPSK遅延検波回路46の出力の振幅の変動を防止する実施形態について説明する。

0091

図12は、TMCCキャリア受信回路44の第3実施形態のブロック図を示す。同図中、直交復調回路42の出力する同相成分r^I(t)は乗算器141,144に供給され、直交成分r^Q(t)は乗算器142,143に供給される。

0092

余弦波発振回路145で発生した周波数Δf/2の余弦波は乗算器141,143に供給され、また、この余弦波はπ/2移相器146でπ/2だけ移相されて正弦波とされ乗算器142,144に供給される。

0093

乗算器141は同相成分に周波数Δf/2の余弦波を乗算して出力する。乗算器141出力は平均加算回路147で1有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路152に供給される。

0094

乗算器142は直交成分に周波数Δf/2の正弦波を乗算して出力する。乗算器142出力は平均加算回路148で1有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路152に供給される。

0095

乗算器143は直交成分に周波数Δf/2の余弦波を乗算して出力する。乗算器143出力は平均加算回路149で1有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路152に供給される。

0096

乗算器144は同相成分に周波数Δf/2の正弦波を乗算して出力する。乗算器144出力は平均加算回路150で1有効シンボル期間の平均加算を行われて出力され、後続のダイバシティ合成回路152に供給される。

0097

ここで、平均加算回路147〜150の出力信号I・i,Q・q,Q・i,I・qそれぞれは(13)〜(16)式で表わされる。なお、TuはISDB−T方式における有効シンボル長であり、εは余弦波発振器145の発振周波数誤差を表わす。

0098

平均加算回路147〜150は低域フィルタの役割を有し、TMCC−N,TMCC−Pキャリア以外の周波数成分を除去すると共に、(13)〜(16)式のΔωt成分を除去するため、実際に平均加算回路147〜150それぞれが出力する信号I・i,Q・q,Q・i,I・qそれぞれは(17)〜(20)式で表わされる。なお、LPF[]は平均加算回路147〜150の低域フィルタ機能によって、Δωt成分を除去することを意味している。

0099

図13は、ダイバシティ合成回路152の一実施形態のブロック図を示す。同図中、ダイバシティ合成回路152は、減算器153と加算器154とDBPSK遅延検波回路155からなるTMCC−Nキャリアの検波回路と、加算器157と減算器158とDBPSK遅延検波回路159からなるTMCC−Pキャリアの検波回路と、加算器160から構成されている。

0100

減算器153は信号LPF[I・i]から信号LPF[Q・q]を減算した信号SI(t)をDBPSK遅延検波回路155に供給する。加算器154は信号LPF[Q・i]に信号LPF[I・q]を加算した信号SQ(t)をDBPSK遅延検波回路155に供給する。上記信号SI(t)とSQ(t)からなるTMCC−NキャリアSN(t)は(21)式で表わされる。

0101

加算器157は信号LPF[I・i]に信号LPF[Q・q]を加算した信号SI(t)をDBPSK遅延検波回路159に供給する。減算器158は信号LPF[Q・i]から信号LPF[I・q]を減算した信号SQ(t)をDBPSK遅延検波回路159に供給する。上記信号SI(t)とSQ(t)からなるTMCC−PキャリアSP(t)は(22)式で表わされる。

0102

DBPSK遅延検波回路155は両信号からTMCC−NキャリアSNを検波して信号dN(t)を生成し加算器160に供給する。また、DBPSK遅延検波回路159は両信号からTMCC−PキャリアSPを検波して信号dP(t)を生成し加算器160に供給する。DBPSK遅延検波回路155,159それぞれ内で1シンボル期間(T)だけ遅延されるとすると、DBPSK変調では変調信号は実部にのみ含まれているので、信号dN(t),dP(t)それぞれは(23),(24)式で表わされる。ただし、S*N,S*PはそれぞれSN,SPの複素共役である。

0103

上記(23),(24)式を加算したダイバシティ合成回路152の出力は、(25)式で表わされ、余弦波発振器145の発振周波数誤差εの影響による出力変動が生じないことが分かる。

0104

Re[dP(t)]+Re[dN(t)]=(Z(t)・Z(t−T))/2
…(25)
ここで、ダイバシティ合成回路152の出力は、DBPSK遅延検波回路155,159出力の和であるため、図6図8に示すDBPSK遅延検波回路46の出力の2倍となって、伝送制御信号受信機の受信感度を高めることができる。また、無線伝搬路で受けるフェージングの影響を低減することができるのはもちろんである。

0105

図14は、キャリア番号#101と#349の2本のTMCCキャリアを復調するTMCC受信回路の第3実施形態のブロック図を示す。同図中、図10と同一部分には同一符号を付す。

0106

同図中、受信されたISDB−T信号(中心周波数fIF=124/63MHz)はキャリア番号#101と#349の2本のTMCCキャリアを含む帯域を通過する帯域フィルタ(BPF)を通してAD変換器102に供給される。AD変換器102は上記信号を周波数124/63MHzのクロックでサンプリングして直交復調回路42内の分配器103に供給する。

0107

直交復調回路42は周波数124/63MHzのクロックで動作しており、乗算器104は、分配器103からの信号に、係数列発生回路105からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ106を通してダウンサンプル回路107に供給する。ダウンサンプル回路107は供給される信号を4:1でダウンサンプルして同相成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0108

なお、乗算器は信号に「1」を乗算する場合そのまま出力し、「−1」を乗算する場合は符号を反転して出力し、「0」を乗算する場合は計算を省略する。これによりFFT演算に比して回路を簡素化できる。

0109

乗算器108は分配器103からの信号に、係数列発生回路109からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち、低域フィルタ110を通してダウンサンプル回路111に供給する。ダウンサンプル回路111は供給される信号を4:1でダウンサンプルして直交成分を取り出し、複素乗算回路43を通してTMCCキャリア受信回路44に供給する。

0110

TMCCキャリア受信回路44は周波数31/63MHzのクロックで動作しており、直交復調回路42の出力する同相成分は乗算器161,164に供給され、直交成分は乗算器162,163に供給される。

0111

乗算器161は、同相成分に係数列発生回路165からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち平均加算回路167に供給する。平均加算回路167は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のダイバシティ合成回路152に供給する。

0112

乗算器162は、直交成分に係数列発生回路166からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち平均加算回路168に供給する。平均加算回路168は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のダイバシティ合成回路152に供給する。

0113

乗算器163は、直交成分に係数列発生回路165からの「1,0,−1,0」を上記クロックで繰り返す係数列を乗算したのち平均加算回路169に供給する。平均加算回路169は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のダイバシティ合成回路152に供給する。

0114

乗算器164は、同相成分に係数列発生回路166からの「0,1,0,−1」を上記クロックで繰り返す係数列を乗算したのち平均加算回路170に供給する。平均加算回路170は1有効シンボルのサンプル数分(496点)の信号の平均加算を行って後続のダイバシティ合成回路152に供給する。

0115

本実施形態では、TMCCキャリア受信回路44の周波数31/63MHzのクロックが変動してもダイバシティ合成回路152の出力の振幅が変動することを防止できる。

0116

また、図14では、AD変換およびデジタル信号処理による直交復調回路43のサンプリング周波数を124/63MHzとすると、図5に示す直交復調回路内の正弦波発振回路64及びπ/2移相器65は、2つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。同様に、TMCCキャリア受信回路44内の正弦波発振器及びπ/2移相器についても、2つの係数列発生回路で置きかえることができ、回路を大幅に削減できる。

0117

なお、上記の説明では係数列「1,0,−1,0」に対して係数列「0,1,0,−1」を対応させたが、係数列「0,−1,0,1」を対応させても良い。

0118

なお、上記実施形態では、TMCC専用受信機で緊急警報放送用起動フラグを受信することを例にとって説明したが、変調波伝送制御等に関する付加情報伝送するAC(Auxiliary Channel)を受信する伝送制御信号受信機に適用しても良く、上記実施形態に限定されるものではない。また、TMCCの差動復調基準1ビットと同期信号16ビット及びセグメント形式識別3ビットの合計20ビットを正常に受信した確率を求め、上記確率から受信状態を評価することなどに応用できる。

0119

図15は、本発明の伝送制御信号受信機を適用した地上デジタルテレビジョン放送受信機の一実施形態のブロック図を示す。同図中、図15において、受信アンテナ20からのアンテナ受信信号は分配器22により分配され、一方は伝送制御信号受信機としてのTMCC受信回路24に供給され、他方は地上デジタルテレビジョン放送チューナ26に供給される。

0120

地上デジタルテレビジョン放送チューナ26の出力する映像信号及び音声信号は受像機28に入力される。地上デジタルテレビジョン放送チューナ26は電源回路30からスイッチ32を介して給電される。受像機28は電源回路30からスイッチ34を介して給電される。待機状態にある場合、地上デジタルテレビジョン放送チューナ26の電源はスイッチ32によりオフの状態となっており、受像機28の電源はスイッチ34によりオフの状態となっている。

0121

伝送制御信号受信機としてのTMCC受信回路24は、電源回路30からスイッチ36を介して給電される。TMCC受信回路24は給電時に地上デジタルテレビジョン放送波のTMCC信号を検出し、TMCC同期確立情報及びリセットパルスを生成して電源制御回路38に供給する。

0122

電源制御回路38は、電源回路30からスイッチ36を介して常時給電されている。電源制御回路38はTMCC同期確立情報及びリセットパルスに基づいて制御信号を生成してTMCC受信回路24に給電を行うスイッチ36のオン/オフを制御する。

0123

また、TMCC受信回路24は地上デジタルテレビジョン放送波のTMCC信号に含まれる緊急警報放送用起動フラグを検出するとスイッチオン信号を生成してスイッチ32をオン状態にし、地上デジタルテレビジョン放送チューナ26を起動させる。地上デジタルテレビジョン放送チューナ26は、ここで初めて緊急警報放送が受信可能な状態になる。地上デジタルテレビジョン放送チューナ26は緊急警報放送用起動フラグを受信するとスイッチオン信号を生成してスイッチ34に供給する。これにより、スイッチ34がオンとなって受像機28は電源回路30から給電されて動作状態となる。なお、TMCC受信回路24で生成したスイッチオン信号により、スイッチ32と共にスイッチ34を閉成(オン)させても良い。

0124

図16は、TMCC受信回路24及び電源制御回路38の一実施形態のブロック図を示す。同図中、図3と同一部分には同一符号を付し、その説明を省略する。

0125

電源制御回路38の制御回路50と同期保持回路51は、常時、電源回路30から給電されている。同期保持回路51は、例えばクロック発生器カウンタで構成され、クロック発生器で発生したクロックをカウンタでカウントし、カウント値所定値となる毎にフレームパルスを発生すると共にカウント値をリセットし、このフレームパルスを制御回路50に供給する。

0126

また、上記カウンタは、TMCC受信回路24内のTMCC同期検出回路48がTMCC同期信号を検出して生成したリセットパルスを供給されるとリセットする。これにより、同期保持回路51は自己保持したフレームパルスを発生できる。

0127

制御回路50は、同期保持回路51からのフレームパルスと、TMCC同期検出回路48からのTMCC同期確立情報から、図17に示す2つの間欠受信モードを決定し、各間欠受信モードでスイッチ36のオン/オフを制御する。

0128

なお、EWS検出回路49の出力するスイッチオン信号は、スイッチ32に供給される。このスイッチオン信号によりスイッチ32がオン状態となり、地上デジタルテレビジョン放送チューナ26が起動される。

0129

地上デジタルテレビジョン放送チューナ26は、図2に示す直交復調部11、同期再生部12、FFT部13、フレーム抽出部14、TMCC復号部15、キャリア復調部16、デマッピング部17、TS再生部18、RS復号部19の他に、音声処理部、映像処理部等を有している。このため、地上デジタルテレビジョン放送チューナ26の消費電力は数100mW程度以上となる。

0130

これに対して、TMCC専用受信機24は、TMCCキャリアだけを復調するので、地上デジタルテレビジョン放送チューナ26の同期再生部12とTMCC復号部15程度の回路規模であり、回路構成が簡単となって消費電力を数mW程度に削減できる。

0131

更に、TMCC受信回路24内でも、UHF帯の周波数からデジタル信号処理技術が適用できる中間周波数に周波数変換するための周波数変換回路40等の高周波回路の消費電力は、デジタル信号処理技術を用いたデジタル復調回路に比べて大きいが、本願発明では、TMCC信号が受信できず同期確立しない場合に用いるフレーム外間欠受信モードと、TMCC信号が受信できる同期確立した場合に用いるフレーム内間欠受信モードの2つの間欠受信のモードを用意し、受信状態に応じて適宜モードを切り替えることで、伝送制御信号受信機の待機時の消費電力を大幅に低減することができる。

0132

図17において、フレーム外間欠受信モードは、TMCC同期が未確立を示すTMCC同期確立情報を供給されている場合に決定される。この場合、TMCC受信回路24に電源を供給するスイッチ36のオン継続時間は、図18に示すように最低1フレーム以上とする。

0133

なお、地上デジタルテレビジョン放送の送信モードがモード3でガードインターバル比GI比)1/8の場合、1フレームは231.336msecである。また、フレーム外間欠受信モードではTMCC受信回路24の電源投入タイミングの制約はなく、オン/オフ間隔は所定値(例えば10秒間隔)とする。

0134

このように、TMCC同期未確立時のTMCC受信回路24への電源供給時間を1フレーム以上とすることで、TMCC信号の取りこぼしを防止することができる。また、オン/オフ間隔を長くすることで待機消費電力を低減することができる。

0135

フレーム内間欠受信モードは、TMCC同期が確立していることを示すTMCC同期確立情報を供給されている場合に決定される。この場合、TMCC受信回路24に電源を供給するスイッチ36のオン継続時間は、図19に示すように、例えば30.618msec(=27/204フレーム)とし、TMCC信号のフレームの先頭から電源を投入し、所要のビット、例えば緊急警報放送用起動フラグが受信された時点で電源を遮断する。最低1フレーム以上とする。また、フレーム内間欠受信モードではTMCC受信回路24の電源投入タイミングはフレームの先頭とし、オン/オフ間隔はNフレーム(Nは自然数)とする。

0136

このように、TMCC同期確立時のTMCC受信回路24への電源供給をフレームの先頭から30.618msecとすることで、TMCC信号の取りこぼしを防止することができる。また、オン/オフ間隔を長くすることで待機消費電力を低減することができる。

0137

なお、TMCC受信回路24が請求項記載の伝送制御信号受信回路に相当し、スイッチ36がスイッチ回路に相当し、TMCCキャリア受信回路44が伝送制御信号キャリア受信回路に相当し、DBPSK遅延検波回路46,ダイバシティ合成回路152が検波回路に相当する。

図面の簡単な説明

0138

従来のアナログテレビジョン放送受信機の一例のブロック図である。
地上デジタルテレビジョン放送受信機の復調系統の一例のブロック図である。
TMCC受信回路の一実施形態のブロック図である。
2本のTMCCキャリアの周波数の関係を示す図である。
直交復調回路の一実施形態のブロック図である。
TMCCキャリア受信回路の第1実施形態のブロック図である。
DBPSK遅延検波回路の一実施形態のブロック図である。
TMCCキャリア受信回路の第2実施形態のブロック図である。
2本のTMCCキャリア配置を示す図である。
TMCC受信回路の第1実施形態のブロック図である。
TMCC受信回路の第2実施形態のブロック図である。
TMCCキャリア受信回路の第3実施形態のブロック図である。
ダイバシティ合成回路の一実施形態のブロック図である。
TMCC受信回路の第3実施形態のブロック図である。
本発明の伝送制御信号受信機を適用した地上デジタルテレビジョン放送受信機の一実施形態のブロック図である。
TMCC受信回路及び電源制御回路の一実施形態のブロック図である。
2つの間欠受信モードを説明するための図である。
フレーム外間欠受信モードを説明するための図である。
フレーム内間欠受信モードを説明するための図である。

符号の説明

0139

20受信アンテナ
22分配器
24 TMCC受信回路
26地上デジタルテレビジョン放送チューナ
28受像機
30電源回路
32,34,36 スイッチ
38電源制御回路
40周波数変換回路
41AD変換回路
42直交復調回路
43複素乗算回路
44TMCCキャリア受信回路
45適応位相制御回路
46,155,159DBPSK遅延検波回路
47判定回路
48 TMCC同期検出回路
50 制御回路
51同期保持回路
61,103 分配器
62,63,73,74,82,86,91,92,104,108,122,125,131,135,141〜144,161〜164乗算器
64正弦波発振回路
65,72,76,95,146 π/2移相器
66,67,106,110低域フィルタ
71,84,121,154,157加算器
75,93,145余弦波発振回路
77,78,96,97,124,127,134,136,147〜150,167〜170平均加算回路
83,87,120遅延器
94,132選択回路
105,109,123,126,133,137,165,166係数列発生回路
107,111ダウンサンプル回路
152ダイバシティ合成回路
153,158 減算器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ