図面 (/)

技術 発振回路の設計/評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計/評価装置および発振回路の作製方法

出願人 株式会社国際電気通信基礎技術研究所
発明者 大平孝
出願日 2005年9月6日 (14年6ヶ月経過) 出願番号 2005-257502
公開日 2007年3月22日 (13年0ヶ月経過) 公開番号 2007-072652
状態 未査定
技術分野 CAD
主要キーワード 正帰還発振 受動回路網 電圧制御電圧源 電流制御電流源 対数微分 評価指示 閉ループゲイン 交流回路理論
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年3月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

発振回路を容易に設計または評価可能な発振回路の設計/評価装置を提供する。

解決手段

記憶手段3は、発振回路が安定して発振するための安定条件式を発振回路の種類に応じて記憶する。回路図作成手段2は、受付手段1がユーザから受付けた設計/評価指示に応じて発振回路の回路図を作成して設計/評価手段5へ出力する。設計/評価手段5は、受付け手段1からの設計/評価指示に応じて、回路図作成手段2から受けた回路図の種類に応じた安定条件式を記憶手段3から読み出し、その読み出した安定条件式を用いて発振回路を評価または設計する。

概要

背景

従来、負性抵抗ダイオードを用いた発振回路が安定に発振するための安定発振条件式が知られている(非特許文献1)。この発振回路は、負性抵抗ダイオードとしてガンダイオードまたはIMPATT(IMPact ionization Avalanche and Transit Time)ダイオードを用いている。
K. Kurokawa, “Somebasiccharacteristics of broadband negative resistance oscillator circuits”,BSTJ, pp.1937-1955.

概要

発振回路を容易に設計または評価可能な発振回路の設計/評価装置を提供する。 記憶手段3は、発振回路が安定して発振するための安定条件式を発振回路の種類に応じて記憶する。回路作成手段2は、受付手段1がユーザから受付けた設計/評価指示に応じて発振回路の回路を作成して設計/評価手段5へ出力する。設計/評価手段5は、受付け手段1からの設計/評価指示に応じて、回路作成手段2から受けた回路の種類に応じた安定条件式を記憶手段3から読み出し、その読み出した安定条件式を用いて発振回路を評価または設計する。

目的

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、発振回路を容易に設計または評価可能な発振回路の設計/評価装置を提供することである。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

能動回路部および受動回路部を含む発振回路を設計または評価する発振回路の設計/評価装置であって、前記発振回路の設計または評価を指示する設計/評価指示を受付ける受付手段と、前記受動回路部の回路全体パラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を記憶する記憶手段と、前記受付手段からの前記設計/評価指示に応じて、前記記憶手段に記憶された前記安定条件式を読み出し、その読み出した安定条件式を用いて前記発振回路を設計または評価する設計/評価手段とを備え、前記安定条件式は、(前記能動回路部の非線形特性)×(前記受動回路部の周波数特性)>0からなる、発振回路の設計/評価装置。

請求項2

前記能動回路部および前記受動回路部の回路図を作成する回路図作成手段をさらに備え、前記受動回路部は、n(nは2以上の整数)個のポートを有し、前記設計/評価手段は、前記受付手段からの前記設計/評価指示に応じて、前記記憶手段に記憶された前記安定条件式を読み出し、その読み出した安定条件式を用いて、前記作成された回路図の前記能動回路部の種類に応じた安定条件式である回路別条件式演算する条件式演算手段と、前記演算された回路別条件式を用いて、前記作成された回路図からなる発振回路を設計または評価する回路別設計/評価手段とを含む、請求項1に記載の発振回路の設計/評価装置。

請求項3

前記回路別条件式は、安定評価ファクタ<0または前記安定評価ファクタ>0からなり、前記回路別設計/評価手段は、前記受動回路部の回路全体のパラメータを前記演算された回路別条件式に代入して前記安定評価ファクタを演算し、その演算した安定評価ファクタが前記回路別条件式を満たすとき、前記発振回路が安定に発振すると評価する、請求項2に記載の発振回路の設計/評価装置。

請求項4

前記回路別設計/評価手段は、前記演算された回路別条件式が満たされるように前記受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項2に記載の発振回路の設計/評価装置。

請求項5

前記能動回路部は、電流制御電流源および電圧制御電流源のいずれかを含む、請求項1から請求項4のいずれか1項に記載の発振回路の設計/評価装置。

請求項6

能動回路部および受動回路部を含む発振回路の設計または評価をコンピュータに実行させるためのプログラムであって、前記発振回路の設計または評価を指示する設計/評価指示を受付ける第1のステップと、前記設計/評価指示に応じて、前記受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を記憶手段から読み出す第2のステップと、前記読み出された安定条件式を用いて前記発振回路を設計または評価する第3のステップとをコンピュータに実行させ、前記安定条件式は、(前記能動回路部の非線形特性)×(前記受動回路部の周波数特性)>0からなる、コンピュータに実行させるためのプログラム。

請求項7

前記発振回路の前記受動回路部は、n(nは2以上の整数)個のポートを有し、前記プログラムは、前記能動回路部および前記線形受動回路部の回路図を作成する第4のステップをさらにコンピュータに実行させ、前記第3のステップは、前記受付手段からの前記設計/評価指示に応じて、前記安定条件式を前記記憶手段から読み出し、その読み出した安定条件式を用いて、前記作成された回路図の前記能動回路部の種類に応じた安定条件式である回路別条件式を演算する第1のサブステップと、前記演算された回路別条件式を用いて、前記作成された回路図からなる発振回路を設計または評価する第2のサブステップとを含む、請求項6に記載のコンピュータに実行させるためのプログラム。

請求項8

前記回路別条件式は、安定評価ファクタ<0または前記安定評価ファクタ>0からなり、前記プログラムの前記第2のサブステップは、前記受動回路部の回路全体のパラメータを前記演算された回路別条件式に代入して前記安定評価ファクタを演算し、その演算した安定評価ファクタが前記回路別条件式を満たすとき、前記発振回路が安定に発振すると評価する、請求項7に記載のコンピュータに実行させるためのプログラム。

請求項9

前記第2のサブステップは、前記演算された回路別条件式が満たされるように前記受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項7に記載のコンピュータに実行させるためのプログラム。

請求項10

能動回路部および受動回路部を含み、かつ、安定に発振する発振回路を作製する発振回路の作製方法であって、前記受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を満たすように前記発振回路を設計する第1のステップと、前記設計結果に基づいて前記発振回路を作製する第2のステップとを備え、前記第1のステップは、前記能動回路部および前記受動回路部の回路図を作成する第1のサブステップと、前記安定条件式を満たすように、前記作成された回路図における前記受動回路部のパラメータを決定する第2のサブステップと、前記決定されたパラメータを用いて、前記作成された回路図からなる発振回路を設計する第3のサブステップとを含み、前記安定条件式は、(前記能動回路部の非線形特性)×(前記受動回路部の周波数特性)>0からなる、発振回路の作製方法。

技術分野

0001

この発明は、発振回路の設計/評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計/評価装置および発振回路の作製方法に関し、特に、回路パラメータによって定義され、かつ、安定に発振するための条件を用いて発振回路の設計/評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計/評価装置および発振回路の作製方法に関するものである。

背景技術

0002

従来、負性抵抗ダイオードを用いた発振回路が安定に発振するための安定発振条件式が知られている(非特許文献1)。この発振回路は、負性抵抗ダイオードとしてガンダイオードまたはIMPATT(IMPact ionization Avalanche and Transit Time)ダイオードを用いている。
K. Kurokawa, “Somebasiccharacteristics of broadband negative resistance oscillator circuits”,BSTJ, pp.1937-1955.

発明が解決しようとする課題

0003

しかし、負性抵抗ダイオードを用いた発振回路は、1ポートの発振回路であるため、非特許文献1に開示された安定発振条件式を2以上のポートを有する発振回路に適用することができない。

0004

その結果、2以上のポートを有する発振回路が安定に発振するか否かを判定することが困難であるという問題がある。また、2以上のポートを有し、安定に発振する発振回路を設計することが困難であるという問題がある。更に、正帰還発振回路についても、同様な問題がある。

0005

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、発振回路を容易に設計または評価可能な発振回路の設計/評価装置を提供することである。

0006

また、この発明の別の目的は、発振回路の設計または評価をコンピュータに実行させるためのプログラムを提供することである。

0007

更に、この発明の別の目的は、安定に発振する発振回路を容易に作製可能な発振回路の作製方法を提供することである。

課題を解決するための手段

0008

この発明によれば、発振回路の設計/評価装置は、能動回路部および受動回路部を含む発振回路を設計または評価する発振回路の設計/評価装置であって、受付手段と、記憶手段と、設計/評価手段とを備える。受付手段は、発振回路の設計または評価を指示する設計/評価指示を受付ける。記憶手段は、受動回路部の回路全体パラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を記憶する。設計/評価手段は、受付手段からの設計/評価指示に応じて、記憶手段に記憶された安定条件式を読み出し、その読み出した安定条件式を用いて発振回路を設計または評価する。そして、安定条件式は、(能動回路部の非線形特性)×(受動回路部の周波数特性)>0からなる。

0009

好ましくは、発振回路の設計/評価装置は、回路図作成手段をさらに備える。回路図作成手段は、能動回路部および受動回路部の回路図を作成する。そして、受動回路部は、n(nは2以上の整数)個のポートを有する。設計/評価手段は、条件式演算手段と、回路別設計/評価手段とを含む。条件式演算手段は、受付手段からの設計/評価指示に応じて、記憶手段に記憶された安定条件式を読み出し、その読み出した安定条件式を用いて、作成された回路図の能動回路部の種類に応じた安定条件式である回路別条件式を演算する。回路別設計/評価手段は、演算された回路別条件式を用いて、作成された回路図からなる発振回路を設計または評価する。

0010

好ましくは、回路別条件式は、安定評価ファクタ<0または安定評価ファクタ>0からなる。回路別設計/評価手段は、受動回路部の回路全体のパラメータを演算された回路別条件式に代入して安定評価ファクタを演算し、その演算した安定評価ファクタが回路別条件式を満たすとき、発振回路が安定に発振すると評価する。

0011

好ましくは、回路別設計/評価手段は、演算された回路別条件式が満たされるように受動回路部の回路全体のパラメータを決定し、発振回路を設計する。

0012

好ましくは、能動回路部は、電流制御電流源および電圧制御電流源のいずれかを含む。

0013

また、この発明によれば、回路部および受動回路部を含む発振回路の設計または評価をコンピュータに実行させるためのプログラムは、発振回路の設計または評価を指示する設計/評価指示を受付ける第1のステップと、設計/評価指示に応じて、受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を記憶手段から読み出す第2のステップと、読み出された安定条件式を用いて発振回路を設計または評価する第3のステップとをコンピュータに実行させる。そして、安定条件式は、(能動回路部の非線形特性)×(受動回路部の周波数特性)>0からなる。

0014

好ましくは、発振回路の受動回路部は、n(nは2以上の整数)個のポートを有する。プログラムは、能動回路部および線形受動回路部の回路図を作成する第4のステップをさらにコンピュータに実行させる。そして、第3のステップは、受付手段からの設計/評価指示に応じて、安定条件式を記憶手段から読み出し、その読み出した安定条件式を用いて、作成された回路図の能動回路部の種類に応じた安定条件式である回路別条件式を演算する第1のサブステップと、演算された回路別条件式を用いて、作成された回路図からなる発振回路を設計または評価する第2のサブステップとを含む。

0015

好ましくは、回路別条件式は、安定評価ファクタ<0または安定評価ファクタ>0からなる。プログラムの第2のサブステップは、受動回路部の回路全体のパラメータを演算された回路別条件式に代入して安定評価ファクタを演算し、その演算した安定評価ファクタが回路別条件式を満たすとき、発振回路が安定に発振すると評価する。

0016

好ましくは、第2のサブステップは、演算された回路別条件式が満たされるように受動回路部の回路全体のパラメータを決定し、発振回路を設計する。

0017

更に、この発明によれば、発振回路の作製方法は、能動回路部および受動回路部を含み、かつ、安定に発振する発振回路を作製する発振回路の作製方法であって、受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を満たすように発振回路を設計する第1のステップと、設計結果に基づいて発振回路を作製する第2のステップとを備え、第1のステップは、能動回路部および受動回路部の回路図を作成する第1のサブステップと、安定条件式を満たすように、作成された回路図における受動回路部のパラメータを決定する第2のサブステップと、決定されたパラメータを用いて、作成された回路図からなる発振回路を設計する第3のサブステップとを含む。そして、安定条件式は、(能動回路部の非線形特性)×(受動回路部の周波数特性)>0からなる。

発明の効果

0018

この発明によれば、能動回路部と受動回路部とを含む発振回路において、能動回路部の非線形特性と受動回路部の周波数特性との積が正であるか否かを判定することによって発振回路を評価する。また、能動回路部の非線形特性と受動回路部の周波数特性との積が正になるように発振回路を設計する。

0019

従って、この発明によれば、発振回路を容易に評価または設計できる。

発明を実施するための最良の形態

0020

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

0021

図1は、この発明の実施の形態による発振回路の設計/評価装置の構成を示す機能ブロック図である。発振回路の設計/評価装置10は、受付手段1と、回路図作成手段2と、記憶手段3と、表示手段4と、設計/評価手段5と、バスBSとを備える。

0022

受付手段1、回路図作成手段2、記憶手段3、表示手段4および設計/評価手段5は、バスBSを介して相互に接続されている。受付手段1は、各種の指示および回路パラメータの数値等を受付ける。

0023

回路図作成手段2は、受付手段1が受付けた指示をバスBSを介して受け、その受けた指示に従って、記憶手段3に記憶された容量素子誘導素子および抵抗素子等の回路素子と、電流源と、雑音源とを用いて発振回路の回路図を作成する。そして、回路図作成手段2は、その作成した発振回路の回路図をバスBSを介して表示手段4および設計/評価手段5へ出力する。

0024

また、回路図作成手段2は、設計/評価手段5からの指示に応じて、発振回路の受動回路部の回路図を作成し、その作成した回路図をバスBSを介して設計/評価手段5へ出力する。

0025

記憶手段3は、インピーダンス素子、容量素子、誘導素子、抵抗素子、電流源素子および雑音源素子等の発振回路の回路図を作成するために必要な回路素子を記憶する。また、記憶手段3は、発振回路が安定して発振するための条件を示す安定条件式を記憶する。安定条件式については、後に詳述する。

0026

表示手段4は、回路図作成手段2によって作成された発振回路の回路図および設計/評価手段5による発振回路の設計結果または評価結果をバスBSを介して受け、それらを視覚情報としてユーザに与える。

0027

設計/評価手段5は、バスBSを介して回路図作成手段2から発振回路の回路図を受け、発振回路の設計または評価を指示する設計/評価指示をバスBSを介して受付手段1から受けると、バスBSを介して記憶手段3から安定条件式を読み出し、その読み出した安定条件式を用いて後述する方法によって発振回路を評価する。

0028

また、設計/評価手段5は、抵抗素子および容量素子等の回路パラメータの値を所定の範囲で変化させて安定条件式を満たす回路パラメータを演算し、安定に発振する発振回路を設計する。そして、設計/評価手段5は、設計結果または評価結果をバスBSを介して表示手段4へ出力する。

0029

図2は、図1に示す設計/評価手段5の一部の構成を示す機能ブロック図である。設計/評価手段5は、条件式演算手段5Aと、回路別設計/評価手段5Bとを含む。条件式演算手段5Aは、回路図作成手段2から発振回路の回路図を受け、受付手段1から設計/評価指示を受けると、記憶手段3から安定条件式を読み出し、その読み出した安定条件式を用いて、回路図作成手段2から受けた発振回路の種類に応じた安定条件式(「回路別条件式」という。以下、同じ)を後述する方法によって演算する。そして、条件式演算手段5Aは、その演算した回路別条件式を回路別設計/評価手段5Bへ出力する。

0030

回路別設計/評価手段5Bは、条件式演算手段5Aから受けた回路別条件式を用いて、後述する方法によって、発振回路が安定に発振するか否かを評価する。また、回路別設計/評価手段5Bは、抵抗素子および容量素子等の回路パラメータの値を所定の範囲で変化させて回路別条件式を満たす回路パラメータを演算し、安定に発振する発振回路を設計する。そして、回路別設計/評価手段5Bは、設計結果または評価結果をバスBSを介して表示手段4へ出力する。

0031

図3は、図1に示す記憶手段3が記憶する回路素子の概略図である。抵抗素子11は、抵抗Rと、端子11A,11Bとからなる。端子11A,11Bは、抵抗Rの両端に設けられる(図3の(a)参照)。

0032

容量素子12は、コンデンサCと、端子12A,12Bとからなる。端子12A,12Bは、コンデンサCの両端に設けられる(図3の(b)参照)。誘導素子13は、コイルLと、端子13A,13Bとからなる。端子13A,13Bは、コイルLの両端に設けられる(図3の(c)参照)。

0033

制御電流源素子14は、制御電流源βi1と、端子14A,14Bとからなる。端子14A,14Bは、制御電流源βi1の両端に設けられる(図3の(d)参照)。なお、βは、電流増幅率である。

0034

制御電流源素子16は、制御電流源−gmv1と、端子16A,16Bとからなる。端子16A,16Bは、制御電流源−gmv1の両端に設けられる(図3の(e)参照)。なお、gmは、伝達コンダクタンスである。インピーダンス素子17は、インピーダンスZと、端子17A,17Bとからなる。端子17A,17Bは、インピーダンスZの両端に設けられる(図3の(f)参照)。

0035

この発明においては、発振回路は、能動回路部と、受動回路部とからなるものとして発振回路の回路図を表す。以下、能動回路部の種類に応じて、発振回路が安定に発振するための安定条件式を受動回路部の回路全体のパラメータによって定義する方法について説明する。

0036

(1)正帰還発振器
図4は、正帰還発振器の構成を示す回路図である。発振回路30は、能動回路部31と、受動回路部32とからなる。能動回路部31は、周波数に対して独立の非線形ゲインを有する増幅器からなる。受動回路部32は、線形の受動素子を含み、周波数のみに依存する。

0037

発振回路30が安定に発振するための安定条件式について説明する。発振回路30においては、閉ループゲインが“1”に達すると発振が生じる。そして、発振回路30は、次式によって表される発振を示す。

0038

0039

式(1)において、ω0は、開ループ位相整合条件満足する発振周波数であり、aは、振幅であり、ψは、位相差である。なお、以下においては、振幅を対数振幅(ログマグ)によって表す。従って、a=lnαによってaをαに変換する。

0040

発振回路30においては、y(t)=A(α)x(t)およびx(t)=β(ω)y(t)が成り立ち、式(1)の方程式に対する非自明解は、次式の条件が存在することである。

0041

0042

なお、式(2)において、A(α)は、能動回路部31における増幅度であり、β(ω)は、受動回路部32における帰還率である。

0043

振幅αおよび周波数ωにおける微小変化α0+δα,ω0+δωに対して、式(2)の各々のファクタを1次のテイラー級数展開すると、式(2)は、次式になる。

0044

0045

式(3)を微小項と、非微小項とに分離すると、次の2つの式が得られる。

0046

0047

0048

修正交流回路理論(非特許文献1)によって、時間微分因子d/dtを式(1)に適用し、x(t)における指数を参照して、次の微分因子を導入する。

0049

0050

そうすると、式(5)は、式(6)によって次の式になる。

0051

0052

なお、α0およびω0は、簡単化のために省略されている。そして、式(7)の共役複素数は、次式になる。

0053

0054

なお、“*”は、複素共役を表す。式(7)および式(8)は、2つの既知でない微分因子dψ/dt,dα/dtを共通に含むので、式(7)および式(8)を用いてdψ/dt,dα/dtの一方を削除する。その結果、次式が得られる。

0055

0056

式(9)に示す方程式は、発振における振幅の振舞記述する方程式である。そして、発振が安定であるためには、振幅αを時間で微分した項dα/dtが収束すること、即ち、次式が成立することである。

0057

0058

式(10)を式(9)に適用すると、次式が得られる。

0059

0060

式(11)に示す結果の物理的な意味を理解するために、式(12)に示す極座標および式(13)に示す対数微分を用いる。

0061

0062

0063

そうすると、式(11)は、次式になる。

0064

0065

式(11)は、式(14)と等価であり、発振回路30が安定に発振するための安定条件式である。式(11)の左辺における(1/A*)(dA*/dα)は、能動回路部31の非線形特性を表し、式(11)の左辺における(1/β)(dβ/dω)は、受動回路部32の周波数特性を表す。従って、発振回路30が安定に発振するための安定条件式は、(能動回路部31の非線形特性)×(受動回路部32の周波数特性)>0からなる。即ち、発振回路30が安定に発振するための安定条件式は、能動回路部31の非線形特性と受動回路部32の周波数特性との積が正であることからなる。

0066

増幅器が負の振幅/振幅変換係数とゼロの振幅/位相変換係数を示す場合、式(14)は、次式になる。

0067

0068

なお、増幅器が負の振幅/振幅変換係数を示すことは、振幅が大きくなると利得が小さくなることを意味し、増幅器がゼロの振幅/位相変換係数を示すことは、振幅が大きくなっても位相がゼロであることを意味する。

0069

(2)多端子発振器
図5は、多端子発振器の構成を示す回路図である。発振回路40は、能動回路部41と、受動回路図42とからなる。能動回路部41および受動回路部42は、n(nは2以上の整数)個のポートを有する。なお、図5に示すポート#0は、共通のリターンパスのためのポートであるが、接地されている必要はない。

0070

能動回路部41は、電流i1〜inをそれぞれ受動回路部42のポート#1〜#nへ流し、受動回路部42からの電流i1+i2+・・・+inをポート#0に受ける。式(1)を多端子電流拡張するために、n個の要素からなる電流ベクトル<i(t)>=[i1(t), i2(t),・・・,in(t)]Tを導入する。なお、この明細書においては、表記<P>は、ベクトルPまたは行列Pを表す。また、Tは、転置を表す。

0071

次式で表される正弦波形を有する単一発振モードを仮定する。

0072

0073

能動回路部41は、要素が振幅αによって変動するアドミタンス行列<Y(α)>によって特徴付けられた非線形特性を有する。また、受動回路部42は、受動素子および出力負荷を含むインピーダンス行列<Z(ω)>によって特徴付けられる。その結果、発振回路40における回路方程式は、次式になる。

0074

0075

なお、式(17)における行列<A>は、次式によって定義される。

0076

0077

式(18)において、行列<I>は、n×nの単位行列であり、行列<0>は、n個の要素が“0”である行列である。

0078

式(17)の非自明解は、次式によって表される条件が成立するときに存在する。

0079

0080

振幅αおよび周波数ωにおける微小変化α0+δα,ω0+δωに対して、式(19)は、2次元のテイラー級数に展開される。

0081

0082

式(20)を微小項と、非微小項とに分離すると、次の2つの式が得られる。

0083

0084

0085

上述した式(6)を式(22)に適用すると、式(22)は、次式になる。

0086

0087

なお、α0およびω0は、簡単化のために省略されている。そして、式(23)の共役複素数は、次式になる。

0088

0089

式(23)および式(24)は、2つの既知でない微分因子dψ/dt,dα/dtを共通に含むので、式(23)および式(24)を用いてdψ/dt,dα/dtの一方を削除する。その結果、次式が得られる。

0090

0091

式(25)に示す方程式は、発振における振幅の振舞を記述する方程式である。そして、発振が安定であるためには、振幅αを時間で微分した項dα/dtが収束すること、即ち、式(10)が成立することである。従って、式(10)を式(25)に適用すると、次式が得られる。

0092

0093

式(26)は、n個のポートを有する発振回路40が安定に発振するための安定条件式である。式(26)の左辺における(∂det<A*>/∂α)は、能動回路部41の非線形特性を表し、式(26)の左辺における(∂det<A>/∂ω)は、受動回路部42の周波数特性を表す。従って、発振回路40が安定に発振するための安定条件式は、(能動回路部41の非線形特性)×(受動回路部42の周波数特性)>0からなる。即ち、発振回路40が安定に発振するための安定条件式は、能動回路部41の非線形特性と受動回路部42の周波数特性との積が正であることからなる。

0094

次に、nポートを有する発振回路40の具体例である2ポートを有する発振回路について、安定条件式を示す。

0095

(2−1)電圧制御電流源による発振器
電界効果トランジスタは、ゲートRF電圧に比例してドレインRF電流が流れる。図6は、電界効果トランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。

0096

発振回路50は、能動回路部51と、受動回路部52とを含む。能動回路部51は、制御電流源素子511からなり、電圧制御電流源VCCS(Voltage Control Current Source)として機能する。制御電流源素子511は、図3の(e)に示す制御電流源素子16からなる。制御電流源素子511は、電界効果トランジスタからなる能動デバイスの本質機能部分である。

0097

受動回路部52は、共振回路および負荷等の受動回路網からなり、2つのポート#1,#2を有する。そして、受動回路部52のインピーダンス行列<Z>は、2×2の行列として表される。この場合、インピーダンス行列<Z>は、能動デバイスの寄生容量を含む。

0098

制御電流源素子511は、受動回路部52のポート#0,#2間に並列に接続される。そして、受動回路部52のポート#0,#1間には、電圧v1が印加され、ポート#2には、電流i2が流れる。

0099

図7は、図6に示す能動回路部51を構成する能動デバイスを示す図である。電界効果トランジスタFET1は、ゲートG、ドレインDおよびソースSからなり、端子513〜516を有する。端子513は、ゲートGに接続され、端子514,516は、ソースSに接続され、端子515は、ドレインDに接続される。

0100

電界効果トランジスタFET1が受動回路部52に接続される場合、端子513,514は、それぞれ、ポート#1,#0に接続され、端子515,516は、それぞれ、ポート#2,#0に接続される。

0101

なお、発振回路50においては、電界効果トランジスタFET1の端子514,516を接地してもよい。この場合、電界効果トランジスタFET1は、ソース接地トランジスタとなる。

0102

2ポートを有する発振回路50が安定に発振するための安定条件式は、式(26)において、n=2と設定することによって導き出される。そして、この安定条件式の導出においては、発振回路50の能動回路部51を構成する電界効果トランジスタFET1は、寄生容量がない純粋な電圧制御電流源であると仮定する。この仮定によって、能動回路部51のアドミタンス行列<Y>は、次式のようになる。

0103

0104

なお、式(27)において、gmは、電界効果トランジスタFET1の伝達コンダクタンスである。そして、式(27)によって表されるアドミタンス行列<Y>を用いることによって、能動回路部51が寄生容量を含む場合に、その寄生容量を受動回路部52へ移動しても、一般性が保持される。

0105

式(27)を式(18)に適用すると、次式が得られる。

0106

0107

そして、式(28)を式(21)および式(26)に代入すると、発振回路50の発振条件は、式(29)によって表され、安定条件式は、式(30)によって表される。

0108

0109

0110

式(13)を用いると、式(30)は、次式へ展開される。

0111

0112

式(31)の左辺の第1項および第2項は、それぞれ、伝達コンダクタンスgmの非線形特性における振幅/振幅変換係数および振幅/位相変換係数を表す。電界効果トランジスタは、振幅に対して減少する伝達コンダクタンスgmを有するので、式(31)は、次式のように簡単化される。

0113

0114

式(32)が電界効果トランジスタからなる能動回路部51を有する発振回路50が安定に発振するための安定条件式である。

0115

図8は、図6に示す受動回路部52の回路図である。受動回路部52は、インピーダンス素子521,522と、抵抗素子523,525と、容量素子524と、誘導素子526とからなる。

0116

インピーダンス素子521,522は、図3の(f)に示すインピーダンス素子17からなり、抵抗素子523,525は、図3の(a)に示す抵抗素子11からなり、容量素子524は、図3の(b)に示す容量素子12からなり、誘導素子526は、図3の(c)に示す誘導素子13からなる。

0117

インピーダンス素子521は、ポート#1とノード527との間に接続され、インピーダンス素子522は、ノード527とポート#2との間に接続される。その結果、インピーダンス素子521,522は、ポート#1,#2間に直列に接続される。

0118

抵抗素子523は、ノード527,528間に接続され、容量素子524は、ノード528,529間に接続され、抵抗素子525は、ノード528,530間に接続され、誘導素子526は、ノード528,531間に接続される。ノード529,530,531は、ポート#0に接続される。従って、容量素子524、抵抗素子525および誘導素子526は、ノード528とポート#0との間に並列に接続される。

0119

このように、受動回路部52は、インピーダンスZ、抵抗R、容量CおよびインダクタンスLを回路パラメータとする回路構成からなる。

0120

受動回路部52は、図9に示す受動回路部52Aから構成されていてもよい。図9は、図6に示す受動回路部52の他の回路図である。受動回路部52Aは、抵抗素子532,535と、容量素子533,536と、誘導素子534,537とを含む。

0121

抵抗素子532,535は、図3の(a)に示す抵抗素子11からなり、容量素子533,536は、図3の(b)に示す容量素子12からなり、誘導素子534,537は、図3の(c)に示す誘導素子13からなる。

0122

抵抗素子532は、ノード538,539間に接続され、抵抗素子535は、ノード539,540間に接続される。容量素子533は、ノード541,542間に接続され、容量素子536は、ノード542,543間に接続される。誘導素子534は、ノード544,545間に接続され、誘導素子537は、ノード545,546間に接続される。また、ノード539,545は、ノード542に接続され、ノード540,546は、ノード543に接続される。

0123

その結果、抵抗素子532,535は、ノード538,540間に直列に接続され、容量素子533,536は、ノード541,543間に直列に接続され、誘導素子534,537は、ノード544,546間に直列に接続される。また、抵抗素子532、容量素子533および誘導素子534は、ノード541,542間に並列に接続され、抵抗素子535、容量素子536および誘導素子537は、ノード542,543間に並列に接続される。

0124

このように、受動回路部52Aは、抵抗素子R、容量素子Cおよび誘導素子Lを回路パラメータとする回路構成からなる。

0125

図6に示す受動回路部52が図8に示す回路図からなる場合について、式(32)に示す安定条件式を用いて発振回路50が安定に発振するか否かを評価する方法を説明する。なお、図8に示す回路図において、インピーダンス素子521,522は、それぞれ、インピーダンスZ1,Z2を有し、抵抗素子523,525は、それぞれ、抵抗R1,R2を有し、容量素子524は、容量Cを有し、誘導素子526は、インダクタンスLを有するものとする。

0126

この場合、受動回路部52のインピーダンス行列<Z>の4個の構成要素は、次式に示す関係を有する。

0127

0128

そして、式(33)に示すインピーダンスZ11,Z12,Z21,Z22のうち、式(32)に示す安定条件式に含まれるインピーダンスZ12は、受動回路部52の回路全体のパラメータR1,R2,C,Lを用いて次式によって表される。

0129

0130

図10は、式(34)によって示されるインピーダンスZ12の複素平面上における軌跡を示す模式図である。図10において、横軸は、インピーダンスZ12の実部を表し、縦軸は、インピーダンスZ12の虚部を表す。また、θは、tanθ=Im{Z12}/Re{Z12}によって定義される角度である。

0131

周波数ω=0(直流)である場合、インピーダンスZ12(ω)は、抵抗R1に等しくなり、周波数ωが高くなるに従って右回りに円CRCを描く。そして、インピーダンスZ12(ω)は、上接点A、切片Bおよび下接点Cの順に通過し、ω=∞で抵抗R1に戻って来る。

0132

図11は、図10に示す角度θと周波数ωとの関係を示す図である。図11において、横軸は、周波数ωを表し、縦軸は、角度θを表す。式(32)に示す安定条件式における∠Z12は、図11に示す角度θに等しいので、発振回路50が安定に発振するのは、dθ/dω<0になる区間[A,C]であり、それ以外の区間では、発振回路50は、安定に発振しない。

0133

このように、受動回路部52が図8に示す回路図からなる場合、式(32)に示す安定条件式を用いて発振回路50が安定に発振するか否かを評価できる。また、式(32)に示す安定条件式を用いて、dθ/dω<0になるように受動回路部52の回路パラメータを決定し、安定して発振する発振回路50を設計することもできる。

0134

次に、図6に示す受動回路部52が図9に示す回路図からなる場合について、式(32)に示す安定条件式を用いて発振回路50が安定に発振するか否かを評価する方法を説明する。なお、図9に示す回路図において、抵抗素子532,535は、それぞれ、抵抗R1,R2を有し、容量素子533,536は、それぞれ、容量C1,C2を有し、誘導素子534,537は、それぞれ、インダクタンスL1,L2を有するものとする。

0135

この場合、受動回路部52のインピーダンス行列<Z>の4個の構成要素は、次式に示す関係を有する。

0136

0137

その結果、インピーダンスZ11,Z12,Z21,Z22のうち、式(32)に示す安定条件式に含まれるインピーダンスZ12は、式(35)によって表される。数値例として、ω02=ω01、Q1=1、Q2=4およびR2=1.2R1を式(35)へ代入してインピーダンスZ12の軌跡を描き、発振回路50が安定に発振するか否かを評価する。

0138

図12は、式(35)によって表されるインピーダンスZ12の軌跡を示す図である。図12の(a)において、横軸は、インピーダンスZ12の実部を表し、縦軸は、インピーダンスZ12の虚部を表す。なお、図12の(a)に示す目盛りは、抵抗R1によって規格化されている。図12の(b)において、横軸は、周波数ω01によって規格化された周波数ωを表し、縦軸は、∠Z12を表す。

0139

周波数ωを0から2ω01まで変化させると、インピーダンスZ12の軌跡には、小さいキンクが生じる(図12の(a)参照)。そして、周波数ω=1.3ω01〜1.7ω01の区間[A1,B1]において、d∠Z12/dω>0となり、区間[A1,B1]以外の区間において、d∠Z12/dω<0となる(図12の(b)参照)。

0140

従って、受動回路部52が図9に示す回路図からなる場合、発振回路50は、区間[A1,B1]以外の区間において、安定に発振し、区間[A1,B1]において発振が不安定になる。

0141

上述したように、発振回路50の受動回路部52が図8に示す回路図および図9に示す回路図のいずれの回路図からなる場合でも、式(32)に示す安定条件式を用いて発振回路50が安定に発振するか否かを評価できる。また、式(32)に示す安定条件式を用いて、d∠Z12/dω<0になるように受動回路部52の回路パラメータを決定し、安定して発振する発振回路50を設計することもできる。

0142

(2−2)電流制御電流源による発振器
バイポーラトランジスタは、ベースRF電流に比例してコレクタRF電流が流れる。図13は、バイポーラトランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。

0143

発振回路60は、能動回路部61と、受動回路部62とを含む。能動回路部61は、制御電流源素子611からなり、電流制御電流源CCCS(Current Control Current Source)として機能する。制御電流源素子611は、図3の(d)に示す制御電流源素子14からなる。制御電流源素子611は、バイポーラトランジスタからなる能動デバイスの本質機能部分である。

0144

受動回路部62は、共振回路および負荷等の受動回路網からなり、2つのポート#1,#2を有する。そして、受動回路部62のインピーダンス行列<Z>は、2×2の行列として表される。この場合、インピーダンス行列<Z>は、能動デバイスの寄生容量を含む。

0145

制御電流源素子611は、受動回路部62のポート#2,#0間に並列に接続される。そして、受動回路部62のポート#1,#0間には、電流i1が流れ、ポート#2,#0間には、電流i2が流れる。

0146

図14は、図13に示す能動回路部61を構成する能動デバイスを示す図である。バイポーラトランジスタBPT1は、ベースBe、コレクタCoおよびエミッタEmiからなり、端子613〜616を有する。端子613は、ベースBeに接続され、端子614,616は、エミッタEmiに接続され、端子615は、コレクタCoに接続される。

0147

バイポーラトランジスタBPT1が受動回路部62に接続される場合、端子613,614は、それぞれ、ポート#1,#0に接続され、端子615,616は、それぞれ、ポート#2,#0に接続される。

0148

なお、発振回路60においては、端子614,616を接地してもよい。この場合、バイポーラトランジスタBPT1は、エミッタ接地のトランジスタとなる。

0149

2ポートを有する発振回路60が安定に発振するための安定条件式は、式(26)において、n=2と設定することによって導き出される。そして、この安定条件式の導出においては、発振回路60の能動回路部61を構成するバイポーラトランジスタBPT1は、寄生容量がない純粋な電流制御電流源であると仮定する。この場合、電流制御電流源の入力アドミタンスが常に無限大に到達するという問題があり、この問題を避けるために、バイポーラトランジスタBPT1のベースに直列に仮の抵抗rbを挿入する。その結果、能動回路部61のアドミタンス行列<Y>は、式(36)によって表され、行列<A>は、式(37)によって表される。

0150

0151

0152

なお、式(36),(37)におけるhfeは、バイポーラトランジスタBPT1の電流増幅率である。振幅/振幅変換係数が負である場合、次式が得られる。

0153

0154

そして、式(37)および式(38)を式(21)および式(26)に代入し、仮の抵抗rbを削除すると、式(39)に示す発振条件、および式(40)に示す安定条件式が得られる。

0155

0156

0157

式(13)を用いて式(40)を極座標に変換すると、次式が得られる。

0158

0159

式(41)は、発振回路60が安定に発振するための安定条件式を示し、この安定条件式は、インピーダンスZ11がインピーダンスZ12よりも速く左回りに回転するか、インピーダンスZ11がインピーダンスZ12よりも遅く右回りに回転する必要があることを意味する。

0160

図15は、図13に示す受動回路部62の回路図である。受動回路部62は、誘導素子621,626と、抵抗素子622,624と、容量素子623,625とからなる。誘導素子621,626は、図3の(c)に示す誘導素子13からなり、抵抗素子622,624は、図3の(a)に示す抵抗素子11からなり、容量素子623,625は、図3の(b)に示す容量素子12からなる。

0161

誘導素子621は、ノード627,628間に接続され、抵抗素子622は、ノード629,630間に接続され、容量素子623は、ノード631,632間に接続される。そして、ノード629,631は、ノード627に接続され、ノード630,632は、ノード628に接続される。その結果、誘導素子621、抵抗素子622および容量素子623は、ノード627,628間に並列に接続される。

0162

抵抗素子624は、ノード633,634間に接続され、容量素子625は、ノード635,636間に接続され、誘導素子626は、ノード637,638間に接続される。そして、ノード633,637は、ノード635に接続され、ノード634,638は、ノード636に接続される。その結果、抵抗素子624、容量素子625および誘導素子626は、ノード635,636間に並列に接続される。

0163

このように、発振回路60の受動回路部62は、抵抗素子R、容量素子Cおよび誘導素子Lからなる回路構成を有する。

0164

図13に示す受動回路部62が図15に示す回路図からなる場合について、式(41)に示す安定条件式を用いて発振回路60が安定に発振するか否かを評価する方法を説明する。なお、図15に示す回路図において、誘導素子621,626は、それぞれ、インダクタンスL1,L2を有し、抵抗素子622,624は、それぞれ、抵抗R1,R2を有し、容量素子623,625は、それぞれ、容量C1,C2を有するものとする。

0165

この場合、受動回路部62のインピーダンス行列<Z>の4個の構成要素は、次式に示す関係を有する。

0166

0167

その結果、インピーダンスZ11,Z12,Z21,Z22のうち、式(41)に示す安定条件式に含まれるインピーダンスZ11,Z12は、式(42)によって表される。数値例として、ω02=ω01、Q1=1、Q2=4およびR2=R1を式(42)へ代入してZ11/Z12の軌跡を描き、発振回路60が安定に発振するか否かを評価する。

0168

図16は、式(42)によって表されるインピーダンスZ11,Z12を用いて演算されたZ12/Z11の軌跡を示す図である。図16の(a)において、横軸は、Z12/Z11の実部を表し、縦軸は、Z12/Z11の虚部を表す。なお、図16の(a)に示す目盛りは、抵抗R1によって規格化されている。図16の(b)において、横軸は、周波数ω01によって規格化された周波数ωを表し、縦軸は、∠Z12/Z11を表す。

0169

周波数ωを0から2ω01まで変化させると、Z12/Z11の軌跡は、一部が欠け略円形になる(図16の(a)参照)。そして、周波数ω=0.9ω01〜1.1ω01の区間[A2,B2]において、d∠Z12/dω>d∠Z11/dωとなり、区間[A2,B2]以外の区間において、d∠Z12/dω<d∠Z11/dωとなる(図16の(b)参照)。

0170

従って、受動回路部62が図15に示す回路図からなる場合、発振回路60は、区間[A2,B2]以外の区間において、安定に発振し、区間[A2,B2]において発振が不安定になる。

0171

上述したように、発振回路60の受動回路部62が図15に示す回路図からなる場合、式(41)に示す安定条件式を用いて発振回路60が安定に発振するか否かを評価できる。また、式(41)に示す安定条件式を用いて、d∠Z12/dω<d∠Z11/dωになるように受動回路部62の回路パラメータを決定し、安定して発振する発振回路60を設計することもできる。

0172

(2−3)2個の電圧制御電流源による発振器
図17は、2個の電界効果トランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。発振回路70は、能動回路部71と、受動回路部72とを含む。能動回路部71は、2個の電界効果トランジスタFET2,FET3からなる。そして、2個の電界効果トランジスタFET2,FET3の各々は、図6に示す制御電流源素子511からなり、電圧制御電流源VCCSとして機能する。

0173

受動回路部72は、共振回路および負荷等の受動回路網からなり、2つのポート#1,#2を有する。そして、受動回路部72のインピーダンス行列<Z>は、2×2の行列として表される。この場合、インピーダンス行列<Z>は、能動デバイスの寄生容量を含む。

0174

受動回路部72が能動回路部71に接続される場合、電界効果トランジスタFET2は、ソースが受動回路部72のポート#0に接続され、ゲートが受動回路部72のポート#2および電界効果トランジスタFET3のドレインに接続され、ドレインが受動回路部72のポート#1および電界効果トランジスタFET3のゲートに接続される。

0175

また、電界効果トランジスタFET3は、ソースが受動回路部72のポート#0に接続され、ゲートが受動回路部72のポート#1および電界効果トランジスタFET2のドレインに接続され、ドレインが受動回路部72のポート#2および電界効果トランジスタFET2のゲートに接続される。

0176

このように、電界効果トランジスタ711,712は、ソース接地のトランジスタであり、クロスカップリングによって受動回路部72に接続される。

0177

なお、発振回路70においては、ポート#0を接地するようにしてもよい。

0178

2ポートを有する発振回路70が安定に発振するための安定条件式は、式(26)において、n=2と設定することによって導き出される。そして、この安定条件式の導出においては、2個の電界効果トランジスタFET2,FET3は、等しい伝達コンダクタンスを有するものと仮定する。この仮定によって、能動回路部71のアドミタンス行列<Y>は、次式のようになる。

0179

0180

そして、受動回路部72のインピーダンス行列<Z>は、対称行列からなると仮定し、式(43)を式(18)に適用すると、次式が得られる。

0181

0182

そして、行列<A>の行列式を演算すると、次式になる。

0183

0184

受動回路部72は、パワーを生成することがないので、式(45)の右辺の第1項は、常に正である。即ち、Re{Z11}≧Re{Z12}である。その結果、式(21)から次式に示す発振条件が得られる。

0185

0186

そして、式(44)および式(46)を式(26)へ代入すると、次式が得られる。

0187

0188

式(13)を用いて式(47)を極座標に変換すると、次式が得られる。

0189

0190

式(48)は、発振回路70が安定に発振するための安定条件式を示し、この安定条件式は、2つのインピーダンスZ11,Z12を連結した線が右回りに回転するときに発振回路70が安定に発振することを意味する。

0191

図18は、図17に示す受動回路部72の回路図である。受動回路部72は、抵抗素子721,724,727と、誘導素子722,725,728と、容量素子723,726,729とからなる。

0192

抵抗素子721,724,727は、図3の(a)に示す抵抗素子11からなり、誘導素子722,725,728は、図3の(c)に示す誘導素子13からなり、容量素子723,726,729は、図3の(b)に示す容量素子12からなる。

0193

抵抗素子721は、ノード730,731間に接続され、誘導素子722は、ノード731,732間に接続され、容量素子723は、ノード732,733間に接続される。その結果、抵抗素子721、誘導素子722および容量素子723は、ノード730,733間に直列に接続される。

0194

抵抗素子724は、ノード730,734間に接続され、誘導素子725は、ノード734,735間に接続され、容量素子726は、ノード735,736間に接続される。その結果、抵抗素子724、誘導素子725および容量素子726は、ノード730,736間に直列に接続される。

0195

抵抗素子727は、ノード736,737間に接続され、誘導素子728は、ノード737,738間に接続され、容量素子729は、ノード738,739間に接続される。その結果、抵抗素子727、誘導素子728および容量素子729は、ノード736,739間に直列に接続される。

0196

このように、受動回路部72は、抵抗R、容量CおよびインダクタンスLを回路パラメータとする回路構成からなる。

0197

図17に示す受動回路部72が図18に示す回路図からなる場合について、式(48)に示す安定条件式を用いて発振回路70が安定に発振するか否かを評価する方法を説明する。なお、図18に示す回路図において、抵抗素子721,724,727は、それぞれ、抵抗R1,R2,R1を有し、誘導素子722,725,728は、それぞれ、インダクタンスL1,L2,L1を有し、容量素子723,726,729は、それぞれ、容量C1,C2,C1を有するものとする。

0198

この場合、受動回路部72のインピーダンス行列<Z>の4個の構成要素のうち、式(48)に示す安定条件式に含まれるZ11−Z12は、次式によって表される。

0199

0200

従って、式(48)に示す安定条件式に含まれるZ11−Z12は、受動回路部72の回路全体のパラメータR1,R2,C1,C2,L1,L2を用いて表されることになる。

0201

図19は、式(49)によって示されるZ11−Z12の複素平面上における軌跡を示す模式図である。図19の(a)において、横軸は、Z11−Z12の実部を表し、縦軸は、Z11−Z12の虚部を表す。また、図19の(b)において、横軸は、周波数ω01によって規格化された周波数ωを表し、縦軸は、∠Z11−Z12を表す。

0202

周波数ωを0から2ω01まで変化させると、Z11−Z12の軌跡は、左回りに1回転するような軌跡になる(図19の(a)参照)。そして、周波数ω=1.3ω01〜1.7ω01の区間[A3,B3]において、d∠(Z11−Z12)/dω<0となり、区間[A3,B3]以外の区間において、d∠(Z11−Z12)/dω>0となる。

0203

従って、受動回路部72が図18に示す回路図からなる場合、発振回路70は、区間[A3,B3]において、安定に発振し、区間[A3,B3]以外の区間において発振が不安定になる。

0204

上述したように、発振回路70の受動回路部72が図18に示す回路図からなる場合、式(48)に示す安定条件式を用いて発振回路70が安定に発振するか否かを評価できる。また、式(48)に示す安定条件式を用いて、d∠(Z11−Z12)/dω<0になるように受動回路部72の回路パラメータを決定し、安定して発振する発振回路70を設計することもできる。

0205

正帰還発振器の場合、発振回路30が安定に発振するための安定条件式は、式(11)(=式(14))によって表され、n(n≧2)ポートを有する発振器の場合、発振回路40が安定に発振するための安定条件式は、式(26)によって表される。そして、式(11)および式(26)によって表される安定条件式は、上述したように、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることからなる。

0206

従って、この発明においては、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることからなる安定条件式を用いて、発振回路が安定に発振するか否かを評価するとともに、安定に発振する発振回路を設計する。

0207

また、n(n≧2)ポートを有する発振回路において、能動回路部が電圧制御電流源(VCCS)である場合、発振回路が安定して発振するための安定条件式は、式(32)によって表され、能動回路部が電流制御電流源(CCCS)である場合、発振回路が安定して発振するための安定条件式は、式(41)によって表され、能動回路部が2個の電圧制御電流源(VCCS)からなる場合、発振回路が安定して発振するための安定条件は、式(48)によって表される。

0208

そして、式(32)、式(41)および式(48)は、式(26)から導出されるので、式(32)、式(41)および式(48)によって表される安定条件式は、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることを満たす。

0209

また、式(32)、式(41)および式(48)によって表される安定条件式は、能動回路部の種類に応じて式(26)から導出されるので、この発明においては、nポートを有する発振回路が安定に発振するための安定条件式は、能動回路部の種類に応じて決定されることを特徴とする。

0210

そして、式(32)によって表される安定条件式、式(41)によって表される安定条件式、および式(48)によって表される安定条件式の各々は、能動回路部の種類に応じた安定条件式である「回路別条件式」を構成する。

0211

記憶手段3は、正帰還発振回路およびnポートを有する発振回路に応じて、それぞれ、式(11)によって表される安定条件式および式(26)によって表される安定条件式を記憶する。そして、記憶手段3は、設計/評価手段5からの要求に応じて、式(11)によって表される安定条件式および式(26)によって表される安定条件式のいずれかを設計/評価手段5へ出力する。

0212

以下、発振回路の評価方法および設計方法について説明する。なお、発振回路の評価方法および設計方法を説明するにつき、図6図8に示す発振回路50を用いる。

0213

図20は、図6図8に示す発振回路50の回路図を作成する方法を説明するための図である。設計/評価装置10のユーザは、発振回路50の回路図を作成するための指示を受付手段1から設計/評価装置10に入力する。より具体的には、ユーザは、次に示す6個の指示Com1〜Com6を受付手段1から設計/評価装置10に順次入力する。

0214

(i)指示Com1:図3の(f)に示すインピーダンス素子17を図20に示すポー
ト#1とノード527との間およびノード527とポート#2との間に接続するた
めの指示
(ii)指示Com2:図3の(a)に示す抵抗素子11を図20に示すノード527,
528間およびノード528,530間に接続するための指示
(iii)指示Com3:図3の(b)に示す容量素子12を図20に示すノード528
,529間に接続するための指示
(iv)指示Com4:図3の(c)に示す誘導素子13を図20に示すノード528,
531間に接続するための指示
(v)指示Com5:図3の(e)に示す制御電流源素子16を図20に示すノード5
32,533間に接続するための指示

0215

回路図作成手段2は、指示Com1〜Com5をバスBSを介して受付手段1から順次受ける。そして、回路図作成手段2は、指示Com1に応じて、インピーダンス素子17を記憶手段3から読み出し、その読み出したインピーダンス素子17をポート#1とノード527との間およびノード527とポート#2との間に接続する。これにより、発振回路50の回路図のインピーダンス素子521,522が形成される。

0216

その後、回路図作成手段2は、指示Com2に応じて、抵抗素子11を記憶手段3から読出し、その読出した抵抗素子11をノード527,528間およびノード528,530間に接続に接続する。これにより、発振回路50の回路図の抵抗素子523,525が形成される。

0217

引き続いて、回路図作成手段2は、指示Com3に応じて容量素子12を記憶手段3から読出し、その読出した容量素子12をノード528,529間に接続する。これにより、発振回路50の回路図の容量素子524が形成される。

0218

そして、指示Com4に応じて誘導素子13を記憶手段3から読出し、その読出した誘導素子13をノード528,531間に接続する。これにより、発振回路50の回路図の誘導素子526が形成される。

0219

その後、回路図作成手段2は、指示Com5に応じて制御電流源素子16を記憶手段3から読出し、その読出した制御電流源素子16をノード532,533間に接続する。これにより、発振回路50の回路図の制御電流源素子511が形成され、発振回路50の回路図が完成する。

0220

回路図作成手段2は、発振回路50の回路図が完成すると、その完成した発振回路50の回路図をバスBSを介して表示手段4および設計/評価手段5へ出力する。表示手段4は、回路図作成手段2から受けた発振回路50の回路図を表示する。

0221

一方、ユーザは、表示手段4に表示された発振回路50の回路図を見て、発振回路50の設計または評価を行なうための設計/評価指示を受付手段1から設計/評価装置10へ入力する。

0222

設計/評価手段5の条件式演算手段5Aは、受付手段1から設計/評価指示を受け、回路図作成手段2から発振回路50の回路図を受けると、発振回路50の回路図を参照して、発振回路50が2ポートを有する発振回路であることを検知する。

0223

そうすると、条件式演算手段5Aは、2ポートを有する発振回路が安定に発振するための安定条件式(=式(26))をバスBSを介して記憶手段3から読み出す。そして、条件式演算手段5Aは、発振回路50の能動回路部51が電圧制御電流源VCCSからなることを検知し、記憶手段3から読み出した安定条件式(=式(26))を用いて、上述した方法(式(27)〜式(31)を経由する方法)によって、能動回路部51が電圧制御電圧源VCCSからなる場合の回路別条件式(=式(32))を導出する。

0224

まず、発振回路50を評価する場合について説明する。

0225

[発振回路の評価]
この場合、ユーザは、発振回路50の受動回路部52を構成するインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値と、これらの値を用いて発振回路50が安定に発振するか否かを評価するための指示Com7とを受付手段1から設計/評価装置10へ入力する。

0226

設計/評価手段5の回路別設計/評価手段5Bは、条件式演算手段5Aから回路別条件式(=式(32))を受けるとともに、インピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値と、指示Com7とをバスBSを介して受付手段1から受け、発振回路50の回路図を回路図作成手段2からバスBSを介して受ける。

0227

そして、回路別設計/評価手段5Bは、発振回路50の回路図に基づいて、インピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの値をそれぞれインピーダンス素子521,522、抵抗素子523,525、容量素子324および誘導素子526の値として用いて受動回路部52のインピーダンスz12を演算し、その演算したインピーダンスz12の角∠z12を更に演算する。

0228

その後、回路別設計/評価手段5Bは、演算した角∠z12の周波数ωに対する軌跡(図11)を描き、角∠z12の軌跡をバスBSを介して表示手段4へ出力する。

0229

表示手段4は、設計/評価手段5(回路別設計/評価手段5B)から受けた角∠z12の軌跡を表示する。これにより、ユーザは、発振回路50における角∠z12の軌跡を知ることができ、発振回路50が安定に発振するか否かを評価できる。即ち、ユーザは、角∠z12の軌跡の傾きが全ての周波数ωにおいて負であれば、発振回路50は安定に発振すると評価し、角∠z12の軌跡の傾きが全ての周波数ωにおいて正であれば、発振回路50の発振は不安定であると評価し、角∠z12の軌跡の傾きが一部の周波数ω区間において負であれば、発振回路50は、その一部の周波数ω区間において安定に発振すると評価する。

0230

なお、回路別設計/評価手段5Bは、角∠z12を周波数ωで微分してd∠z12/dωを更に演算し、d∠z12/dωが、“負”であるか、“正”であるか、更に一部の周波数ω区間において“負”であるかを判定し、その判定結果を表示手段4に表示するようにしてもよい。

0231

[発振回路の設計]
次に、発振回路50を設計する方法について説明する。この場合、ユーザは、発振回路50を設計するための指示Com8と、インピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLのそれぞれの数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]とを受付手段1から設計/評価装置10へ入力する。

0232

そして、設計/評価手段5の回路別設計/評価手段5Bは、バスBSを介して指示Com8と、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]とを受付手段1から受け、発振回路50の回路図を回路図作成手段2から受ける。その後、回路別設計/評価手段5Bは、指示Com8に応じて、発振回路50の回路図におけるインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLをそれぞれ数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]において変化させ、回路別条件式(=式(32))を用いて発振回路50が安定して発振するようにインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値を決定する。

0233

そして、設計/評価手段5(回路別設計/評価手段5B)は、決定したインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値をバスBSを介して表示手段4へ出力し、表示手段4は、設計/評価手段5から受けたインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値を表示する。

0234

これにより、ユーザは、発振回路50が安定して発振するためのインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値を知ることができる。

0235

発振回路50が安定して発振するためのインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値を知ることができれば、ユーザは、安定して発振する発振回路50を作製できるので、設計/評価手段5(回路別設計/評価手段5B)が、発振回路50が安定して発振するようにインピーダンスZ1,Z2、抵抗R1,R2、容量CおよびインダクタンスLの各値を決定することは、発振回路50を設計することに相当する。

0236

[発振回路の他の設計]
設計/評価手段5(回路別設計/評価手段5B)は、回路別条件式(=式(32))のみを評価項目として発振回路50を設計するのではなく、回路別条件式(=式(32))に他の評価項目を加えて発振回路50を設計するようにしてもよい。この場合の評価項目としては、例えば、次に示す評価項目が想定される。

0237

EV1)回路別条件式(=式(32))を満たし、かつ、発振回路50の部品数が所
定数
(EV2)回路別条件式(=式(32))を満たし、かつ、発振回路50のコストが所
定のコスト
(EV3)回路別条件式(=式(32))を満たし、かつ、発振回路50の面積が所定
の面積
(EV4)回路別条件式(=式(32))を満たし、かつ、発振回路50の部品数が所
定数、コストが所定のコストおよび面積が所定の面積のうち少なくとも2つを
満足

0238

評価項目(EV1)が使用される場合、ユーザは、部品数の所定数Nstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および評価項目(EV1)を満たすように発振回路50を設計するための指示Com9を受付手段1から設計/評価装置10へ入力する。

0239

設計/評価手段5(回路別設計/評価手段5B)は、バスBSを介して、所定数Nstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および指示Com9を受ける。そして、設計/評価手段5(回路別設計/評価手段5B)は、指示Com9に応じて、部品数が所定数Nstdになるように、インピーダンス素子Z、抵抗素子R、容量素子Cおよび誘導素子Lの数を決定する。

0240

例えば、所定数Nstdが”3個”であれば、設計/評価手段5(回路別設計/評価手段5B)は、インピーダンス素子Z、抵抗素子R、容量素子Cおよび誘導素子Lの中から3個の素子を選択し、その選択した3個の素子によって受動回路部52の回路図を作成するように回路図作成手段2へ指示する。より具体的には、設計/評価手段5(回路別設計/評価手段5B)は、3個の素子として、1個の抵抗素子、1個の容量素子および1個の誘導素子を選択したのであれば、図20に示す受動回路部52の回路図からインピーダンス素子521,522を削除した回路図を作成するように回路図作成手段2へ指示する。

0241

そして、回路図作成手段2は、設計/評価手段5(回路別設計/評価手段5B)からの指示に応じて、図20に示す発振回路50の作成と同じ動作によって、インピーダンス素子521,522を削除した受動回路部52の回路図を作成して設計/評価手段5(回路別設計/評価手段5B)へ出力する。

0242

設計/評価手段5(回路別設計/評価手段5B)は、回路図作成手段2からの回路図を用に基づいて、抵抗素子523,525、容量素子524および誘導素子526の値をそれぞれ数値範囲[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]において変化させ、発振回路50が安定して発振するように抵抗素子523,525、容量素子524および誘導素子526の値を決定する。

0243

設計/評価手段5(回路別設計/評価手段5B)は、上述した動作を繰返し実行し、評価項目(EV1)を満足するように発振回路50を設計する。

0244

評価項目(EV2)が使用される場合、ユーザは、所定のコストCstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および評価項目(EV2)を満たすように発振回路50を設計するための指示Com10を受付手段1から設計/評価装置10へ入力する。

0245

設計/評価手段5(回路別設計/評価手段5B)は、バスBSを介して、所定のコストCstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および指示Com10を受ける。そして、設計/評価手段5(回路別設計/評価手段5B)は、指示Com10に応じて、所定のコストCstdになるように、抵抗素子11、容量素子12、誘導素子13およびインピーダンス素子17の中から素子を選択する。

0246

この場合、設計/評価手段5(回路別設計/評価手段5B)は、図3の(a)〜(c),(f)に示す抵抗素子11、容量素子12、誘導素子13およびインピーダンス素子17の各コストを保持しており、指定された所定のコストCstdになるように素子を選択し、その選択した素子によって受動回路部52の回路図を作成するように回路図作成手段2へ指示する。

0247

回路図作成手段2は、設計/評価手段5(回路別設計/評価手段5B)からの指示に従って受動回路部52の回路図を作成して設計/評価手段5(回路別設計/評価手段5B)へ出力する。設計/評価手段5(回路別設計/評価手段5B)は、回路図作成手段2から受動回路部52の回路図を受けると、上述した方法によって、発振回路50が安定して発振するように各素子の値を決定する。

0248

評価項目(EV3)が使用される場合、ユーザは、所定の面積Sstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および評価項目(EV3)を満たすように発振回路50を設計するための指示Com11を受付手段1から設計/評価装置10へ入力する。

0249

設計/評価手段5(回路別設計/評価手段5B)は、バスBSを介して、所定の面積Sstd、数値範囲[Z1min〜Z1max],[Z2min〜Z2max],[R1min〜R1max],[R2min〜R2max],[Cmin〜Cmax],[Lmin〜Lmax]および指示Com11を受ける。そして、設計/評価手段5(回路別設計/評価手段5B)は、指示Com11に応じて、所定の面積Sstdになるように、抵抗素子11、容量素子12、誘導素子13およびインピーダンス素子17の中から素子を選択する。

0250

この場合、設計/評価手段6は、図3の(a)〜(c),(f)に示す抵抗素子11、容量素子12、誘導素子13およびインピーダンス素子17の各面積を保持しており、指定された所定の面積Sstdになるように素子を選択し、その選択した素子によって受動回路部52の回路図を作成するように回路図作成手段2へ指示する。

0251

回路図作成手段2は、設計/評価手段5(回路別設計/評価手段5B)からの指示に従って受動回路部52の回路図を作成して設計/評価手段5(回路別設計/評価手段5B)へ出力する。設計/評価手段5(回路別設計/評価手段5B)は、回路図作成手段2から受動回路部52の回路図を受けると、上述した方法によって、発振回路50が安定して発振するように各素子の値を決定する。

0252

評価項目(EV4)が使用される場合も、上述した方法と同じ方法によって、発振回路50が安定して発振するように各素子の値が決定される。

0253

なお、設計/評価装置10は、発振回路50を設計または評価する方法と同じ方法によって発振回路30,60,70を設計または評価する。

0254

上記においては、2ポートを有する発振回路を評価または設計する場合について説明したが、正帰還発振回路および3個以上のポートを有する発振回路についても、受動回路部の回路図を決定することにより、式(11)または式(26)を用いて上述した方法によって、正帰還発振回路および3個以上のポートを有する発振回路を評価でき、または安定に発振する正帰還発振回路および3個以上のポートを有する発振回路を設計できる。そして、3個以上のポートを有する発振回路については、式(26)においてnを3以上の整数に設定して能動回路部41(図5参照)の種類(電圧制御電流源VCCSおよび電流制御電流源CCCS等)に応じた回路別条件式を上述した方法によって導出し、受動回路部42の回路全体のパラメータをその導出した回路別条件式に代入して発振回路が安定に発振するか否かを評価するとともに、その導出した回路別条件式が成立するように受動回路部42の回路全体のパラメータを決定して安定に発振する発振回路を設計する。

0255

図21は、発振回路を評価または設計する動作を説明するためのフローチャートである。一連の動作が開始されると、受付手段1は、ユーザからの設計/評価指示を受付け(ステップS1)、その受付けた設計/評価指示をバスBSを介して回路図作成手段2および設計/評価手段5へ出力する。

0256

回路図作成手段2は、受付手段1から受けた設計/評価指示に応じて、発振回路30,40,50,60,70の回路図を作成する。即ち、回路図作成手段2は、発振回路30,40,50,60,70の能動回路部31,41,51,61,71および受動回路部32,42,52,62,72の回路図を作成する(ステップS2)。そして、回路図作成手段2は、作成した回路図をバスBSを介して設計/評価手段5へ出力する。

0257

そうすると、設計/評価手段5は、受付手段1からの設計/評価指示および回路図作成手段2からの回路図を受ける。そして、設計/評価手段5は、回路図作成手段2から受けた回路図が正帰還発振回路の回路図またはnポートを有する発振回路の回路図のいずれを示すかを判別し、その判別結果に応じた安定条件式をバスBSを介して記憶手段3から読み出す。より具体的には、設計/評価手段5は、回路図作成手段2から受けた回路図が正帰還発振回路の回路図である場合、式(11)に示す安定条件式を記憶手段3から読み出し、回路図作成手段2から受けた回路図がnポートを有する発振回路の回路図である場合、式(26)に示す安定条件式を読み出す(ステップS3)。

0258

そして、設計/評価手段5は、回路図作成手段2によって作成された回路図からなる発振回路を記憶手段3から読み出した安定条件式を用いて設計または評価する(ステップS4)。そして、一連の動作は終了する。

0259

図22は、図21に示すステップS4の詳細な動作を説明するためのフローチャートである。なお、図22に示すフローチャートは、回路図作成手段2によって作成された回路図がnポートを有する発振回路の回路図である場合に実行される。

0260

図21に示すステップS3の後、設計/評価手段5の条件式演算手段5Aは、回路図作成手段2から受けた回路図の能動回路部の種類を検出し、その検出した能動回路部の種類に応じた回路別条件式を記憶手段3から読み出した安定条件式(=式(26))に基づいて演算する(ステップS41)。

0261

そして、条件式演算手段5Aは、その演算した回路別条件式を回路別設計/評価手段5Bへ出力する。回路別設計/評価手段5Bは、条件式演算手段5Aから回路別条件式を受け、回路図作成手段2から回路図を受ける。そして、回路別設計/評価手段5Bは、回路図作成手段2から受けた回路図からなる発振回路を条件式演算手段5Aから受けた回路別条件式を用いて設計または評価する(ステップS42)。その後、一連の動作は、終了する。

0262

図23は、図22に示すステップS42の詳細な動作を説明するためのフローチャートである。なお、図23に示すフローチャートは、発振回路を評価する動作を説明するためのフローチャートである。

0263

図22に示すステップS41の後、回路別設計/評価手段5Bは、受付手段1から入力された受動回路部の回路全体のパラメータ(抵抗素子11、容量素子12および誘導素子13等)を回路別条件式(式(32)、式(41)および式(48)のいずれか)に代入して安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)を演算する(ステップS421)。

0264

そして、回路別設計/評価手段5Bは、演算した安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)が回路別条件式(式(32)、式(41)および式(48)のいずれか)を満たすか否かを判定する(ステップS422)。

0265

回路別設計/評価手段5Bは、安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)が回路別条件式(式(32)、式(41)および式(48)のいずれか)を満たすとき、発振回路は安定して発振すると評価し(ステップS423)、安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)が回路別条件式(式(32)、式(41)および式(48)のいずれか)を満たさないとき、発振回路の発振は不安定であると評価する(ステップS424)。

0266

なお、ステップS422〜S424においては、回路別設計/評価手段5Bは、周波数ωを変化させながら安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)を演算し、その演算した安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)が回路別条件式(式(32)、式(41)および式(48)のいずれか)を満たすか否かを判定して発振回路を評価する。

0267

また、回路別設計/評価手段5Bは、演算した安定評価ファクタ(d∠Z12/dω;d∠Z11/dωおよびd∠Z12/dω;d∠(Z11−Z12)/dωのいずれか)が回路別条件式(式(32)、式(41)および式(48)のいずれか)を満たす周波数ωの領域を検出し、その検出した領域において発振回路が安定であると判定するようにしてもよい。

0268

そして、ステップS423またはステップS424の後、一連の動作は終了する。

0269

図24は、図22に示すステップS42の詳細な動作を説明するための他のフローチャートである。なお、図24に示すフローチャートは、発振回路を設計する動作を説明するためのフローチャートである。

0270

図22に示すステップS41の後、回路別設計/評価手段5Bは、回路図作成手段2によって作成された回路図の受動回路部における回路全体のパラメータの数値を決定する(ステップS431)。この場合、回路別設計/評価手段5Bは、受付手段1から入力された回路パラメータの数値範囲(抵抗素子11等の数値範囲[Rmin〜Rmax]等)において決定する。

0271

そして、回路別設計/評価手段5Bは、決定したパラメータを回路別条件式に代入して安定評価ファクタを演算し(ステップS432)、その演算した安定評価ファクタが回路別条件式を満たすか否かを判定する(ステップS433)。

0272

安定評価ファクタが回路別条件式を満たさない場合、回路別設計/評価手段5Bは、受付手段1から入力された回路パラメータの数値範囲(抵抗素子11等の数値範囲[Rmin〜Rmax]等)において、パラメータの新たな数値を決定する(ステップS434)。

0273

その後、一連の動作は、ステップS432へ移行し、ステップS433において、安定評価ファクタが回路別条件式を満たすまで、上述したステップS432〜ステップS434が繰り返し実行される。

0274

そして、ステップS433において、安定評価ファクタが回路別条件式を満たすと判定されると、回路別設計/評価手段5Bは、決定したパラメータを用いて発振回路を設計する(ステップS435)。より具体的には、回路別設計/評価手段5Bは、決定したパラメータを回路図作成手段2へ出力し、その出力したパラメータを用いた回路図を作成するように回路図作成手段2を指示する。回路図作成手段2は、回路別設計/評価手段5Bによって決定されたパラメータを用いた回路図を作成して表示手段4へ出力し、表示手段4は、回路図作成手段2によって作成された回路図を表示する。

0275

これによって、一連の動作は終了する。

0276

また、上述した評価項目(EV1)〜(EV4)のいずれかを用いて、図24に示すフローチャートに従って発振回路を設計するようにしてもよい。この場合、ステップS433において、「部品数が所定数Nstdであるか否か」等の判定が追加される。

0277

図25は、この発明による発振回路の作製方法を説明するためのフローチャートである。一連の動作が開始されると、設計/評価装置10は、安定条件式を満たすように発振回路を設計する(ステップS11)。そして、設計/評価装置10によって設計された設計結果に基づいて、発振回路が作製される(ステップS12)。

0278

発振回路が作製されると、その作製された発振回路が安定して発振するか否かが評価される(ステップS13)。これにより、発振回路を作製する動作が終了する。

0279

なお、この発明においては、回路図作成手段2は、コンピュータグラフィックにより発振回路30,40,50,60,70の回路図を作成するようにしてもよい。

0280

上述した設計/評価装置10は、コンピュータによって容易に実現可能である。この場合、受付手段1は、キーボードからなり、記憶手段3は、ROM(Read Only Memory)およびRAM(Random Access Memory)からなり、表示手段4は、ディスプレイからなり、回路図作成手段2および設計/評価手段5は、CPU(Central Processing Unit)からなる。

0281

そして、ROMは、図21に示すステップS1〜ステップS4を備えるプログラム、図22に示すステップS41,S42を備えるプログラムおよび図23に示すステップS421〜ステップS424を備えるプログラム(または図24に示すステップS431〜ステップS435を備えるプログラム)を格納しており、CPUは、ROMに格納されたプログラムを読出して実行し、キーボードから入力されたユーザの指示に応じて、発振回路の回路図を作成してディスプレイに表示するとともに、その作成した回路図からなる発振回路を安定条件式(または回路別条件式)を用いて設計または評価する。この場合、CPUは、RAMをワークメモリとして使用する。

0282

この発明によれば、発振回路が安定して発振するための安定条件式(回路別条件式)を用いて発振回路を評価または設計するので、発振回路が安定して発振するか否かを容易に評価できるとともに、安定して発振する発振回路を容易に設計できる。そして、安定条件式(回路別条件式)は、従来、存在しない新規な条件式であるため、この安定条件式を用いれば、発振回路を容易に評価または設計できる。

0283

なお、図21に示すステップS1〜ステップS4を備えるプログラム、図22に示すステップS41,S42を備えるプログラムおよび図23に示すステップS421〜ステップS424を備えるプログラム(または図24に示すステップS431〜ステップS435を備えるプログラム)は、この発明による「発振回路の設計/評価をコンピュータに実行させるためのプログラム」を構成する。

0284

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0285

この発明は、発振回路を容易に設計または評価可能な発振回路の設計/評価装置に適用される。また、この発明は、発振回路の設計または評価をコンピュータに実行させるためのプログラムに適用される。更に、この発明は、安定に発振する発振回路を容易に作製可能な発振回路の作製方法に適用される。

図面の簡単な説明

0286

この発明の実施の形態による発振回路の設計/評価装置の構成を示す機能ブロック図である。
図1に示す設計/評価手段の一部の構成を示す機能ブロック図である。
図1に示す記憶手段が記憶する回路素子の概略図である。
正帰還発振器の構成を示す回路図である。
多端子発振器の構成を示す回路図である。
電界効果トランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。
図6に示す能動回路部を構成する能動デバイスを示す図である。
図6に示す受動回路部の回路図である。
図6に示す受動回路部の他の回路図である。
式(34)によって示されるインピーダンスZ12の複素平面上における軌跡を示す模式図である。
図10に示す角度θと周波数ωとの関係を示す図である。
式(35)によって表されるインピーダンスZ12の軌跡を示す図である。
バイポーラトランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。
図13に示す能動回路部を構成する能動デバイスを示す図である。
図13に示す受動回路部の回路図である。
式(42)によって表されるインピーダンスZ11,Z12を用いて演算されたZ12/Z11の軌跡を示す図である。
2個の電界効果トランジスタを能動デバイスとして用いた発振器のRF等価回路を示す回路図である。
図17に示す受動回路部の回路図である。
式(49)によって示されるZ11−Z12の複素平面上における軌跡を示す模式図である。
図6図8に示す発振回路の回路図を作成する方法を説明するための図である。
発振回路を評価または設計する動作を説明するためのフローチャートである。
図21に示すステップS4の詳細な動作を説明するためのフローチャートである。
図22に示すステップS42の詳細な動作を説明するためのフローチャートである。
図22に示すステップS42の詳細な動作を説明するための他のフローチャートである。
この発明による発振回路の作製方法を説明するためのフローチャートである。

符号の説明

0287

1 受付手段、2回路図作成手段、3 記憶手段、4 表示手段、5 設計/評価手段、5A条件式演算手段、5B 回路別設計/評価手段、11,523,525,532,535,622,624、721,724,727抵抗素子、11A,11B,12A,12B,13A,13B,14A,14B,15A,15B,16A,16B,17A,17B端子、12,524,533,536,623,625,723,726,729容量素子、13,526,534,537,621,626,722,725,728誘導素子、14,16,511制御電流源素子、17,521,522インピーダンス素子、30,40,50,60,70発振回路、31,41,51,61,71能動回路部、32,42,52,52A,62,72受動回路部、527〜533,538〜546,627〜638、730〜739ノード。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ