図面 (/)

技術 プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性(afterimage−generating)誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。

出願人 エルジーエレクトロニクスインコーポレイティド
発明者 ジョンユンクォンキムグンス
出願日 2006年2月20日 (14年0ヶ月経過) 出願番号 2006-042649
公開日 2007年2月1日 (13年0ヶ月経過) 公開番号 2007-025627
状態 未査定
技術分野 陰極線管以外の表示装置の制御 ガス放電表示管の制御
主要キーワード 変形波形 立下りパルス 残像性 プリリセット 最高電圧レベル 電磁気的干渉 最低電圧レベル セットダウン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2007年2月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

プラズマディスプレイ装置及びその駆動方法を改善することにより、駆動時に生じる残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法を提供する。

解決手段

本発明のプラズマディスプレイ装置は、走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には第1の立下り波形印加した後、第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含む。

概要

背景

一般に、プラズマディスプレイ装置(Plasma Display Apparatus)は、前面基板背面基板の間に形成された隔壁により複数の単位セルをなすプラズマディスプレイパネルを含む。各セル内には、ネオン(Ne)、ヘリウム(He)またはネオン、又はヘリウムの混合気体(Ne+He)などの主放電気体と、少量のキセノンを含む不活性ガスとが充填されている。高周波電圧により放電が発生すると、不活性ガスは、真空紫外線(Vacuum Ultraviolet rays)を発生し、隔壁間に形成された蛍光体発光させて画像を表示する。このようなプラズマディスプレイ装置は、薄型かつ軽量の構成を採用できるので、次世代表示装置として脚光を浴びている。

図1は、一般的なプラズマディスプレイパネルの構造を示す図である。

図1に示すように、プラズマディスプレイパネル(Plasma Display Panel)は、画像が表示される表示面としての前面基板101であって、走査電極102と維持電極103とが対をなして形成された複数の維持電極対が配列されている前面パネル100と、背面を形成する背面基板111上に前記複数の維持電極対と交差する複数のアドレス電極113が配列されている背面パネル110とが、所定の間隔をあけて結合されてなる。

前面パネル100は、1つの放電セルで相互放電を起こし且つセルの発光を維持するための走査電極102及び維持電極103、すなわち透明なITO物質よりなる透明電極aと金属材質よりなるバス電極bとによって構成される走査電極102及び維持電極103の対を備える。走査電極102及び維持電極103は、放電電流を制限し、電極対間絶縁させる1以上の誘電体層104によって覆われらる。さらに、誘電体層104上には、誘電体層104をプラズマによるスパッタリングから保護すると共に、放電開始電圧を低減して放電条件を容易にするために、酸化マグネシウム(MgO)を蒸着した保護層105が形成される。

背面パネル110には、複数の放電空間、すなわち放電セルを形成させるためのストライプ状(stripe type)またはウェル状(well type)の隔壁112が平行に配列される。また、アドレス放電を行い放電セル内の不活性ガスが真空紫外線を発生させるようにする1以上のアドレス電極113が隔壁112に対して平行に配置される。背面パネル110の上面には、維持放電時に画像を表示するための可視光線を放出する赤色R、緑G、青色Bの蛍光体114が塗布される。アドレス電極113と蛍光体114との間には、アドレス電極113を保護するための誘電体層115が形成される。

このような構造のプラズマディスプレイパネルは、複数の放電セルがマトリクス状に配列されており、これら放電セルに所定のパルスを供給するための駆動回路を含む駆動部(図示せず)により駆動される。

図2は、従来のプラズマディスプレイ装置の画像を具現する方法を示す図である。

図2に示すように、プラズマディスプレイ装置は、1フレーム期間を放電回数の異なる複数のサブフィールドに分け、入力される映像信号階調値にあたるサブフィールド期間に、プラズマディスプレイパネルを発光させることで画像を表示する。

各サブフィールドは、放電を均一に起こすためのリセット期間と、放電セルを選択するためのアドレス期間と、放電回数により階調を具現する維持期間とに分けられる。例えば、256階調で画像を表示しようとする場合、1/60秒にあたるフレーム期間(16.67ms)は8つのサブフィールドに分けられる。

さらに、8つのサブフィールドのそれぞれは、リセット期間、アドレス期間及び維持期間に分けられる。ここで、維持期間は、各サブフィールドにおいて2n(n=0,1,2,3,4,5,6,7)の割合で増加する。このように各サブフィールドにおける維持期間が変わることにより、画像の階調(Gray level)を表現するようになる。

このようなプラズマディスプレイ装置の駆動原理について説明すると、図3a及び図3bのようになる。

図3aは、従来のプラズマディスプレイ装置の駆動波形を示す図である。

図3aに示すように、プラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電セルを選択するためのアドレス期間と、選択されたセルの表示放電を維持するための維持期間と、放電されたセル内の壁電荷消去するための消去期間とに分けられて駆動される。

リセット期間のセットアップ期間では、すべての走査電極に立上りランプRamp−upをなすセットアップ波形が同時に印加される。このセットアップ波形によって全画面の放電セル内では弱い暗放電(Dark Discharge)が起こる。このセットアップ放電によってアドレス電極と維持電極上には正極性の壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。

リセット期間のセットダウン期間では、セットアップ期間においてセットアップ波形が印加された後、セットアップ放電の最高電圧レベルよりも低い電圧レベルから所定の負極性電圧ベルまで立ち下がる立下りランプRamp−downをなすセットダウン波形が印加される。このセットダウン波形がセル内で微弱消去放電を起こすことにより、走査電極に形成された余剰壁電荷を充分に消去させる。このセットダウン放電により、安定したアドレス放電を生じるに足る壁電荷が放電セル内に均一に残留する。

アドレス期間では、負極性波形をなす走査波形が走査電極に順次に供給されると共に、走査波形に同期してアドレス電極に正極性波形をなすアドレス波形が印加される。この走査波形とアドレス波形の電位差とリセット期間に生成された壁電圧とが加えられることにより、アドレス波形が印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持波形の印加時に維持放電が発生するに足る壁電荷が形成される。維持電極には、アドレス期間中に、走査電極との電位差を減らして走査電極との間で生じる誤放電を抑えるために、正極性のバイアス電圧Vzbを有する波形が印加される。

維持期間では、走査電極と維持電極とに正極性の波形をなす維持波形Susが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持波形とが加えられることにより、各維持波形が印加される度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。

維持期間では、走査電極と維持電極とに維持パルスsusが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持パルスが加えられることにより、各維持パルスが加えられる度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。

維持放電が完了後、消去期間では、短パルス幅低電圧レベルを有する消去波形Ramp−ersが維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。

次に、このような駆動波形により放電セル内に分布する壁電荷を図3bを参照して説明する。

図3bは、従来の駆動波形により放電セル内に分布する壁電荷を説明するための図である。

図3bを参照すると、リセット期間のセットアップ期間にはセットアップ波形が走査電極Yに印加され、維持電極Z及びアドレス電極Xにはセットアップ波形より相対的に低い電位の波形が印加される。これにより、図3bの(a)の如く走査電極Y上には負極性電荷が蓄積され、維持電極Z及びアドレス電極X上には正極性の電荷が蓄積される。

その後、セットダウン期間では、セットダウン波形が走査電極Yに供給され、維持電極Z及びアドレス電極Xには所定のバイアス電圧、好ましくはグランドレベルGNDの電圧が供給及び維持されることで、図3bの(b)の如くセットアップ期間に放電セル内に蓄積された余剰壁電荷の一部を消去させる。このような消去過程を通じて、それぞれの放電セル内における壁電荷分布が均一化される。

その後、アドレス期間では、図3bの(c)の如く、走査電極Yに供給される走査波形とアドレス電極Xに印加されるアドレス波形とによってアドレス放電が発生する。

その後、維持期間では、図3bの(d)の如く、走査電極Yと維持電極Zに維持波形が交互に印加されて維持放電が発生する。

一方、従来、セットダウン期間において、セットアップ期間中に走査電極Yとアドレス電極Xとの間に蓄積された壁電荷は消去され、走査電極Yと維持電極Zとの間に蓄積された壁電荷は残留する。

また、従来、R(Red)、G(Green)、B(Blue)の各セルが1つの単位ピクセル(pixel)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも1つのセルがターンオフ(turn off)状態を維持すると、隣り合うセルの電荷(charged particle)が前記ターンオフ状態を維持するセルに拡散される。ここで、R(Red)、G(Green)、B(Blue)の各セルが1つの単位ピクセル(Pixel)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも1つのセルがターンオフ(turn off)状態を維持すると、前記単位ピクセルは表示される画面で単色パターンを形成する。

単位ピクセルが単色パターンを形成するとき、ターンオフ状態が持続されるセルはターンオンになってはならない。しかし、セットダウン期間中に固着した壁電荷と隣り合うセルから拡散された電荷(charged particle)とにより、アドレス期間中に走査電極Yと維持電極Zとの間で誤放電が発生する。これを残像性誤放電と言う。従来のプラズマディスプレイ装置では、アドレス期間中に生じる残像性誤放電が次の維持期間に影響を及ぼし、維持放電が維持されることから、スポット発生の問題が生じる。

概要

プラズマディスプレイ装置及びその駆動方法を改善することにより、駆動時に生じる残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法を提供する。本発明のプラズマディスプレイ装置は、走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には第1の立下り波形を印加した後、第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含む。a

目的

本発明は、上記問題点に鑑みなされたもので、その目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法及びその駆動方法を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には第1の立下り波形印加した後、第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置

請求項2

前記正極性の波形は、前記維持電極対に印加される維持波形電圧レベルが同一であることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項3

前記第1の立下り波形と前記第2の立下り波形の最低電圧レベルは、負極性であることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項4

前記第1の立下り波形と前記第2の立下り波形の最低電圧レベルは、相異なることを特徴とする、請求項3に記載のプラズマディスプレイ装置。

請求項5

前記第1の立下り波形の最低電圧レベルが前記第2の立下り波形の最低電圧レベルよりも高いことを特徴とする、請求項4に記載のプラズマディスプレイ装置。

請求項6

前記第1の立下り波形の最低電圧レベルの絶対値は、前記第2の立下り波形の最低電圧レベルの絶対値の30%以下であることを特徴とする、請求項5に記載のプラズマディスプレイ装置。

請求項7

前記駆動パルス制御部は、前記リセット期間中において、前記走査電極に印加されるセットアップ波形最高電圧レベルによって前記第1の立下り波形の最低電圧レベルを制御することを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項8

前記第1の立下り波形の最低電圧レベルは、−50V以上、−10V以下であることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項9

前記第1の立下り波形の幅は、10μs以上、30μs以下であることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項10

前記第1の立下り波形は、前記第2の立下り波形と同一の電圧源から供給されることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項11

前記第1の立下り波形は、少なくとも一つのサブフィールド期間に印加されることを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項12

前記駆動パルス制御部は、前記第2の立下り波形が印加される間に、前記維持電極をグランド(GND)レベルに維持することを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項13

前記駆動パルス制御部は、前記リセット期間前プリリセット期間の制御を更に実行し、前記駆動パルス制御部は、前記プリリセット期間において、前記維持電極対のうちいずれかの電極には、正極性の波形を印加し、他の電極には、前記正極性の波形とは逆極性の波形を印加するように、前記駆動部を制御することを特徴とする、請求項1に記載のプラズマディスプレイ装置。

請求項14

前記プレリセット期間を含むサブフィールドにおける前記第1の立下り波形の最低電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおける前記第1の立下り波形の最低電圧レベルとは異なることを特徴とする、請求項13に記載のプラズマディスプレイ装置。

請求項15

前記プレリセット期間を含むサブフィールドにおけるセットアップ波形の最高電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおけるセットアップ波形の最高電圧レベルとは異なることを特徴とする、請求項13に記載のプラズマディスプレイ装置。

請求項16

走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、所定の電圧レベルから立ち下がる第1の立下り波形を印加した後、前記第1の立下り波形と同じ前記所定の電圧レベルから立ち下がる第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。

請求項17

前記所定の電圧レベルは、グランド(GND)レベルであることを特徴とする、請求項16に記載のプラズマディスプレイ装置。

請求項18

前記駆動パルス制御部は、前記第2の立下り波形が印加される間に、前記維持電極をグランド(GND)レベルに維持することを特徴とする、請求項16に記載のプラズマディスプレイ装置。

請求項19

走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、セットアップ波形の最高電圧レベルよりも低い第1の電圧レベルから立ち下がる第1の立下り波形を印加した後、前記第1の電圧レベルよりも低い第2の電圧レベルから立ち下がる第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。

請求項20

前記第1の電圧レベルは、前記走査電極に印加される走査基準波形と同一の電圧レベルであることを特徴とする、請求項19に記載のプラズマディスプレイ装置。

請求項21

前記駆動パルス制御部は、前記第2の立下り波形が印加される間に、前記維持電極をグランド(GND)レベルに維持することを特徴とする、請求項19に記載のプラズマディスプレイ装置。

請求項22

走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中に前記走査電極にはそれぞれの最低電圧レベルが負極性である第1の立下り波形及び第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。

請求項23

走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、それぞれの最低電圧レベルが負極性である第1の立下り波形及び第2の立下り波形を印加し、前記維持電極には、前記第1の立下り波形が印加される間に正極性の波形を印加し、前記第2の立下り波形が印加される間に前記維持電極をグランド(GND)レベルに維持するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。

請求項24

走査電極及び維持電極を含む維持電極対と、前記維持電極対と交差するアドレス電極との交差部において放電セルをなすプラズマディスプレイ装置の駆動方法であって、(a)前記走査電極にセットアップ波形を印加する段階と、(b)前記走査電極に、最低電圧レベルが負極性である第1の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極に正極性の波形を印加する段階と、(c)前記走査電極に、最低電圧レベルが負極性である第2の立下り波形を印加する段階と、を含むことを特徴とするプラズマディスプレイ装置の駆動方法。

背景技術

0001

一般に、プラズマディスプレイ装置(Plasma Display Apparatus)は、前面基板背面基板の間に形成された隔壁により複数の単位セルをなすプラズマディスプレイパネルを含む。各セル内には、ネオン(Ne)、ヘリウム(He)またはネオン、又はヘリウムの混合気体(Ne+He)などの主放電気体と、少量のキセノンを含む不活性ガスとが充填されている。高周波電圧により放電が発生すると、不活性ガスは、真空紫外線(Vacuum Ultraviolet rays)を発生し、隔壁間に形成された蛍光体発光させて画像を表示する。このようなプラズマディスプレイ装置は、薄型かつ軽量の構成を採用できるので、次世代表示装置として脚光を浴びている。

0002

図1は、一般的なプラズマディスプレイパネルの構造を示す図である。

0003

図1に示すように、プラズマディスプレイパネル(Plasma Display Panel)は、画像が表示される表示面としての前面基板101であって、走査電極102と維持電極103とが対をなして形成された複数の維持電極対が配列されている前面パネル100と、背面を形成する背面基板111上に前記複数の維持電極対と交差する複数のアドレス電極113が配列されている背面パネル110とが、所定の間隔をあけて結合されてなる。

0004

前面パネル100は、1つの放電セルで相互放電を起こし且つセルの発光を維持するための走査電極102及び維持電極103、すなわち透明なITO物質よりなる透明電極aと金属材質よりなるバス電極bとによって構成される走査電極102及び維持電極103の対を備える。走査電極102及び維持電極103は、放電電流を制限し、電極対間絶縁させる1以上の誘電体層104によって覆われらる。さらに、誘電体層104上には、誘電体層104をプラズマによるスパッタリングから保護すると共に、放電開始電圧を低減して放電条件を容易にするために、酸化マグネシウム(MgO)を蒸着した保護層105が形成される。

0005

背面パネル110には、複数の放電空間、すなわち放電セルを形成させるためのストライプ状(stripe type)またはウェル状(well type)の隔壁112が平行に配列される。また、アドレス放電を行い放電セル内の不活性ガスが真空紫外線を発生させるようにする1以上のアドレス電極113が隔壁112に対して平行に配置される。背面パネル110の上面には、維持放電時に画像を表示するための可視光線を放出する赤色R、緑G、青色Bの蛍光体114が塗布される。アドレス電極113と蛍光体114との間には、アドレス電極113を保護するための誘電体層115が形成される。

0006

このような構造のプラズマディスプレイパネルは、複数の放電セルがマトリクス状に配列されており、これら放電セルに所定のパルスを供給するための駆動回路を含む駆動部(図示せず)により駆動される。

0007

図2は、従来のプラズマディスプレイ装置の画像を具現する方法を示す図である。

0008

図2に示すように、プラズマディスプレイ装置は、1フレーム期間を放電回数の異なる複数のサブフィールドに分け、入力される映像信号階調値にあたるサブフィールド期間に、プラズマディスプレイパネルを発光させることで画像を表示する。

0009

各サブフィールドは、放電を均一に起こすためのリセット期間と、放電セルを選択するためのアドレス期間と、放電回数により階調を具現する維持期間とに分けられる。例えば、256階調で画像を表示しようとする場合、1/60秒にあたるフレーム期間(16.67ms)は8つのサブフィールドに分けられる。

0010

さらに、8つのサブフィールドのそれぞれは、リセット期間、アドレス期間及び維持期間に分けられる。ここで、維持期間は、各サブフィールドにおいて2n(n=0,1,2,3,4,5,6,7)の割合で増加する。このように各サブフィールドにおける維持期間が変わることにより、画像の階調(Gray level)を表現するようになる。

0011

このようなプラズマディスプレイ装置の駆動原理について説明すると、図3a及び図3bのようになる。

0012

図3aは、従来のプラズマディスプレイ装置の駆動波形を示す図である。

0013

図3aに示すように、プラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電セルを選択するためのアドレス期間と、選択されたセルの表示放電を維持するための維持期間と、放電されたセル内の壁電荷消去するための消去期間とに分けられて駆動される。

0014

リセット期間のセットアップ期間では、すべての走査電極に立上りランプRamp−upをなすセットアップ波形が同時に印加される。このセットアップ波形によって全画面の放電セル内では弱い暗放電(Dark Discharge)が起こる。このセットアップ放電によってアドレス電極と維持電極上には正極性の壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。

0015

リセット期間のセットダウン期間では、セットアップ期間においてセットアップ波形が印加された後、セットアップ放電の最高電圧レベルよりも低い電圧レベルから所定の負極性電圧ベルまで立ち下がる立下りランプRamp−downをなすセットダウン波形が印加される。このセットダウン波形がセル内で微弱消去放電を起こすことにより、走査電極に形成された余剰壁電荷を充分に消去させる。このセットダウン放電により、安定したアドレス放電を生じるに足る壁電荷が放電セル内に均一に残留する。

0016

アドレス期間では、負極性波形をなす走査波形が走査電極に順次に供給されると共に、走査波形に同期してアドレス電極に正極性波形をなすアドレス波形が印加される。この走査波形とアドレス波形の電位差とリセット期間に生成された壁電圧とが加えられることにより、アドレス波形が印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持波形の印加時に維持放電が発生するに足る壁電荷が形成される。維持電極には、アドレス期間中に、走査電極との電位差を減らして走査電極との間で生じる誤放電を抑えるために、正極性のバイアス電圧Vzbを有する波形が印加される。

0017

維持期間では、走査電極と維持電極とに正極性の波形をなす維持波形Susが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持波形とが加えられることにより、各維持波形が印加される度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。

0018

維持期間では、走査電極と維持電極とに維持パルスsusが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持パルスが加えられることにより、各維持パルスが加えられる度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。

0019

維持放電が完了後、消去期間では、短パルス幅低電圧レベルを有する消去波形Ramp−ersが維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。

0020

次に、このような駆動波形により放電セル内に分布する壁電荷を図3bを参照して説明する。

0021

図3bは、従来の駆動波形により放電セル内に分布する壁電荷を説明するための図である。

0022

図3bを参照すると、リセット期間のセットアップ期間にはセットアップ波形が走査電極Yに印加され、維持電極Z及びアドレス電極Xにはセットアップ波形より相対的に低い電位の波形が印加される。これにより、図3bの(a)の如く走査電極Y上には負極性電荷が蓄積され、維持電極Z及びアドレス電極X上には正極性の電荷が蓄積される。

0023

その後、セットダウン期間では、セットダウン波形が走査電極Yに供給され、維持電極Z及びアドレス電極Xには所定のバイアス電圧、好ましくはグランドレベルGNDの電圧が供給及び維持されることで、図3bの(b)の如くセットアップ期間に放電セル内に蓄積された余剰壁電荷の一部を消去させる。このような消去過程を通じて、それぞれの放電セル内における壁電荷分布が均一化される。

0024

その後、アドレス期間では、図3bの(c)の如く、走査電極Yに供給される走査波形とアドレス電極Xに印加されるアドレス波形とによってアドレス放電が発生する。

0025

その後、維持期間では、図3bの(d)の如く、走査電極Yと維持電極Zに維持波形が交互に印加されて維持放電が発生する。

0026

一方、従来、セットダウン期間において、セットアップ期間中に走査電極Yとアドレス電極Xとの間に蓄積された壁電荷は消去され、走査電極Yと維持電極Zとの間に蓄積された壁電荷は残留する。

0027

また、従来、R(Red)、G(Green)、B(Blue)の各セルが1つの単位ピクセル(pixel)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも1つのセルがターンオフ(turn off)状態を維持すると、隣り合うセルの電荷(charged particle)が前記ターンオフ状態を維持するセルに拡散される。ここで、R(Red)、G(Green)、B(Blue)の各セルが1つの単位ピクセル(Pixel)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも1つのセルがターンオフ(turn off)状態を維持すると、前記単位ピクセルは表示される画面で単色パターンを形成する。

0028

単位ピクセルが単色パターンを形成するとき、ターンオフ状態が持続されるセルはターンオンになってはならない。しかし、セットダウン期間中に固着した壁電荷と隣り合うセルから拡散された電荷(charged particle)とにより、アドレス期間中に走査電極Yと維持電極Zとの間で誤放電が発生する。これを残像性誤放電と言う。従来のプラズマディスプレイ装置では、アドレス期間中に生じる残像性誤放電が次の維持期間に影響を及ぼし、維持放電が維持されることから、スポット発生の問題が生じる。

発明が解決しようとする課題

0029

本発明は、上記問題点に鑑みなされたもので、その目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法及びその駆動方法を提供することにある。

0030

また、本発明の他の目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、表示される単色パターンで生じるスポットを防止することがことができるプラズマディスプレイ装置及びその駆動方法を提供することにある。

0031

また、本発明のまた他の目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、印加されるパルスにより生じる表示画面(screen)の歪みを防止することができるプラズマディスプレイ装置及びその駆動方法を提供することにある。

課題を解決するための手段

0032

本発明のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、第1の立下り波形を印加した後、第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。

0033

本発明の正極性の波形は、前記維持電極対に印加される維持波形と電圧レベルが同一であることを特徴とする。

0034

本発明の第1の立下り波形と前記第2の立下り波形の最低電圧レベルは、負極性であることを特徴とする。

0035

本発明の第1の立下り波形と前記第2の立下り波形の最低電圧レベルは、相異なることを特徴とする。

0036

本発明は、第1の立下り波形の最低電圧レベルが前記第2の立下り波形の最低電圧レベルよりも高いことを特徴とする。

0037

本発明の第1の立下り波形の最低電圧レベルの絶対値は、前記第2の立下り波形の最低電圧レベルの絶対値の30%以下であることを特徴とする。

0038

本発明は、リセット期間中において、前記走査電極に印加されるセットアップ波形の最高電圧レベルによって前記第1の立下り波形の最低電圧レベルが制御されることを特徴とする。

0039

本発明の第1の立下り波形の最低電圧レベルは、−50V以上、−10V以下であることを特徴とする。

0040

本発明の第1の立下り波形の幅は、10μs以上、30μs以下であることを特徴とする。

0041

本発明の第1の立下り波形は、前記第2の立下り波形と同一の電圧源から供給されることを特徴とする。

0042

本発明の第1の立下り波形は、少なくとも一つのサブフィールド期間に印加されることを特徴とする。

0043

本発明の第2の立下り波形が印加される間に、前記維持電極は、グランド(GND)レベルに維持されることを特徴とする。

0044

本発明は、リセット期間前に、前記維持電極対のうちいずれかの電極には、正極性の波形が印加され、他の電極には、前記正極性の波形とは逆極性の波形が印加されるプレリセット期間を含むことを特徴とする。

0045

本発明のプレリセット期間を含むサブフィールドにおける前記第1の立下り波形の最低電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおける前記第1の立下り波形の最低電圧レベルとは異なることを特徴とする。

0046

本発明のプレリセット期間を含むサブフィールドにおけるセットアップ波形の最高電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおけるセットアップ波形の最高電圧レベルとは異なることを特徴とする。

0047

本発明の他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、所定の電圧レベルから立ち下がる第1の立下り波形を印加した後、前記第1の立下り波形と同じ前記所定の電圧レベルから立ち下がる第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。

0048

ここで、前記所定の電圧レベルは、グランド(GND)レベルであることを特徴とする。

0049

また、第2の立下り波形が印加される間に、前記維持電極は、グランド(GND)レベルを維持することを特徴とする。

0050

本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、セットアップ波形の最高電圧レベルよりも低い第1の電圧レベルから立ち下がる第1の立下り波形を印加した後、前記第1の電圧レベルよりも低い第2の電圧レベルから立ち下がる第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。

0051

ここで、第1の電圧レベルは、前記走査電極に印加される走査基準波形と同じ電圧レベルであることを特徴とする。

0052

また、第2の立下り波形が印加される間に、前記維持電極は、グランド(GND)レベルを維持することを特徴とする。

0053

本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極にはそ、れぞれの最低電圧レベルが負極性である第1の立下り波形と第2の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。

0054

本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、それぞれの最低電圧レベルが負極性である第1の立下り波形と第2の立下り波形を印加し、前記維持電極には、前記第1の立下り波形が印加される間に正極性の波形を印加し、前記第2の立下り波形が印加される間に前記維持電極をグランド(GND)レベルを維持するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。

0055

本発明のプラズマディスプレイ装置の駆動方法は、走査電極及び維持電極を含む維持電極対と、前記維持電極対と交差するアドレス電極の交差部に放電セルをなすプラズマディスプレイ装置の駆動方法であって、(a)前記走査電極にセットアップ波形を印加する段階と、(b)前記走査電極に、最低電圧レベルが負極性である第1の立下り波形を印加し、前記第1の立下り波形が印加される間に前記維持電極に正極性の波形を印加する段階と、(c)前記走査電極に最低電圧レベルが負極性である第2の立下り波形を印加する段階と、を含むことを特徴とする。

発明の効果

0056

本発明は、残像性誤放電を抑制することができる効果がある。

0057

また、本発明は、表示される単色パターンにおけるスポット(spots)を防止することができる。

0058

また、本発明は、表示画面の歪みを防止することができる。

0059

また、本発明は、表示される画像に補色残像見えることを防止することができる。

発明を実施するための最良の形態

0060

以下、本発明による具体的な実施の形態を添付図を参照して説明する。

0061

<第1の実施の形態>
図4は、本発明の第1の実施の形態によるプラズマディスプレイ装置の構造を説明するための図である。

0062

図4に示すように、本発明の第1の実施の形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル400、データ駆動部410、走査駆動部420、維持駆動部430、駆動パルス制御部440及び駆動電圧発生部450を備える。

0063

プラズマディスプレイパネル400には、走査電極Y1〜Yn及び維持電極Zと、前記走査電極Y1〜Yn及び維持電極Zと交差する複数のアドレス電極X1〜Xmとが形成される。

0064

データ駆動部410は、プラズマディスプレイパネル400に形成されたアドレス電極X1〜Xmにデータを印加する。ここで、データは、外部から入力される映像信号を処理する映像信号処理部(図示せず)で処理された映像信号データである。データ駆動部410は、駆動パルス制御部440からのデータタイミング制御信号CTRXに応答してデータをサンプリングしてラッチした後、アドレス電圧Vaを有するアドレスパルスをそれぞれのアドレス電極X1〜Xmに供給する。

0065

走査駆動部420は、プラズマディスプレイパネル400に形成された走査電極Y1〜Ynを駆動する。先ず、走査駆動部420は、リセット期間中に、駆動パルス制御部440の制御下で維持電圧Vsとセットアップ電圧Vsetupとの組み合わせによりランプ波形をなすセットアップパルスを走査電極Y1〜Ynに供給する。

0066

また、走査駆動部420は、それぞれ負極性電圧レベルから立ち下がる第1の立下り波形Ramp−down1と第2の立下り波形Ramp−down2をなす第1の立下りパルスと第2立下りパルスを走査電極Y1〜Ynに供給する。ここで、第2の立下り波形をなす第2立下りパルスは、従来のセットダウンパルスと同じパルスである。すなわち、セットアップパルス供給後、全放電セルの壁電荷を均一に消去させる機能を行う。本発明の第1の実施の形態では、第2立下りパルスを供給する前に所定の立下りパルス、すなわち第1の立下り波形をなす第1の立下りパルスを走査電極Y1〜Ynに供給する。第1の立下りパルスはターンオフ状態を持続するセルの走査電極Y1〜Ynと維持電極Zとの間に固着する壁電荷を消去するためのパルスである。壁電荷の一部を消去するために第1の立下りパルスが印加される間に、維持駆動部430では、正極性の波形をなすパルスを維持電極Zに供給する。これについては、以下の図5a図8を参照して詳細に説明する。

0067

その後、アドレス期間中に走査基準電圧Vscから走査電圧−Vyに下降する走査パルスを走査電極Y1〜Ynのそれぞれに順次に供給する。その後、走査駆動部420は、維持期間中に、グランド(GND)レベルと維持電圧Vsとの間で振幅する少なくとも1以上の維持パルスを、維持放電を行うために走査電極Y1〜Ynに供給する。

0068

維持駆動部430は、プラズマディスプレイパネル400に共通電極として形成された維持電極Zを駆動する。本発明の第1の実施の形態による維持駆動部430は、駆動パルス制御部440の制御下で走査電極Y1〜Ynに第1の立下りパルスが印加される間に、正極性パルスを維持電極Zに供給する。また、走査電極Y1〜Ynに第2立下りパルスが印加される間に、維持電極Zはグランド(GND)レベルを保持する。また、アドレス期間中にバイアス電圧Vzbを維持電極Zに供給し、維持期間中に、グランド(GND)レベルと維持電圧Vsとの間で振幅する少なくとも1以上の維持パルスを、維持放電を行うために維持電極Zに供給する。

0069

駆動パルス制御部440は、プラズマディスプレイパネル400の駆動時にデータ駆動部410、走査駆動部420及び維持駆動部430を制御する。すなわち、駆動パルス制御部440は、前記のようなリセット期間、アドレス期間、維持期間にデータ駆動部410、走査駆動部420及び維持駆動部430の動作タイミング同期化を制御するためのタイミング制御信号CTRX、CTRY、CTRZを生成し、それぞれの駆動部410、420、430にそれぞれのタイミング制御信号CTRX、CTRY、CTRZを伝送する。

0070

ここで、データ制御信号CTRXには、データをサンプリングするためのサンプリングクロックラッチ制御信号、データ駆動部410内のエネルギー回収回路及び駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。走査制御信号CTRYには、走査駆動部420内のエネルギー回収回路と駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。維持制御信号CTRZには、維持駆動部430内のエネルギー回収回路と駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。

0071

駆動電圧発生部450は、駆動パルス制御部440とそれぞれの駆動部410、420、430に必要な駆動電圧を発生させて供給する。すなわち、駆動電圧発生部450は、セットアップ電圧Vsetup、走査基準電圧Vsc、走査電圧−Vy、維持電圧Vs、アドレス電圧Va及びバイアス電圧Vzbを発生する。このような駆動電圧は、放電ガス組成放電セル構造によって変わることができる。ここで、本発明の第1の実施の形態によるプラズマディスプレイ装置によって具現される駆動波形及びプラズマディスプレイパネル内に分布する壁電荷の状態を説明すると、図5a及び図5bのようになる。

0072

図5aは、本発明の第1の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図である。

0073

図5aに示すように、本発明の第1の実施の形態によるプラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、選択されたセルの放電を維持するための維持期間と、放電されたセル内の壁電荷を消去するための消去期間とに分けられて駆動される。

0074

リセット期間において、セットアップ期間には、全走査電極に立上りランプRamp−upをなすセットアップ波形が同時に印加される。セットアップ波形によって全画面の放電セル内には弱い暗放電(Dark Discharge)が発生する。セットアップ放電によってアドレス電極と維持電極上には正極性壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。

0075

本発明の第1の実施の形態では、残像性誤放電を防止するために走査電極と維持電極との間に形成された壁電荷を選択的に消去する。このために、走査電極にはセットアップ期間にセットアップ波形が供給された後、グランド(GND)レベルから次第に立ち下がる波形をなす負極性の第1の立下り波形が印加される。第1の立下り波形と同期して維持電極には正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。

0076

このような消去放電が発生することにより、プラズマディスプレイ装置は、ターンオフ状態が持続されるセルに蓄積されている余剰壁電荷を選択的に消去する。これにより、誤放電の発生を抑制することにより、単色パターン具現時にスポットが発生することを防止することができる。

0077

第1の立下り波形は、グランド(GND)レベルから、−50V以上、−10V以下の範囲内の値をとる最低電圧レベルまで立ち下がる。第1の立下り波形が、しきい値−50V未満に下がると、走査電極と維持電極との間で消去放電が過度に発生して、消去光によって暗残像(dark afterimage)があらわれる。また、第1の立下り波形がしきい値−10Vを超えると、走査電極と維持電極との間で消去放電が起こらない。従って、第1の立下り波形の最小電圧レベルを−50V以上、−10V以下の範囲内の値とする。

0078

本発明の第1の実施の形態による第1の立下り波形の最低電圧レベルは、セットアップ期間に印加されるセットアップ波形の最高電圧レベルによって制御される。蓄積される壁電荷の量がセットアップ波形の最高電圧レベルにより変わるため、セットアップ波形の最高電圧レベルに応じて第1の立下り波形の最低電圧レベルを制御することで、消去される壁電荷量を制御することができる。これについては、次の図6を参照して詳細に説明する。

0079

また、第1の立下り波形は、十分な消去放電時間を確保するためにその幅を10μs以上、30μs以下にすることが好ましい。

0080

本発明の第1の実施の形態による第1の立下り波形は、第2の立下り波形、すなわち従来のセットダウン波形と同一電圧源から供給される電圧を用いることにより、ハードウェア構成において製造コストを低減することができる。同一の電圧源から供給される電圧の切換えタイム(switching time)を調節することにより、第1の立下り波形と第2の立下り波形を具現することができる。

0081

ここで、本発明の第1の実施の形態では、第2の立下り波形と同一の電圧源の電圧を用いるが、第1の立下り波形の最低電圧レベルの絶対値は第2の立下り波形の最低電圧−Vyレベルの絶対値の30%以下であることを特徴とする。

0082

第1の立下り波形の最低電圧レベルの絶対値が第2の立下り波形の最低電圧レベルの絶対値(約200V)の30%(約60V)を超過すると、走査電極と維持電極との間で発生する消去放電により生じる消去光が増える。特に、ターンオフ状態が続くセルには多量の壁電荷が蓄積されているため、これらセルの消去光が他のセルの消去光よりも明るい。よって、単色パターンが具現される画像の領域においては前記単色の補色(complementary color)に該当する暗残像(complementary color afterimage)が発生し、これを補色残像と称する。本発明の第1の実施の形態では、第1の立下り波形によってあらわれる補色残像を考慮に入れ、上記の如く、第1の立下り波形の最低電圧レベルの絶対値を、第2の立下り波形の最低電圧レベルの絶対値の30%以下に制御する。

0083

また、本発明の第1の実施の形態による維持電極に印加される正極性の波形は、維持期間中に印加される維持波形と同じ電圧Vsレベルを有する。そこで、走査電極に印加される第1の立下り波形と正極性波形との間で電位差を形成して消去放電を行い、その結果、ハードウェア構成面で製造コストを低減することができる。

0084

セットダウン期間では、グランド(GND)レベルから、最低電圧レベルが第1の立下り波形よりも低い所定の電圧−Vyレベルまで立ち下がる第2の立下り波形が、走査電極に印加される。第2の立下り波形が走査電極に印加される間に、維持電極はグランド(GND)レベルを保持する。これにより、セル内に走査電極とアドレス電極との間で消去放電を起こすことにより、走査電極とアドレス電極との間に形成されている過剰な壁電荷を充分に消去させる。第2の立下り波形により、安定したアドレス放電を生じるに足る壁電荷がセル内に均一に残留する。すなわち、第2の立下り波形は従来のセットダウン波形と同じ機能を行う。

0085

アドレス期間では、負極性走査波形が走査電極に順次に印加されると共に、走査波形に同期してアドレス電極に正極性のアドレス波形が印加される。この走査波形とアドレス波形との電位差と、リセット期間に生成された壁電圧とが加えられることにより、アドレス波形が印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持電圧Vsレベルの維持波形の印加時に放電が発生するに足る壁電荷が形成される。維持電極には、アドレス期間中に、走査電極との電位差を減らして走査電極との間で生じる誤放電を抑えるために、正極性バイアス電圧Vzbを有する波形が供給される。

0086

維持期間では、走査電極と維持電極に正極性の波形をなす維持波形Susが交互に印加される。維持波形Susは、グランド(GND)レベルと維持電圧Vsとの間で振幅する。維持波形Susの最高電圧レベルはVsである。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持波形とが加えられることにより、各維持波形が印加される度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。

0087

維持放電が完了後、消去期間では、短パルス幅と低電圧レベルを有する消去波形Ramp−ersが維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。このような本発明の第1の実施の形態による駆動波形によって放電セル内に分布するようになる壁電荷を、図5bを参照して説明すると、次のとおりである。

0088

図5bは、本発明の第1の実施の形態による駆動波形による放電セル内に分布する壁電荷を説明するための図である。

0089

図5bを参照すると、リセット期間のセットアップ期間には、セットアップ波形が走査電極Yに印加され、維持電極Z及びアドレス電極Xにはセットアップ波形よりも相対的に低い電位の波形が印加される。これにより、図5bの(a)の如く、走査電極Y上には負極性電荷が蓄積され、維持電極Z及びアドレス電極X上には正極性の電荷が蓄積される。

0090

図示のR、G、Bの単位ピクセルのうちRセルとGセルはターンオン状態を持続的に維持し、Bセルはターンオフ状態を持続的に維持して単色パターンをなす。ここで、ターンオフ状態を持続的に維持するBセルには、ターンオン状態を持続的に維持する隣接R、Gセルから拡散する電荷(Charged particle)が伝達される。

0091

その後、第1の立下り波形印加期間では、第1の立下り波形が走査電極Yに供給され、正極性の波形が維持電極Zに供給される。これにより、図5b(b)の如く、壁電荷が過剰形成されたBセルの走査電極Yと維持電極Zとの間で消去放電が発生する。

0092

その後、セットダウン期間では、最低電圧レベルが第1の立下り波形よりも低い第2の立下り波形が走査電極Yに供給され、維持電極Z及びアドレス電極Xには所定のバイアス電圧、好ましくはグランドレベルGNDの波形が印加され、維持される。これにより、図5bの(c)の如く、セットアップ期間で形成された壁電荷の一部を消去する。このような消去過程を経てそれぞれの放電セル内における壁電荷の分布が均一化される。

0093

その後、アドレス期間では、走査電極Yに供給される走査波形とアドレス電極Xに供給されるアドレス波形により、図5b(d)の如くアドレス放電が発生する。

0094

その後、維持期間では、走査電極Yと維持電極Zに維持波形が少なくとも1回以上交互に印加されることで、図5b(e)の如く維持放電が発生する。

0095

図6は、本発明の第1の実施の形態によるセットアップ波形と第1の立下り波形との関係を説明するための波形図である。

0096

図6に示すように、本発明の第1の実施の形態では、その必要に応じて走査電極に印加されるセットアップ波形の最高電圧レベルを調節することができる。時間的にそれぞれのフレーム単位で、または、さらに詳しくはサブフィールド単位で調節可能である。また、空間的にそれぞれの走査電極ライン単位で調節可能である。このとき、セットアップ波形の最高電圧レベルが高いほど放電セルに形成される壁電荷量も増加し、所定の量に達すると飽和状態になる。

0097

このように、最高電圧レベルが高いほど増加する壁電荷量を考慮に入れ、本発明の第1の実施の形態では、第1の立下り波形の最低電圧レベルをセットアップパルスの最高電圧レベルによって制御する。(a)〜(c)の如く、セットアップ波形の最高電圧レベルが高くなるにつれて第1の立下り波形の最低電圧レベルが低下し、このため、走査電極と維持電極との間で壁電荷が充分に消去される。

0098

図7は、本発明の第1の実施の形態によるプラズマディスプレイ装置の変形波形を示す図である。

0099

図7に示すように、本発明の第1の実施の形態による第1の立下り波形は、1フレーム中に少なくとも1つのサブフィールドに印加される。1フレーム中に全サブフィールドに第1の立下り波形を含ませると、残像性誤放電を効率よく抑制することができるが、時間的な制約のために他の波形の印加時間が相対的に減る。

0100

例えば、実際の表示光である維持放電光を示す維持期間を減らす場合、表示画面の輝度が減少し、コントラスト(contrast)が低下する。よって、本発明の第1の実施形態ではフレーム単位に印加される第1の立下り波形の個数時間的制約の克服と、残像性誤放電防止の二つの側面を考慮して決めるようにする。言い換えれば、本発明の第1の実施形態では、残像性誤放電防止と、維持期間の確保とを両立させるように、第1の立下り波形を適用するサブフィールドの個数を決定する。

0101

図8は、本発明の第1の実施形態によるプリリセットパルスを含む波形を説明するための波形図である。

0102

図8に示すように、本発明の第1の実施の形態による変形された波形は、リセット期間の前に、維持電極対のうちいずれかの電極には正極性の波形が印加され、他の電極には正極性の波形とは逆極性の波形が印加されるプレリセット(Pre-Reset)期間を含む。

0103

例えば、プレリセット期間には次第に立ち下がる負極性波形が走査電極に印加され、維持電圧Vsの正極性の波形が維持電極に印加される。また、アドレス電極にはグランド(GND)レベルの0Vが印加される。このとき、全放電セルでは走査電極と維持電極との間と、維持電極とアドレス電極との間で暗放電が起こり、壁電荷が形成される。

0104

各フレームごとに最初サブフィールドのリセット期間前にプレリセット波形が印加されることにより、全放電セルは同じ壁電荷分布を有し、初期化される。プリリセット期間を通じて安定した壁電荷状態を確保することにより、1フレーム中に各サブフィールドのセットアップ波形の最高電圧レベルを低めることができる。また、最高電圧レベルが低くなるにつれてセットアップ期間を短くすることができ、十分な駆動マージンを確保することができる。

0105

リセット期間のセットアップ期間では、走査電極に第1の正極性ランプRamp−up1波形と第2の正極性ランプRamp−up2波形のパルスが連続的に印加され、維持電極とアドレス電極には0Vが印加される。第1の正極性ランプRamp−up1波形の電圧は0Vから正極性維持電圧Vsレベルまで立ち上がり、第2の正極性ランプRamp−up2波形の電圧は正極性維持電圧Vsレベルからそれよりも高い最高電圧(Vsetup1またはVsetup2)レベルまで立ち上がる。セットアップ期間を通じて全放電セルには壁電荷が蓄積される。

0106

ここで、本発明の第1の実施形態では、走査電極に印加される第1のサブフィールドSF1のセットアップ波形の最高電圧Vsetup1レベルは、残りのサブフィールドSF2〜SFnのセットアップ波形の最高電圧Vsetup2レベルと異なっている。好ましくは、第1のサブフィールドSF1の最高電圧Vsetup1レベルを残りのサブフィールドSF2〜SFnの最高電圧Vsetup2レベルよりも高くする。第1のサブフィールドSF1は、残りのサブフィールドSF2〜SFnと比較して全放電セルの壁電荷状態がプレリセット期間を通じて初期化されたからである。よって、プレリセット期間に次いでの第1のサブフィールドSF1では、残りのサブフィールドSF2〜SFnと同じ壁電荷分布を確保するため、セットアップ波形の最高電圧レベルを残りのサブフィールドSF2〜SFnよりも高くする。

0107

セットアップ期間の以降、走査電極にはセットアップ波形の最高電圧レベルよりも低いグランド(GND)レベルに下がり、その後次第に立ち下がる負極性の第1の立下り波形が印加される。第1の立下り波形と同期して維持電極Zには正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。

0108

本発明の第1の実施の形態によるプリリセット期間を含む駆動波形では、第1のサブフィールドSF1の第1の立下り波形の最低電圧レベルは、残りのサブフィールドSF2〜SFnの第1の立下り波形の最低電圧レベルとは異なることを特徴とする。プレリセット波形の影響により、セットアップ期間以降に第1のサブフィールドSF1に形成された壁電荷量は、セットアップ期間以降に残りのサブフィールドSF2〜SFnに形成された壁電荷量よりも少量である。これは、残りのサブフィールドSF2〜SFnには既に所定量の壁電荷が形成されているからである。すなわち、第1のサブフィールドSF1では、ターンオフ状態を持続するセルの走査電極Y1〜Ynと維持電極Zとの間に固着する壁電荷が、残りのサブフィールドSF2〜SFnでターンオフ状態を持続するセルの走査電極Y1〜Ynと維持電極Zとの間に固着する壁電荷よりも少ない。従って、第1のサブフィールドSF1は弱い消去放電が起こるように第1の立下り波形を制御し、残りのサブフィールドSF2〜SFnは第1のサブフィールドよりも強い消去放電が起こるように第1の立下り波形を制御する。

0109

好ましくは、第1のサブフィールドSF1の第1の立下り波形の最低電圧レベルは、グランド(GND)レベルを基準に−20V以上、−10V以下であり、残りのサブフィールドSF2〜SFnの第1の立下り波形の最低電圧レベルは、−50V以上、−10V以下である。

0110

第1のサブフィールドSF1における第1の立下り波形がしきい値−20V未満に下がり、または残りのサブフィールドSF2〜SFnにおける第1の立下り波形がしきい値−50V未満に下がると、走査電極と維持電極との間で消去放電が過度に発生し、暗残像があらわれる。また、第1の立下り波形が−10Vを超えると、走査電極と維持電極との間で消去放電が起こらない。

0111

また、適度な消去放電期間を確保するために、好ましくは、第1のサブフィールドSF1の第1の立下り波形の幅を10μs以上20μs以下にし、残りのサブフィールドSF2〜SFnの第1の立下り波形の幅を20μs以上、30μs以下にする。

0112

リセット期間のセットダウン期間、アドレス期間及び維持期間は、図5aを参照して説明したので、ここではその説明を省略する。

0113

このように、第1の立下り波形を用いて、駆動時に単色パターンを示す領域におけるターンオフ状態が持続するセルに蓄積されている余剰壁電荷を選択的に消去することにより、スポット問題を一層効率よく改善することができる。さらに、第1の立下り波形の最低電圧レベルを制限することにより、補色残像の発生を事前に防止することができる。

0114

<第2の実施の形態>
図9は、本発明の第2の実施形態によるプラズマディスプレイ装置の構造を説明するための図である。

0115

図9に示すように、本発明の第2の実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル900、データ駆動部910、走査駆動部920、維持駆動部930、駆動パルス制御部940及び駆動電圧発生部950を備える。

0116

プラズマディスプレイパネル900には、走査電極Y1〜Yn及び維持電極Zと、前記走査電極Y1〜Yn及び維持電極Zと交差する複数のアドレス電極X1〜Xmとが形成される。

0117

データ駆動部910は、プラズマディスプレイパネル900に形成されたアドレス電極X1〜Xmにデータを印加する。ここで、データは、外部から入力される映像信号を処理する映像信号処理部(図示せず)で処理された映像信号データである。データ駆動部910は、駆動パルス制御部940からのデータタイミング制御信号CTRXに応答してデータをサンプリングしてラッチした後、アドレス電圧Vaを有するアドレスパルスをそれぞれのアドレス電極X1〜Xmに供給する。

0118

走査駆動部920は、プラズマディスプレイパネル900に形成された走査電極Y1〜Ynを駆動する。先ず、走査駆動部920は、リセット期間中に、駆動パルス制御部940の制御下で駆動電圧発生部950から印加される維持電圧Vsとセットアップ電圧Vsetupの組み合わせによりランプ波形をなすセットアップパルスを走査電極Y1〜Ynに供給する。

0119

また、走査駆動部950は、それぞれ負極性電圧レベルから立ち下がる第1の立下り波形Ramp−down1と第2の立下り波形Ramp−down2をなす第1の立下りパルスと第2立下りパルスを走査電極Y1〜Ynに供給する。ここで、第2の立下り波形をなす第2立下りパルスは、従来のセットダウンパルスと同じパルスである。すなわち、セットアップパルス供給後、全放電セルの壁電荷を均一に消去させる機能を行う。本発明の第2の実施の形態では、第2立下りパルスを供給する前に所定の立下りパルス、すなわち第1の立下り波形をなす第1の立下りパルスを走査電極Y1〜Ynに供給する。第1の立下りパルスはターンオフ状態を持続するセルの走査電極Y1〜Ynと維持電極Zとの間に固着する壁電荷を消去するためのパルスである。壁電荷の一部を消去するために第1の立下りパルスが印加される間に、維持駆動部930では、正極性の波形をなすパルスを維持電極Zに供給する。

0120

このとき、本発明の第2の実施の形態による第1の立下りパルスは、セットアップパルスの最高電圧レベルよりも低い第1の電圧レベルから立ち下がり、第2立下りパルスは第1の電圧レベルよりも低い第2の電圧レベルから立ち下がる波形をなす。第1の電圧レベルは、走査期間中に走査電極Y1〜Ynに印加される走査基準波形の電圧Vscレベルと同じであり、第2の電圧レベルはグランド(GND)レベルである。これについては、図10を参照して詳細に説明する。

0121

その後、アドレス期間中に走査基準電圧Vscから走査電圧−Vyに印加される走査パルスを走査電極Y1〜Ynのそれぞれに順次に供給する。その後、走査駆動部920は、維持期間中に、グランド(GND)レベルと維持電圧Vsとの間で振幅する少なくても1以上の維持パルスを、維持放電を行うために走査電極Y1〜Ynに供給する。

0122

維持駆動部930は、プラズマディスプレイパネル900に共通電極として形成された維持電極Zを駆動する。本発明の第2の実施の形態による維持駆動部930は、駆動パルス制御部940の制御下で走査電極Y1〜Ynに第1の立下りパルスが印加される間に、維持パルスと同じ電圧Vsを有する正極性パルスを維持電極Zに供給する。また、維持駆動部930は、走査電極Y1〜Ynに第2立下りパルスが印加される間に、維持電極Zをグランド(GND)レベルに保持する。また、アドレス期間中にバイアス電圧Vzbを維持電極Zに供給し、維持期間中に、グランド(GND)レベルと維持電圧Vsとの間で揺れる少なくても1以上の維持パルスを、維持放電を行うために維持電極Zに供給する。

0123

駆動パルス制御部940は、プラズマディスプレイパネル490の駆動時にデータ駆動部910、走査駆動部920及び維持駆動部930を制御する。すなわち、駆動パルス制御部940は、前記のようなリセット期間、アドレス期間、維持期間にデータ駆動部910、走査駆動部920及び維持駆動部490の動作タイミングと同期化を制御するためのタイミング制御信号CTRX、CTRY、CTRZを生成し、それぞれの駆動部910、920、930にそれぞれのタイミング制御信号CTRX、CTRY、CTRZを伝送する。

0124

このとき、データ制御信号CTRXには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、データ駆動部910内のエネルギー回収回路及び駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。走査制御信号CTRYには、走査駆動部920内のエネルギー回収回路と駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。維持制御信号CTRZには、維持駆動部930内のエネルギー回収回路と駆動スィッチ素子のON/OFFタイムを制御するためのスィッチ制御信号が含まれる。

0125

駆動電圧発生部950は、駆動パルス制御部940とそれぞれの駆動部910、920、930に必要な駆動電圧を発生させて供給する。すなわち、駆動電圧発生部950は、セットアップ電圧Vsetup、走査基準電圧Vsc、走査電圧−Vy、維持電圧Vs、アドレス電圧Va及びバイアス電圧Vzbを発生する。このような駆動電圧は、放電ガスの組成や放電セル構造によって変わることができる。ここで、本発明の第2の実施の形態によるプラズマディスプレイ装置によって具現される駆動波形を説明すると、図10のようになる。

0126

図10は、本発明の第2の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図である。

0127

図10に示すように、本発明の第2の実施の形態によるプラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、選択されたセルの放電を維持するための維持期間と、放電されたセル内の壁電荷を消去するための消去期間とに分けられて駆動される。

0128

リセット期間において、セットアップ期間には全走査電極に立上りランプRamp−upをなすセットアップ波形が同時に印加される。セットアップ波形によって全画面の放電セル内には弱い暗放電(Dark Discharge)が発生する。セットアップ放電によってアドレス電極と維持電極上には正極性壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。

0129

本発明の第2の実施形態では、残像性誤放電を防止するために走査電極と維持電極との間に形成された壁電荷を選択的に消去する。このために、走査電極にはセットアップ期間に立上りランプ波形が供給された後、セットアップ波形の最高電圧レベルよりも低い第1の電圧レベルから所定の負極性電圧レベルに立ち下がる波形をなす第1の立下り波形が印加される。第1の立下り波形と同期して維持電極には正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。

0130

このような消去放電が発生することにより、プラズマディスプレイ装置は、ターンオフ状態が持続されるセルに蓄積されている余剰壁電荷を選択的に消去する。そこで、誤放電の発生を抑制することにより、単色パターン具現時にスポットが発生することを防止することができる。

0131

一方、固着した壁電荷を消去するために高い電圧レベルの正極性の波形、例えば維持電圧Vsレベルを有する正極性の波形を維持電極に印加する場合、セットアップ期間に形成された余剰壁電荷が原因でむしろ強い放電が発生する可能性が高い。この強い放電は、以降の維持放電に影響を与え、表示画面の歪みにつながる。かかる問題点を考慮に入れ、本発明の第2の実施の形態による第1の立下り波形は、正極性を有する第1の電圧レベルから次第に立ち下がる波形を有する。すなわち、第1の立下りパルスが印加されるとき、走査電極は正極性の第1の電圧レベルの電位を有し、維持電極は維持電圧レベルの電位を有するので、両電極間の電位差が大きくない。その結果、消去放電が過度に強くなることを抑制できる。

0132

本発明の第2の実施形態による第1の電圧レベルは、セットアップ波形の最高電圧レベルよりも低い。好ましくは、第1の電圧レベルは、走査期間中に印加される走査基準電圧Vscレベルと同じである。これにより、強い放電の発生を抑えるとともに、ハードウェア構成にかかるコストの低減が図れる。また、第1の立下り波形と維持電極に印加される正極性の波形との間で適度な電位差が形成されるため、第1の立下り波形が印加されると共に壁電荷の消去が行われる。ここで、第1の電圧レベル、すなわち走査基準電圧Vscの電圧レベルは110V以上、130V以下である。

0133

また、本発明の第2の実施形態では、壁電荷を安定的に消去するために、前述の如く正極性の第1の電圧レベルから立ち下がる第1の立下り波形により、電圧レベルの高い維持電圧Vsを、維持電極に印加される正極性の波形として用いても良い。維持波形と同じレベルの電圧Vsを用いることにより、前記第1の立下り波形と前記電圧Vsとの間に電位差を形成し、その結果、消去放電が可能となり、ハードウェア構成にかかるコストの低減が可能となる。また、実質的な回路構成においても、維持電圧Vs印加端にはエネルギー回収回路が形成されていることから、駆動時に生じる電磁気的干渉(EMI:Electro magnetic Interference)を低減することができ、正極性の波形のピーキング(Peaking)成分を減らすことができる。

0134

第1の立下り波形の負極性最低電圧レベルは、−50V以上、−10V以下である。第1の立下り波形がしきい値−50V未満に下がると、走査電極と維持電極との間で消去放電が起こりすぎで暗残像が生じる。また、第1の立下り波形が−10Vを超過すると、消去される壁電荷の量が走査電極と維持電極との間で生じる誤放電を抑制するに足りない。なぜなら、消去放電は第1の立下り波形の印加とともに行われはじめるが、壁電荷の消去は主に負極性電圧レベルで行われるからである。

0135

また、本発明の第2の実施形態においても、本発明の第1の実施形態と同様にして、第1の立下り波形の負極性の最低電圧レベルはセットアップ期間に印加されるセットアップ波形の最高電圧レベルによって制御される。第1の立下り波形の幅は、十分な消去放電時間を確保するために、10μs以上、30μs以下にする。また、第1の立下り波形と第2の立下り波形は、同一の電圧源から供給される電圧を用いる。また、本発明の第2の実施の形態では、第1の立下り波形と第2の立下り波形が同一の電圧源の電圧を用いるが、第1の立下り波形の最低電圧レベルの絶対値は第2の立下り波形の最低電圧−Vyレベルの絶対値の30%以下であることを特徴とする。

0136

また、本発明の第2の実施の形態によるセットダウン期間、アドレス期間、維持期間及び消去期間については本発明の第1の実施の形態で詳細に説明したので、ここではその説明を省略する。

0137

このように、第1の立下り波形を用いて、駆動時に単色パターンを示す領域におけるターンオフ状態を持続するセルに蓄積された余剰壁電荷を選択的に消去することにより、スポットの発生を効率よく防止することができる。

0138

また、第1の立下り波形は、正極性の電圧レベルから立ち下がる波形を有するため、高レベルの電圧を維持電極に印加するとしても強い放電の発生を抑えることができ、PDPの歪みを抑えることができる。また、第1の立下り波形の最低電圧レベルを制限することにより、補色残像の発生を防止することができる。

図面の簡単な説明

0139

一般的なプラズマディスプレイパネルの構造を示す図。
従来のプラズマディスプレイ装置の画像を具現する方法を示す図。
図3aは、従来のプラズマディスプレイ装置の駆動波形を示す図、図3bは、従来の駆動波形による放電セル内に分布する壁電荷を説明するための図。
本発明の第1の実施の形態によるプラズマディスプレイ装置の構造を説明するための図。
本発明の第1の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図。
本発明の第1の実施の形態による駆動波形による放電セル内に分布する壁電荷を説明するための図。
本発明の第1の実施の形態によるセットアップ波形と第1の立下り波形との関係を説明するための波形図。
本発明の第1の実施の形態によるプラズマディスプレイ装置の変形波形を示す図。
本発明の第1の実施の形態によるプレリセットパルスを含む波形を説明するための波形図。
本発明の第2の実施の形態によるプラズマディスプレイ装置の構造を説明するための図。
本発明の第2の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ソニー株式会社の「 表示装置」が 公開されました。( 2019/09/12)

    【課題・解決手段】サブフレーム期間の順序の設定を簡便化する。表示素子アレイ部は、1画面の表示期間であるフレーム期間毎に表示データに応じて階調表示が行われる複数の表示素子が配置される。表示制御部は、フレ... 詳細

  • 株式会社半導体エネルギー研究所の「 表示装置」が 公開されました。( 2019/09/12)

    【課題】液晶素子に印加される電圧を異ならせて視野角特性を改善する。【解決手段】本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印加される電圧値が異なる液晶表示装置である。各液晶素子に印... 詳細

  • 武漢華星光電技術有限公司の「 GOA回路及び液晶表示パネル」が 公開されました。( 2019/09/12)

    【課題・解決手段】本発明は、ローレベル信号を出力するためのローレベル信号源と、第1のハイレベル信号を出力するための第1のハイレベル信号源と、第2のハイレベル信号を出力するための第2のハイレベル信号源と... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ