図面 (/)

技術 記録媒体再生装置及び方法並びにディジタルPLL回路

出願人 ソニー株式会社
発明者 谷口誠悟
出願日 2005年2月18日 (16年0ヶ月経過) 出願番号 2005-042909
公開日 2006年8月31日 (14年5ヶ月経過) 公開番号 2006-228346
状態 未査定
技術分野 デジタル記録再生の信号処理 発信器の安定化、同期、周波数シンセサイザ
主要キーワード 同期補間 復号出力信号 強制制御 ループ出力 補間位相 LPF出力 フリーラン周波数 出力クロック周波数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2006年8月31日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

再生信号品質劣化したときのディジタルPLL回路におけるデッドロックを防止し、エラーレートを改善することを可能とする。

解決手段

制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)35と、入力信号位相位相検出部32で検出して得られる入力位相と上記仮想VCO35からのVCO位相とを比較して位相誤差を出力する位相比較部34と、この位相比較部34からの位相誤差をフィルタリングして制御信号として上記仮想VCO35に送るループフィルタであるLPF36とを有して成るディジタルPLL回路を有し、端子39には再生信号の品質劣化を検出して得られるリセット信号が入力される。このリセット信号によりLPF36をリセットすることにより、仮想VCO35の発振周波数を自走発振周波数にリセットする。

概要

背景

光磁気ディスク等の記録媒体から光学ヘッド等の再生ヘッドにより再生されたそのままの信号である再生RF(Radio Frequency)信号のクロック成分位相同期した出力信号を得るために、PLL(Phase Locked Loop)回路が用いられている。従来の一般的なアナログPLL回路では、再生RF信号と、VCO(Voltage Controlled Oscillator:電圧制御発振器)からの発振出力信号とを位相比較し、位相誤差直流成分を制御電圧としてVCOに帰還するような構成が用いられる。

このようなPLL回路により再生されたクロックに基づいて、再生信号から所定のコードパターンを有するフレーム同期信号を分離し、これらの同期信号とクロックとに基づいて再生信号のデータ処理を行うようにしている。

ところで、上記光磁気ディスク等の記録媒体の傷や汚れ等により再生信号にドロップアウト等の品質劣化が生じた場合、正常なクロック再生や同期信号の検出が行えなくなることがある。

例えば、特許文献1においては、同期信号の欠落を検出しVCOの入力を欠落前の状態にホールドする技術が開示され、特許文献2においては、再生RF信号欠落に基づきループフィルタへの入力を停止しVCOをフリーランとし、フレーム同期の検出ミスに対してループフィルタの制御を停止する技術が開示されている。

また、近年においては、小型省電力化多機能化高精度化高信頼性化、低価格化等の要求からアナログ回路ディジタル化が進んでおり、アナログPLL回路についてもディジタル化が図られている。

このようなディジタルPLL回路の従来例としては、例えば特許文献3、4に示すような技術が知られている。

特許第2763000号公報
特許第2856563号公報
特開2003−317405号公報
特許第2699363号公報

概要

再生信号の品質が劣化したときのディジタルPLL回路におけるデッドロックを防止し、エラーレートを改善することを可能とする。制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)35と、入力信号位相位相検出部32で検出して得られる入力位相と上記仮想VCO35からのVCO位相とを比較して位相誤差を出力する位相比較部34と、この位相比較部34からの位相誤差をフィルタリングして制御信号として上記仮想VCO35に送るループフィルタであるLPF36とを有して成るディジタルPLL回路を有し、端子39には再生信号の品質劣化を検出して得られるリセット信号が入力される。このリセット信号によりLPF36をリセットすることにより、仮想VCO35の発振周波数を自走発振周波数にリセットする。

目的

本発明は、このような従来の実情に鑑みて提案されたものであり、記録媒体からの再生信号の品質が悪化した後に復帰した場合に、正常なロック状態に戻るまでのいわゆるキャプチャ時間を短縮することができ、エラーレートの改善が図れるような記録媒体再生装置及び方法並びにディジタルPLL回路を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

記録媒体に記録されたクロック成分を含むデータ信号再生する記録媒体再生装置において、上記記録媒体から再生される再生信号品質劣化を検出する品質劣化検出手段と、上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルPLL手段と、上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルPLL手段の出力クロック周波数所定値リセットするリセット手段とを有することを特徴とする記録媒体再生装置。

請求項2

上記品質劣化検出手段は、再生信号中の同期信号が連続してn回(nは2以上の整数)検出できないとき、再生信号の品質劣化検出出力を発生することを特徴とする請求項1記載の記録媒体再生装置。

請求項3

上記ディジタルPLL手段は、制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)手段と、入力信号位相を検出した入力位相と上記仮想VCO手段からのVCO位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想VCO手段に送るループフィルタとを有して成り、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルPLL手段の上記ループフィルタをリセットすることにより、上記仮想VCO手段の発振周波数を自走発振周波数にリセットすることを特徴とする請求項1記載の記録媒体再生装置。

請求項4

上記ループフィルタは、1次ループと2次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記2次ループの出力をリセットすることを特徴とする請求項3記載の記録媒体再生装置。

請求項5

上記リセット手段は、上記記録媒体に対する記録単位を検出する記録単位検出手段からの出力に応じて上記ディジタルPLL手段の出力クロック周波数を所定値にリセットすることを特徴とする請求項1記載の記録媒体再生装置。

請求項6

記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程とを有することを特徴とする記録媒体再生方法。

請求項7

入力信号のクロック成分をディジタル的に再生するディジタルPLL回路において、制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)手段と、上記入力信号の位相を検出した入力位相と上記仮想VCO手段からのVCO位相とを比較して位相誤差を出力する位相比較手段と、上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想VCO手段に送るループフィルタとを有して成り、外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想VCO手段の発振周波数を自走発振周波数にリセットすることを特徴とするディジタルPLL回路。

請求項8

上記ループフィルタは、1次ループと2次ループとを有し、上記外部からのリセット信号に応じて上記ループフィルタの上記2次ループの出力をリセットすることを特徴とする請求項7記載のディジタルPLL回路。

技術分野

0001

本発明は、記録媒体再生装置及び方法並びにディジタルPLL回路に関し、特に、記録媒体からの再生信号位相同期ディジタル的にとるような記録媒体再生装置及び方法並びにディジタルPLL回路に関する。

背景技術

0002

光磁気ディスク等の記録媒体から光学ヘッド等の再生ヘッドにより再生されたそのままの信号である再生RF(Radio Frequency)信号のクロック成分に位相同期した出力信号を得るために、PLL(Phase Locked Loop)回路が用いられている。従来の一般的なアナログPLL回路では、再生RF信号と、VCO(Voltage Controlled Oscillator:電圧制御発振器)からの発振出力信号とを位相比較し、位相誤差直流成分を制御電圧としてVCOに帰還するような構成が用いられる。

0003

このようなPLL回路により再生されたクロックに基づいて、再生信号から所定のコードパターンを有するフレーム同期信号を分離し、これらの同期信号とクロックとに基づいて再生信号のデータ処理を行うようにしている。

0004

ところで、上記光磁気ディスク等の記録媒体の傷や汚れ等により再生信号にドロップアウト等の品質劣化が生じた場合、正常なクロック再生や同期信号の検出が行えなくなることがある。

0005

例えば、特許文献1においては、同期信号の欠落を検出しVCOの入力を欠落前の状態にホールドする技術が開示され、特許文献2においては、再生RF信号欠落に基づきループフィルタへの入力を停止しVCOをフリーランとし、フレーム同期の検出ミスに対してループフィルタの制御を停止する技術が開示されている。

0006

また、近年においては、小型省電力化多機能化高精度化高信頼性化、低価格化等の要求からアナログ回路ディジタル化が進んでおり、アナログPLL回路についてもディジタル化が図られている。

0007

このようなディジタルPLL回路の従来例としては、例えば特許文献3、4に示すような技術が知られている。

0008

特許第2763000号公報
特許第2856563号公報
特開2003−317405号公報
特許第2699363号公報

発明が解決しようとする課題

0009

ところで、上述のようなディジタルPLL回路において、再生信号にドロップアウト等のような品質の劣化が起こった場合、ディジタルPLL回路のVCO周波数はその品質の悪い再生信号に対して位相ロック試みる。このように、品質の悪い再生信号に対してロックがかかってしまうことをデッドロックと言い、デッドロックが起こると再生信号が復帰したときに、ディジタルPLL回路がキャプチャする(正常な位相ロック状態になる)のに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。ディジタルPLL回路にてキャプチャできないと、その間の再生信号は正常に得られてもエラーとなってしまうため、エラーレートが悪化する。

0010

本発明は、このような従来の実情に鑑みて提案されたものであり、記録媒体からの再生信号の品質が悪化した後に復帰した場合に、正常なロック状態に戻るまでのいわゆるキャプチャ時間を短縮することができ、エラーレートの改善が図れるような記録媒体再生装置及び方法並びにディジタルPLL回路を提供することを目的とする。

課題を解決するための手段

0011

上述の課題を解決するために、本発明に係る記録媒体再生装置は、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生装置において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出手段と、上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルPLL手段と、上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルPLL手段の出力クロック周波数所定値リセットするリセット手段とを有することを特徴とする。

0012

ここで、上記品質劣化検出手段は、再生信号中の同期信号が連続してn回(nは2以上の整数)検出できないとき、再生信号の品質劣化検出出力を発生する。

0013

上記ディジタルPLL手段は、制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)手段と、入力信号位相を検出した入力位相と上記仮想VCO手段からのVCO位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想VCO手段に送るループフィルタとを有して成り、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルPLL手段の上記ループフィルタをリセットすることにより、上記仮想VCO手段の発振周波数を自走発振周波数にリセットすることが好ましい。ここで、上記ループフィルタは、1次ループと2次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記2次ループの出力をリセットすることが好ましい。

0014

また、上記リセット手段は、上記記録媒体に対する記録単位(例えばクラスタ)を検出する記録単位検出手段からの出力(例えばクラスタ同期信号)に応じて上記ディジタルPLL手段の出力クロック周波数を所定値にリセットすることが好ましい。

0015

次に、本発明に係る記録媒体再生方法は、上述の課題を解決するために、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程とを有することを特徴とする。

0016

さらに、本発明に係るディジタルPLL回路は、上述の課題を解決するために、入力信号のクロック成分をディジタル的に再生するディジタルPLL回路において、制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)手段と、上記入力信号の位相を検出した入力位相と上記仮想VCO手段からのVCO位相とを比較して位相誤差を出力する位相比較手段と、上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想VCO手段に送るループフィルタとを有して成り、外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想VCO手段の発振周波数を自走発振周波数にリセットすることを特徴とする。

発明の効果

0017

本発明によれば、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間(キャプチャ時間)を短縮することができ、エラーレートを改善することができる。

発明を実施するための最良の形態

0018

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

0019

図1は、本発明の実施の形態となるディスク再生装置を概略的に示すブロック図である。この図1において、ディスク再生部11は、記録媒体であるディスク11aに記録された記録信号を再生し、得られた再生信号を増幅器12に送っている。増幅器12で増幅された再生信号は、A−D(アナログ−ディジタル)変換器13でディジタル信号に変換され、ゲインコントロール利得制御)回路14で利得制御されて適切な振幅値に調整され、イコライザ15に送られて周波数特性を調整される。これらのゲインコントロール回路14及びイコライザ15によって、再生信号はエッジ検出のしやすい波形に調整される。イコライザ15からの出力信号は、ディジタルPLL回路16に送られる。このディジタルPLL回路16は、再生信号に同期したクロックを抽出する。ディジタルPLL回路16からの出力信号は、ビタビ復号器17に送られてビタビ復号され、“0”、“1”の2値信号に変換される。ビタビ復号器17からの2値信号は、同期検出器18に送られ、フレーム同期信号が生成される。このフレーム同期信号は2値信号と共に後段の回路部に送られる。

0020

ここで、図2(A)はディスク再生部11からの再生信号のRF波形エンベロープを示しており、この再生信号において、図2(B)の拡大したRF波形エンベロープに示すように、時刻t1〜t2の間でドロップアウト等の品質の劣化が起こった場合、従来のディジタルPLL回路のVCO周波数は、その品質の悪い再生信号に対して位相ロックを試みるため、図2(C)のVCO出力区間TCに示すように、VCOの出力周波数外れていく。このように、品質の悪い再生信号に対してロックがかかっててしまうことをデッドロックと言い、デッドロックが起こると、時刻t2において再生信号が復帰したときに、PLLがキャプチャするのに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。図2(B)の例では、時刻t3までキャプチャできない状態が持続しており、このようにPLLにてキャプチャできないと、その間(時刻t2〜t3の間)の再生信号は正しくても、図2(D)のエラーの有無の区間TDに示すようにエラー有りとなってしまうため、エラーレートが悪化する。

0021

このような点を考慮し、本願発明の実施の形態では、同期検出ブロック(例えば図1同期検出回路18)においてある一定時間以上同期検出が出来なかった時に、ディジタルPLL回路16のVCO周波数をリセットするような信号品質評価を行っている。

0022

例えば、図2(E)に示す品質評価信号において、“L”が品質良好な状態を、“H”が品質劣化(NG)状態をそれぞれ示しており、時刻t1において再生信号の品質が劣化して“L”から“H”に変化したとき、図2(F)のVCO出力に示すように、ディジタルPLLのVCO周波数をリセットし、時刻t1〜t2の区間TFは自走周波数(変化0%の周波数)で発振動作しており、時刻t2において再生信号が正常復帰した場合に、すぐにその再生信号に対して位相ロックすることができる。従って、従来の図2(C)のようにエラー有りとされてエラーレートが悪化していた区間TDに対して、本発明の実施の形態によれば、図2(G)の区間TGのようにエラー無しとなるため、エラーレートを改善することができる。図1の同期検出器18からディジタルPLL回路16に送られる信号SEが図2(E)の品質評価信号を示している。

0023

次に、本発明の実施の形態のより具体的な構成及び動作について説明する。

0024

図1のディジタルPLL回路16の具体例としては、種々の構成が挙げられるが、図3はその一例を示すものである。この図3に示すディジタルPLL回路において、入力端子31にはディジタル化された再生信号として、図1のイコライザ15からの信号が入力されている。この入力再生信号は、位相検出部32及び補間フィルタ33に送られ、位相検出部32で入力再生信号の位相情報が検出される。位相検出部32で検出された位相情報(入力位相)は、位相比較部34に送られて、後述する仮想VCO(電圧制御発振器)35からの位相情報(VCO位相)と比較される。位相比較部34は、入力位相とVCO位相との位相差位相誤差情報として出力し、ループフィルタとしてのLPFローパスフィルタ)36に送る。PLL回路のループフィルタであるLPF36は、位相比較部34からの位相誤差情報をフィルタリングして直流あるいは低域成分を取り出し、フィルタリングされた出力は加算器37を介し仮想VCO35に送られる。仮想VCO35からの出力は、加算器37に戻されると共に、位相比較部34に送られ、また補間位相として補間フィルタ33に送られる。補間フィルタ33からの出力は、出力端子38を介してディジタルPLL出力として取り出され、例えば図1のビタビ復号器17に送られる。ここで、PLL回路のループフィルタであるLPF36にはリセット端子39が設けられており、このリセット端子39にリセット信号が供給されたとき後述するループフィルタ内の2次ループ出力がリセットされ、仮想VCO35が自走周波数(変化0%の周波数)で発振するような動作に強制制御される。

0025

図3のディジタルPLL回路の動作について、図4の波形図を参照しながら説明する。図3(A)はサンプリングクロック図1のA−D変換器13の動作クロック)を示し、このサンプリングクロックのタイミングで、図4(B)に示すイコライザ後RF波形のサンプルデータが得られる。仮想VCO35は、アナログPLL回路のVCO(電圧制御発振器)に相当するものであるが、このディジタルPLL回路においては、図4(C)に示すように位相0から2πまでを繰り返しカウントするものである。位相比較部34では、仮想VCO35の0位相と、入力位相、例えば図4(B)に示すイコライザ後RF波形のゼロクロス位相とを比較し、これらの位相差Δθを位相誤差情報として取り出している。図4(B)の例では、遅れ位相誤差Δθ1、進み位相誤差Δθ2、・・・等が得られている。この位相誤差情報は、ループフィルタであるLPF36に入力され、フィルタ出力を仮想VCO35に帰還することにより補間位相を得て、この補間位相を補間フィルタ33に送っている。補間フィルタ33では、この補間位相で入力再生信号、すなわち図4(B)に示すイコライザ後RF波形のデータを補間し、この補間出力をディジタルPLL回路の出力として端子38より取り出している。図4(D)は、ロック状態における仮想VCOの動作波形を示している。

0026

このような図3図4に示すディジタルPLL回路においては、入力再生信号に対して仮想VCOはゼロクロス位相を探しながら、入力位相とVCO位相との位相誤差を検出する。入力位相が遅れている場合は、仮想VCO出力の傾き(位相進角量)を緩くし、進んでいる場合は傾きを急峻にする。仮想VCO35の出力としては、サンプリングクロックに同期したタイミングでの位相値を出力する。従って、PLLがロックしているときは、図4(D)に示すように、仮想VCO出力は毎回同じ値となる。

0027

図3のループフィルタであるLPF36は、例えば図5のような構成を有している。この図5において、端子51には図3の位相比較部34からの位相誤差が入力されており、この入力位相誤差に対して、乗算器52により1次ゲインg1が乗算され、加算器53に送られる。また端子51からの入力位相誤差に対して、乗算器54により2次ゲインg2が乗算され、加算器55を介し遅延素子56を介して加算器55に帰還されると共に、加算器53に送られる。加算器53には、仮想VCOを所定周波数フリーラン周波数)で発振させるために必要とされる基準となる位相θFRが供給されており、加算器53からの出力は、ループフィルタであるLPF出力として図3の加算器37に送られる。

0028

この図5に示すループフィルタは、乗算器52側の1次ループ(位相)と、乗算器54側の2次ループ(周波数)とから構成されており、これらの内の2次ループで入力の周波数偏差に対して追従を行うことから、上述したようにPLL回路がデッドロックすると、2次ループの出力が暴走してしまう。そこで、本発明の実施の形態では、上述したようなドロップアウト等の再生信号の品質劣化が生じたときに、ループフィルタの2次ループ出力をリセットすることにより、仮想VCOの周波数を自走周波数(変化0%の周波数)にリセットしている。具体的には、2次ループの遅延素子56を、端子57からのリセット信号によりリセットしており、この端子57は、図3のLPF36のリセット端子39に相当するものである。

0029

次に、再生信号にドロップアウト等の品質劣化が生じたことを検出するための構成の具体例について説明する。本発明の実施の形態においては、復号後の再生信号中の同期信号(フレーム同期信号等)を検出する際に、連続してn回(nは2以上の整数)同期信号が検出できなかったとき、信号劣化検出出力(NOSYNC)信号を発生し、この信号劣化検出出力(NOSYNC)信号に基づいて、上記ディジタルPLL回路中の仮想VCOの周波数を自走周波数にリセットするためのリセット信号を発生している。

0030

例えば図6リセット信号発生回路の一例を示しており、端子61には、上記信号劣化検出出力(NOSYNC)信号が供給され、端子62には、ディスク記録媒体の記録の単位となるクラスタ毎に得られるクラスタ同期信号が供給され、OR(論理和)回路63により、上記信号劣化検出出力(NOSYNC)信号と、クラスタ同期信号の反転否定)との論理和がとられ、FFフリップフロップ)64のD端子に送られ、このFF64のQ端子からの出力が端子65よりリセット信号として取り出される。この端子65からのリセット信号は、図3の端子39または図5の端子57に送られ、上述したようにディジタルPLL回路中の仮想VCOの周波数を自走周波数にリセットしている。なお、クラスタ同期信号もリセット信号に用いることにより、ディスク等の記録媒体の記録単位の境界事前にディジタルPLL回路の仮想VCO周波数をリセットすることができる。

0031

図7は、上記信号劣化検出出力(NOSYNC)信号のタイミングチャートを示しており、図7(A)のフレーム信号のnフレーム(nは2以上の整数)間、同期信号(フレーム同期信号)が検出されないとき、図7(B)の信号劣化検出出力であるNOSYNC信号が出力され、このNOSYNC信号に基づいて、図7(C)に示すようにVCO出力がリセットされる。

0032

図8は、上記信号劣化検出出力(NOSYNC)信号を得るための構成例を示しており、図8の端子81には、例えば図1のビタビ復号器17からの復号出力信号が入力されている。同期パターン検出回路82は、端子81からの入力信号中の同期パターンフレーム同期パターン)を検出して同期信号を出力する。同期パターン検出回路82からの同期信号は、同期補間回路83及びNOSYNC生成回路84に送られ、同期補間回路83からの補間同期信号もNOSYNC生成回路84に送られる。NOSYNC生成回路84では、同期パターン検出回路82からの同期信号と、同期補間回路83からの補間同期信号とに基づいて、同期信号がn回続けて検出されないとき、NOSYNC信号を端子85より出力する。このNOSYNC信号は、例えば図6の端子61に送られる。

0033

図9は、上記信号劣化検出出力(NOSYNC)信号の発生動作を説明するためのステートマシンの例を示している。この図9において、IDLE状態S1にあるとき、上記入力信号の同期パターンを検出し、同期パターンが検出されると状態がIDLE状態S1からCapture状態S2に遷移する。Capture状態S2になった後に同期パターンを検出すると、Capture状態S2からGard状態S3に遷移する。このGard状態S3のときに、n回(nは2以上の整数)同期パターンが検出できないと、再びCapture状態S2に遷移するが、このときにNOSYNC信号を発生させる。同様に、IDLE状態S1時に同期パターンがn回検出できなかった時にも、NOSYNC信号が発生する。

0034

以上説明したように、本発明の実施の形態においては、図1のディスク11a等の記録媒体に記録されたクロック成分を含むデータ信号を再生する際に、記録媒体から読み出された再生信号のクロック成分をディジタルPLL回路16により再生し、例えば同期検出器18によりn回連続して同期信号(フレーム同期信号)が検出できないとき、記録媒体から再生される再生信号の品質が劣化していると判断して品質劣化検出出力、例えばNOSYNC信号を生成し、ディジタルPLL回路16の出力クロック周波数、すなわち図3の仮想VCO35の周波数を所定値(自走周波数)にリセットしている。

0035

これによって、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間(キャプチャ時間)を短縮することができ、エラーレートを改善することができる。

0036

ここで、ディジタルPLL回路16は、例えば図3に示すように、制御信号に応じて発振周波数が変化する仮想VCO(電圧制御発振器)35と、入力信号の位相を位相検出部32で検出して得られる入力位相と上記仮想VCO35からのVCO位相とを比較して位相誤差を出力する位相比較部34と、この位相比較部34からの位相誤差をフィルタリングして制御信号として上記仮想VCO35に送るループフィルタであるLPF36とを有して成るものが挙げられる。このディジタルPLL回路のLPF36を上記品質劣化検出出力(NOSYNC信号)に応じてリセットすることにより、仮想VCO35の発振周波数を自走発振周波数にリセットすることが好ましい。ループフィルタであるLPF36は、例えば図5に示すように、乗算器52を含む1次ループと、乗算器54、加算器55、遅延素子56を含む2次ループとを有し、上記品質劣化検出出力(NOSYNC信号)に応じてループフィルタの上記2次ループの出力をリセットする、すなわち遅延素子56をリセットすることが好ましい。

0037

また、図6に示すように、上記品質劣化検出出力(NOSYNC信号)のみならず、上記記録媒体(例えばディスク11a)に対する記録単位(例えばクラスタ)を検出する記録単位検出手段からの出力(クラスタ同期信号)に応じてディジタルPLL回路の出力クロック周波数を所定値にリセットするリセット信号を発生するようにすることが好ましい。この場合、記録単位(例えばクラスタ)の境界で事前に仮想VCO周波数をリセットすることができ、キャプチャ時間を短縮することができる。

0038

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の具体的な構成は、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

図面の簡単な説明

0039

本発明の実施の形態となるディスク再生装置の概略構成を示すブロック図である。
ディジタルPLL回路のデッドロックによるエラーレートの悪化を説明するための波形図である。
ディジタルPLL回路の構成例を示すブロック図である。
図3に示すディジタルPLL回路の動作を説明するためのタイミングチャートである。
ループフィルタであるLPFの構成例を示すブロック図である。
リセット信号発生回路の具体例を示すブロック図である。
再生信号の品質劣化検出出力(NOSYNC信号)を説明するためのタイミングチャートである。
再生信号の品質劣化検出出力(NOSYNC信号)を得るための構成例を示すブロック図である。
再生信号の品質劣化検出出力(NOSYNC信号)の発生動作を説明するためのステートマシンの一例を示す図である。

符号の説明

0040

11ディスク再生部、 11aディスク、 12増幅器、 13 A−D変換器、 14ゲインコントロール回路、 15イコライザ、 16ディジタルPLL回路、 17ビタビ復号器、 18同期検出器、 32位相検出部、 33補間フィルタ、 34位相比較部、 35仮想VCO、 36LPF(ループフィルタ)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 位相振幅制御発振装置」が 公開されました。( 2020/12/17)

    【課題・解決手段】第1の制御器(5)及び第2の制御器(6)が、第1の発振器(2)の発振周波数及び第2の発振器(3)の発振周波数のそれぞれの位相を同方向に移相する制御を行うことで、合成器(4)による合成... 詳細

  • 三菱電機株式会社の「 位相差検出回路及びクロック生成装置」が 公開されました。( 2020/12/17)

    【課題・解決手段】第1の信号源(1)から出力された第1の信号と第2の信号源(2)から出力された第2の信号とから、第3の信号を生成する第1の周波数変換器(11)と、第1の信号源(1)から出力された第1の... 詳細

  • 三菱電機株式会社の「 位相同期回路」が 公開されました。( 2020/12/17)

    【課題・解決手段】可変分周器(7)から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、可変分周器(7)における出力信号の分周比を制御する分周比制... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ