図面 (/)

技術 固体撮像装置

出願人 浜松ホトニクス株式会社
発明者 森治通藤田一樹久嶋竜次本田真彦水野誠一郎
出願日 2005年2月7日 (15年10ヶ月経過) 出願番号 2005-030804
公開日 2006年8月17日 (14年4ヶ月経過) 公開番号 2006-216907
状態 特許登録済
技術分野 固体撮像素子 光信号から電気信号への変換
主要キーワード アクティブピクセルセンサ 放電用トランジスタ 放電制御信号 入力電圧値 絶縁膜領域 入力制御信号 初期化状態 電圧保持
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2006年8月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

リニアリティおよびダイナミックレンジの双方において向上を図ることができる固体撮像装置を提供する。

解決手段

固体撮像装置の各画素部Pm,nは、入射光強度に応じた量の電荷を発生する埋込型フォトダイオードPDと、埋込型フォトダイオードPDに対して並列的に接続され該埋込型フォトダイオードPDで発生した電荷を蓄積する容量素子Cと、ゲート端子に入力する電圧値に応じた電圧値を出力する増幅用トランジスタT1と、容量素子Cの蓄積電荷量に応じた電圧値を増幅用トランジスタT1のゲート端子に入力させる転送用トランジスタT2と、容量素子Cの電荷を放電する放電用トランジスタT3と、増幅用トランジスタT1から出力される電圧値を選択的に配線Lnへ出力する選択用トランジスタT4とを含む。

概要

背景

固体撮像装置は、受光部に複数の画素部が1次元または2次元に配列されたものであり、これら複数の画素部それぞれには光電変換素子が設けられている。光電変換素子として一般にフォトダイオードが用いられる。通常のpn接合構造を有するフォトダイオードは、光入射に応じて発生した電荷接合容量部蓄積するものである。このことから、通常のフォトダイオードは、一定のバイアス電圧を与えた後、切り離して光入射すると、蓄積電荷量に応じて接合容量部の容量値が変動して、出力電圧が変動してしまう。すなわち、Q(蓄積電荷量)=C(接合容量)×V(出力電圧)の関係を満たすことが知られているが、この接合容量Cが蓄積電荷量Qの変化に応じて変化するため、出力電圧Vが蓄積電荷量に対してリニアに変化しないことになる。

このような問題を解決し得るフォトダイオードとして、特許文献1に開示されているような埋込型のフォトダイオードが知られている。埋込型フォトダイオードは、例えば、p型の第1半導体領域上にn−型の第2半導体領域が形成され、この第2半導体領域およびその周囲の上にp+型の第3半導体領域が形成されていて、第1半導体領域上と第2半導体領域とによりpn接合が形成され、また、第2半導体領域上と第3半導体領域とによりpn接合が形成されている。このような埋込型フォトダイオードは、完全に第2半導体領域を空乏化させて接合容量の電圧依存性とすることができ、完全空乏化して使うと接合容量が小さくなり、出力電圧が蓄積電荷量に対してリニアに変化するようになり、pn接合部で発生した電荷をほぼ完全に読み出すことができ、空乏層が半導体領域と通常半導体領域上に設けられる絶縁膜領域の界面に触れることが無いため半導体領域と絶縁膜領域の界面で発生するリーク電流の発生が抑制され、光検出のS/N比リニアリティが優れている。
特開平11−274454号公報

概要

リニアリティおよびダイナミックレンジの双方において向上をることができる固体撮像装置を提供する。 固体撮像装置の各画素部Pm,nは、入射光強度に応じた量の電荷を発生する埋込型フォトダイオードPDと、埋込型フォトダイオードPDに対して並列的に接続され該埋込型フォトダイオードPDで発生した電荷を蓄積する容量素子Cと、ゲート端子に入力する電圧値に応じた電圧値を出力する増幅用トランジスタT1と、容量素子Cの蓄積電荷量に応じた電圧値を増幅用トランジスタT1のゲート端子に入力させる転送用トランジスタT2と、容量素子Cの電荷を放電する放電用トランジスタT3と、増幅用トランジスタT1から出力される電圧値を選択的に配線Lnへ出力する選択用トランジスタT4とを含む。

目的

本発明は、上記問題点を解消する為になされたものであり、リニアリティおよびダイナミックレンジの双方において向上を図ることができる固体撮像装置を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の画素部が1次元または2次元に配列された固体撮像装置であって、前記複数の画素部それぞれが、入射光強度に応じた量の電荷を発生する埋込型フォトダイオードと、前記埋込型フォトダイオードに対して並列的に接続され前記埋込型フォトダイオードで発生した電荷を蓄積する容量素子と、を備えることを特徴とする固体撮像装置。

請求項2

前記容量素子が、前記埋込型フォトダイオードの上方に形成されており、透明な1対の電極層と、この1対の電極層の間に挟まれた透明な誘電体層とを含み、前記埋込型フォトダイオードが、前記容量素子を透過して入射した光を受光する、ことを特徴とする請求項1記載の固体撮像装置。

請求項3

前記複数の画素部それぞれが、ゲート端子に入力する電圧値に応じた電圧値を出力する増幅用トランジスタと、前記容量素子の蓄積電荷量に応じた電圧値を前記増幅用トランジスタのゲート端子に入力させる転送用トランジスタと、前記容量素子の電荷を放電する放電用トランジスタと、前記増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタと、を更に備えることを特徴とする請求項1記載の固体撮像装置。

技術分野

0001

本発明は、複数の画素部が1次元または2次元に配列された固体撮像装置に関するものである。

背景技術

0002

固体撮像装置は、受光部に複数の画素部が1次元または2次元に配列されたものであり、これら複数の画素部それぞれには光電変換素子が設けられている。光電変換素子として一般にフォトダイオードが用いられる。通常のpn接合構造を有するフォトダイオードは、光入射に応じて発生した電荷接合容量部蓄積するものである。このことから、通常のフォトダイオードは、一定のバイアス電圧を与えた後、切り離して光入射すると、蓄積電荷量に応じて接合容量部の容量値が変動して、出力電圧が変動してしまう。すなわち、Q(蓄積電荷量)=C(接合容量)×V(出力電圧)の関係を満たすことが知られているが、この接合容量Cが蓄積電荷量Qの変化に応じて変化するため、出力電圧Vが蓄積電荷量に対してリニアに変化しないことになる。

0003

このような問題を解決し得るフォトダイオードとして、特許文献1に開示されているような埋込型のフォトダイオードが知られている。埋込型フォトダイオードは、例えば、p型の第1半導体領域上にn−型の第2半導体領域が形成され、この第2半導体領域およびその周囲の上にp+型の第3半導体領域が形成されていて、第1半導体領域上と第2半導体領域とによりpn接合が形成され、また、第2半導体領域上と第3半導体領域とによりpn接合が形成されている。このような埋込型フォトダイオードは、完全に第2半導体領域を空乏化させて接合容量の電圧依存性とすることができ、完全空乏化して使うと接合容量が小さくなり、出力電圧が蓄積電荷量に対してリニアに変化するようになり、pn接合部で発生した電荷をほぼ完全に読み出すことができ、空乏層が半導体領域と通常半導体領域上に設けられる絶縁膜領域の界面に触れることが無いため半導体領域と絶縁膜領域の界面で発生するリーク電流の発生が抑制され、光検出のS/N比リニアリティが優れている。
特開平11−274454号公報

発明が解決しようとする課題

0004

しかしながら、埋込型フォトダイオードは、完全空乏化すると接合容量値が小さくなり、直ぐに電荷が飽和してしまい、ダイナミックレンジ拡大の点で限界があるという問題点を有している。

0005

本発明は、上記問題点を解消する為になされたものであり、リニアリティおよびダイナミックレンジの双方において向上を図ることができる固体撮像装置を提供することを目的とする。

課題を解決するための手段

0006

本発明に係る固体撮像装置は、複数の画素部が1次元または2次元に配列された固体撮像装置であって、これら複数の画素部それぞれが、入射光強度に応じた量の電荷を発生する埋込型フォトダイオードと、埋込型フォトダイオードに対して並列的に接続され埋込型フォトダイオードで発生した電荷を蓄積する容量素子と、を備えることを特徴とする。本発明によれば、光入射に伴い埋込型フォトダイオードPDで発生した電荷は、この埋込型フォトダイオードPDに対して並列に設けられた容量素子Cに蓄積されていく。そして、その容量素子Cに蓄積された電荷の量に応じた電圧値が出力される。これにより、この固体撮像装置は、リニアリティおよびダイナミックレンジの双方において向上を図ることができる。

0007

また、容量素子は、埋込型フォトダイオードの上方に形成されており、透明な1対の電極層と、この1対の電極層の間に挟まれた透明な誘電体層とを含み、また、埋込型フォトダイオードは、容量素子を透過して入射した光を受光するのが好適である。この場合には、容量素子Cを透過して入射した光を埋込型フォトダイオードPDが受光することができるので、各画素部Pm,nのレイアウト面積が小さくて済む。或いは、各画素部Pm,nのレイアウト面積の拡大を抑制しつつ、埋込型フォトダイオードPDの受光面積および感度を確保することができる。

0008

また、複数の画素部それぞれは、ゲート端子に入力する電圧値に応じた電圧値を出力する増幅用トランジスタと、容量素子の蓄積電荷量に応じた電圧値を増幅用トランジスタのゲート端子に入力させる転送用トランジスタと、容量素子の電荷を放電する放電用トランジスタと、増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタと、を更に備えるのが好適である。

発明の効果

0009

本発明によれば、リニアリティおよびダイナミックレンジの双方において向上を図ることができる。

発明を実施するための最良の形態

0010

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

0011

図1は、本実施形態に係る固体撮像装置1の全体構成図である。この図に示される固体撮像装置1は、受光部2、読出部3および制御部4を備える。これらは共通の半導体基板上に形成されている。

0012

受光部2は、M行N列に2次元配列されたM×N個の画素部P1,1〜PM,Nを有する。各画素部Pm,nは第m行n列に位置する。ここで、MおよびNそれぞれは2以上の整数であり、mは1以上M以下の任意の整数であり、nは1以上N以下の任意の整数である。各画素部Pm,nは、共通の構成を有しており、埋込型フォトダイオード等を含むAPSアクティブピクセルセンサ)型のものであり、該フォトダイオードに入射した光の強度に応じた電圧値を配線Lnへ出力する。各配線Lnは、第n列にあるM個の画素部P1,n〜PM,nそれぞれの出力端に共通に接続されている。

0013

読出部3は、N本の配線L1〜LNを介して受光部2と接続されていて、各画素部Pm,nから配線Lnへ出力される電圧値を入力して所定の処理を行った後に、各画素部Pm,nに入射する光の強度を表す電圧値Vout,m,nを順次に出力する。読出部3は、N個の電圧保持部H1〜HNおよび1個の差演算部Sを含む。各電圧保持部Hnは、配線Lnを介して第n列にあるM個の画素部P1,n〜PM,nそれぞれの出力端に接続されており、順次に各画素部Pm,nから配線Lnへ出力される2種類の電圧値Vm,n,1およびVm,n,2を入力し保持する。差演算部Sは、2本の配線L31およびL32を介して各電圧保持部Hnの出力端に接続されており、順次に各電圧保持部Hnから配線L31,L32へ出力される2種類の電圧値Vm,n,1およびVm,n,2を入力して差演算「Vm,n,1−Vm,n,2」を行い、その演算結果を表す電圧値Vout,m,nを出力する。

0014

制御部4は、受光部2および読出部3それぞれの動作を制御するものである。この制御部4は、例えば、シフトレジスタ回路により所定のタイミングで各種の制御信号を発生させて、これらの制御信号を受光部2および読出部3それぞれへ送出する。なお、図1では、制御信号を送るための配線の図示が簡略化されている。

0015

図2は、各画素部Pm,nの回路図である。各画素部Pm,nは、入射光強度に応じた量の電荷を発生する埋込型フォトダイオードPDと、埋込型フォトダイオードPDに対して並列的に接続され該埋込型フォトダイオードPDで発生した電荷を蓄積する容量素子Cと、ゲート端子に入力する電圧値に応じた電圧値を出力する増幅用トランジスタT1と、容量素子Cの蓄積電荷量に応じた電圧値を増幅用トランジスタT1のゲート端子に入力させる転送用トランジスタT2と、容量素子Cの電荷を放電する放電用トランジスタT3と、増幅用トランジスタT1から出力される電圧値を選択的に配線Lnへ出力する選択用トランジスタT4とを含む。

0016

従来のAPS型の構成と比べると、この画素部Pm,nは、埋込型フォトダイオードPDに対して並列的に容量素子Cが設けられている点に特徴を有する。従来のAPS型の画素部は、等価的には、フォトダイオードの接合容量部がフォトダイオードに対して並列的に設けられている。しかし、本実施形態に係る固体撮像装置1における画素部Pm,nは、埋込型フォトダイオードPDの接合容量部とは別個に、容量素子Cが意図的に形成されている。

0017

増幅用トランジスタT1は、そのドレイン端子バイアス電位とされている。転送用トランジスタT2は、そのドレイン端子が増幅用トランジスタT1のゲート端子に接続され、そのソース端子がフォトダイオードPDのカソードおよび容量素子Cの一方の端子に接続されている。フォトダイオードPDのアノードと容量素子Cの反対側の端子は接地電位に接続されている。放電用トランジスタT3は、そのソース端子が増幅用トランジスタT1のゲート端子に接続され、そのドレイン端子がバイアス電位とされている。選択用トランジスタT4は、そのソース端子が増幅用トランジスタT1のソース端子と接続され、そのドレイン端子が配線Lnと接続されている。また、この配線Lnには定電流源が接続されている。増幅用トランジスタT1および選択用トランジスタT4は、定電流源とともにソースフォロワ回路を構成している。

0018

転送用トランジスタT2は、そのゲート端子に転送制御信号Transを入力する。放電用トランジスタT3は、そのゲート端子に放電制御信号Resetを入力する。また、選択用トランジスタT4は、そのゲート端子に選択制御信号Addressを入力する。転送制御信号Transがハイレベルであって、放電制御信号Resetがローレベルであるときに、転送用トランジスタT2は、容量素子Cの蓄積電荷量に応じた電圧値を増幅用トランジスタT1のゲート端子に入力させる。転送制御信号Transがハイレベルであって、放電制御信号Resetもハイレベルであるときに、転送用トランジスタT2および放電用トランジスタT3は、容量素子Cの電荷を放電する。また、選択制御信号Addressがハイレベルであるときに、選択用トランジスタT4は、増幅用トランジスタT1から出力される電圧値を配線Lnへ出力する。

0019

このように構成される各画素部Pm,nは、転送制御信号Transがローレベルであって放電制御信号Resetがハイレベルとなることで、増幅用トランジスタT1のゲート端子の電荷が放電され、選択制御信号Addressがハイレベルであれば、その初期化状態にある増幅用トランジスタT1から出力される電圧値(暗信号成分)が選択用トランジスタT4を経て配線Lnに出力される。一方、放電制御信号Resetがローレベルであって、転送制御信号Transおよび選択制御信号Addressそれぞれがハイレベルであれば、フォトダイオードPDで発生して容量素子Cに蓄積されていた電荷の量に応じた電圧値が増幅用トランジスタT1のゲート端子に入力して、その入力電圧値に応じて増幅用トランジスタT1から出力される電圧値(明信号成分)が選択用トランジスタT4を経て配線Lnに出力される。

0020

図3は、各画素部Pm,nの一部の断面図である。この図は、埋込型フォトダイオードPD,容量素子Cおよび転送用トランジスタT2の断面を示す。この図に示されるように、各画素部Pm,nは、半導体基板10上に形成されたp型の第1半導体領域11、n−型の第2半導体領域12、p+型の第3半導体領域13、n+型の第4半導体領域14、n+型の第5半導体領域15、絶縁層16、ゲート電極層17、第1電極層18、誘電体層19および第2電極層20を有する。

0021

p+型の第3半導体領域13およびn+型の第4半導体領域14それぞれは、p型の第1半導体領域11およびn−型の第2半導体領域12の双方の上に形成されている。n+型の第5半導体領域15は、p型の第1半導体領域11の上に形成されている。絶縁層16は、これら半導体層の上に一部を除いて略全体に形成されている。ゲート電極層17は、n+型の第4半導体領域14とn+型の第5半導体領域15との間のp型の第1半導体領域11の上方であって、絶縁層16の上に形成されている。第1電極層18、誘電体層19および第2電極層20は、p+型の第3半導体領域13の上方であって、絶縁層16の上に順に形成されている。第1電極層18はp型の第1半導体領域11と電気的に接続され、第2電極層20はn+型の第4半導体領域14と電気的に接続されている。

0022

p型の第1半導体領域11,n−型の第2半導体領域12およびp+型の第3半導体領域13は、埋込型フォトダイオードPDを構成している。p型の第1半導体領域11,n+型の第4半導体領域14,n+型の第5半導体領域15およびゲート電極層17は、転送用トランジスタT2を構成している。また、第1電極層18,誘電体層19および第2電極層20は、容量素子Cを構成している。

0023

このように埋込型フォトダイオードPDの上方に容量素子Cが形成されていて、容量素子Cを構成する第1電極層18,誘電体層19および第2電極層20それぞれが透明であるのが好適である。この場合には、容量素子Cを透過して入射した光を埋込型フォトダイオードPDが受光することができるので、各画素部Pm,nのレイアウト面積が小さくて済む。例えば、1対の電極層18,20はポリシリコンからなり、この1対の電極層18,20の間に挟まれた誘電体層19は石英ガラス(SiO2)からなる。

0024

図4は、各電圧保持部Hnの回路図である。この図に示されるように、各電圧保持部Hnは、第1保持部Hn,1および第2保持部Hn,2を含む。第1保持部Hn,1および第2保持部Hn,2それぞれは、互いに同様の構成であり、第n列にあるM個の画素部P1,n〜PM,nそれぞれの選択用トランジスタT4から順次に出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。

0025

第1保持部Hn,1は、トランジスタT11、トランジスタT12および容量素子C1を含む。容量素子C1の一端は接地電位とされ、容量素子C1の他端は、トランジスタT11のドレイン端子およびトランジスタT12のソース端子それぞれと接続されている。トランジスタT11のソース端子は、配線Lnを介して画素部Pm,nの選択用トランジスタT4と接続されている。トランジスタT12のドレイン端子は配線L31と接続されている。このように構成される第1保持部Hn,1は、トランジスタT11のゲート端子に入力する第1入力制御信号Swm1がハイレベルであるときに、配線Lnを介して接続されている画素部Pm,nから出力される電圧値を容量素子C1に保持させ、トランジスタT12のゲート端子に入力する出力制御信号Readがハイレベルであるときに、容量素子C1に保持されている電圧値Vm,n,1を配線L31へ出力する。

0026

第2保持部Hn,2は、トランジスタT21、トランジスタT22および容量素子C2を含む。容量素子C2の一端は接地電位とされ、容量素子C2の他端は、トランジスタT21のドレイン端子およびトランジスタT22のソース端子それぞれと接続されている。トランジスタT21のソース端子は、配線Lnを介して画素部Pm,nの選択用トランジスタT4と接続されている。トランジスタT22のドレイン端子は配線L32と接続されている。このように構成される第2保持部Hn,2は、トランジスタT21のゲート端子に入力する第2入力制御信号Swm2がハイレベルであるときに、配線Lnを介して接続されている画素部Pm,nから出力される電圧値を容量素子C2に保持させ、トランジスタT22のゲート端子に入力する出力制御信号Readがハイレベルであるときに、容量素子C2に保持されている電圧値Vm,n,2を配線L32へ出力する。

0027

第1保持部Hn,1および第2保持部Hn,2それぞれは、互いに異なるタイミングで動作する。例えば、第2保持部Hn,2は、配線Lnを介して接続されている画素部Pm,nにおいて転送制御信号Transがローレベルであって放電制御信号Resetおよび選択制御信号Addressそれぞれがハイレベルであるときに増幅用トランジスタT1から出力される電圧値(暗信号成分)Vm,n,2を入力して保持する。一方、第1保持部Hn,1は、配線Lnを介して接続されている画素部Pm,nにおいて放電制御信号Resetがローレベルであって転送制御信号Transおよび選択制御信号Addressそれぞれがハイレベルであるときに増幅用トランジスタT1から出力される電圧値(明信号成分)Vm,n,1を入力して保持する。

0028

なお、転送制御信号Trans、放電制御信号Reset、選択制御信号Address、第1入力制御信号Swm1、第2入力制御信号Swm2および出力制御信号Readそれぞれは、制御部4から出力される。

0029

図5は、本実施形態に係る固体撮像装置1の動作を説明する為のタイミングチャートである。なお、以下では、1つの画素部Pm,nについての動作を説明するが、実際には、各画素部Pm,nの選択用トランジスタT4のゲート端子に入力する選択制御信号Address、ならびに、各電圧保持部HnのトランジスタT12およびT22それぞれのゲート端子に入力する出力制御信号Readそれぞれにより、M×N個の画素部P1,1〜PM,Nについて順次に、入射光強度に応じた電圧値Vout,1,1〜Vout,m,nが読出部3から出力される。

0030

この図には、上から順に、画素部Pm,nの転送用トランジスタT2のゲート端子に入力する転送制御信号Trans、画素部Pm,nの放電用トランジスタT3のゲート端子に入力する放電制御信号Reset、第1保持部Hn,1のトランジスタT11のゲート端子に入力する第1入力制御信号Swm1、および、第2保持部Hn,2のトランジスタT12のゲート端子に入力する第2入力制御信号Swm2、それぞれのレベル変化が示されている。なお、画素部Pm,nへの入射光強度に応じた電圧値Vout,m,nが読出部3から出力される期間は、その画素部Pm,nの選択用トランジスタT4のゲート端子に入力する選択制御信号Addressはハイレベルである。

0031

時刻t1前に、転送制御信号Transはローレベルであり、放電制御信号Resetはハイレベルであり、第1入力制御信号Swm1および第2入力制御信号Swm2はローレベルである。放電制御信号Resetは時刻t1にローレベルに転じる。そして、第2入力制御信号Swm2は、時刻t2にハイレベルに転じ、時刻t3にローレベルに転じる。この第2入力制御信号Swm2がハイレベルである時刻t2から時刻t3までの期間に、画素部Pm,nの増幅用トランジスタT1から出力される電圧値(暗信号成分)Vm,n,2は、第2保持部Hn,2の容量素子C2に保持される。

0032

続いて、転送制御信号Transは、時刻t4にハイレベルに転じ、時刻t5にローレベルに転じる。これにより、フォトダイオードPDで発生して容量素子Cに蓄積されていた電荷の量に応じた電圧値が増幅用トランジスタT1のゲート端子に入力される。更に続いて、第1入力制御信号Swm1は、時刻t6にハイレベルに転じ、時刻t7にローレベルに転じる。この第1入力制御信号Swm1がハイレベルである時刻t6から時刻t7までの期間に、画素部Pm,nの増幅用トランジスタT1から出力される電圧値(明信号成分)Vm,n,1は、第1保持部Hn,1の容量素子C1に保持される。

0033

そして、転送制御信号Transは、時刻t8にハイレベルに転じ、時刻t9にローレベルに転じる。放電制御信号Resetは時刻t9にハイレベルに転じる。これにより、容量素子Cの電荷が放電される。

0034

また、時刻t7より後に、出力制御信号Readは一定期間に亘ってハイレベルとなる。この期間に、第1保持部Hn,1の容量素子C1に保持されていた電圧値(明信号成分)Vm,n,1は配線L31へ出力されるとともに、第2保持部Hn,2の容量素子C2に保持されていた電圧値(暗信号成分)Vm,n,2は配線L32へ出力される。そして、これら電圧値Vm,n,1およびVm,n,2が差演算部Sに入力して、この差演算部Sにより、差演算「Vm,n,1−Vm,n,2」が行われ、その演算結果を表す電圧値Vout,m,nが出力される。このようにして読出部3から出力される電圧値Vout,m,nは、画素部Pm,nの埋込型フォトダイオードPDに入射する光の強度に応じたものであって、暗信号成分が除去されてS/N比が優れる。

0035

本実施形態では、光入射に伴い埋込型フォトダイオードPDで発生した電荷は、この埋込型フォトダイオードPDに対して並列に設けられた容量素子Cに蓄積されていく。そして、その容量素子Cに蓄積された電荷の量に応じた電圧値Vm,n,1が選択用トランジスタT4から配線Lnへ出力される。このように埋込型フォトダイオードPDが用いられていることから、完全に第2半導体領域12を空乏化させて接合容量値を小さくすることができて、pn接合部で発生した電荷をほぼ完全に読み出すことができ、リーク電流の発生が抑制され、光検出のS/N比やリニアリティが優れている。また、埋込型フォトダイオードPDに対して並列に容量素子Cが形成されていて、埋込型フォトダイオードPDで発生した電荷が容量素子Cに蓄積されることから、埋込型フォトダイオードの接合容量部における電荷の飽和の問題が解決されて、ダイナミックレンジが拡大され得る。このように、この固体撮像装置1は、リニアリティおよびダイナミックレンジの双方において向上を図ることができる。

0036

また、本実施形態では、埋込型フォトダイオードPDの上方に容量素子Cが形成されていて、容量素子Cを構成する第1電極層18,誘電体層19および第2電極層20それぞれが透明である。このことから、容量素子Cを透過して入射した光を埋込型フォトダイオードPDが受光することができるので、各画素部Pm,nのレイアウト面積が小さくて済む。或いは、各画素部Pm,nのレイアウト面積の拡大を抑制しつつ、埋込型フォトダイオードPDの受光面積および感度を確保することができる。

0037

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、各画素部Pm,nにおいて、埋込型フォトダイオードPD,容量素子CおよびトランジスタT1〜T4のレイアウトは、上記実施形態に限られない。図6は、他の実施形態における各画素部Pm,nのレイアウトを模式的に示す平面図である。この図において、符号FETは、トランジスタT1〜T4が配置される領域を示す。同図(a)〜(c)それぞれに示されるレイアウトの何れも、埋込型フォトダイオードPDおよび容量素子Cそれぞれの配置領域とは互いに分かれている。

0038

同図(a)に示されるレイアウトでは、トランジスタT1〜T4の配置領域は、埋込型フォトダイオードPDの配置領域と容量素子Cの配置領域とに囲まれている。同図(b)に示されるレイアウトでは、トランジスタT1〜T4の配置領域および容量素子Cの配置領域それぞれは、埋込型フォトダイオードPDの配置領域の外側にある。同図(c)に示されるレイアウトでは、トランジスタT1〜T4の配置領域は埋込型フォトダイオードPDの配置領域の外側にあり、容量素子Cの配置領域は埋込型フォトダイオードPDの配置領域に囲まれている。これらの場合は、容量素子が透明でなくてもよいが、透明な容量素子を用いる場合には、容量を通過した光が容量素子Cの配置領域の半導体領域で電荷を発生し、拡散して埋込型フォトダイオードPDの配置領域にとらえられることで、さらに効率をあげることができる。

図面の簡単な説明

0039

本実施形態に係る固体撮像装置1の全体構成図である。
各画素部Pm,nの回路図である。
各画素部Pm,nの一部の断面図である。
各電圧保持部Hnの回路図である。
本実施形態に係る固体撮像装置1の動作を説明する為のタイミングチャートである。
他の実施形態における各画素部Pm,nのレイアウトを模式的に示す平面図である。

符号の説明

0040

1…固体撮像装置、2…受光部、3…読出部、4…制御部、Pm,n…画素部、Hn…電圧保持部、S…差演算部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • コニカミノルタ株式会社の「 近赤外線吸収性組成物、近赤外線吸収性膜及び固体撮像素子用イメージセンサー」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明の課題は、長期間にわたる保存における、構成材料の分散安定性及び近赤外線カット安定性に優れた近赤外線吸収性組成物と、これを用いて形成した近赤外線吸収性膜と、当該近赤外線吸収性膜を... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • シャープ株式会社の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】位相差AFの精度を従来よりも向上させる。【解決手段】撮像装置(100)において、画素アレイ(10)には、異なる偏光特性を有する偏光フィルタを備えた複数の位相差画素によって、偏光ユニットが構成さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ