図面 (/)

技術 ディスク再生装置及び方法

出願人 ソニー株式会社
発明者 末冨達人
出願日 2004年9月16日 (16年5ヶ月経過) 出願番号 2004-270260
公開日 2006年3月30日 (14年10ヶ月経過) 公開番号 2006-085840
状態 拒絶査定
技術分野 デジタル記録再生の信号処理
主要キーワード ワイドレンジ化 非同期バッファ 周波数ジェネレータ 設定分周比 クリスタル発振器 仮想クロック 動作中心周波数 ゼロ位相
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2006年3月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

ディジタルPLL回路におけるクロック引き込み範囲を広く(ワイドレンジ化)することを可能とする。

解決手段

光磁気ディスク11から光学ヘッド13により再生され、RFアンプ14を介して得られた再生RF信号は、ディジタルPLL回路15に送られ、このディジタルPLL回路15により再生RF信号中のクロック成分位相に同期したサンプル値が得られる。ディジタルPLL回路15の動作クロックは動作クロック生成PLL回路21から供給されており、RFアンプ14からのADIP信号からデータ再生速度検出回路26により得られたデータ再生速度に応じて、動作クロック生成PLL回路21から出力される動作クロックの周波数可変制御される。

概要

背景

光磁気ディスク等のディスク状記録媒体から光学ヘッド等により再生されたそのままの信号である再生RF(Radio Frequency)信号のクロック成分位相同期した出力信号を得るために、PLL(Phase Locked Loop)回路が用いられている。従来の一般的なアナログPLL回路では、再生RF信号と、VCO(Voltage Controlled Oscillator:電圧制御発振器)からの発振出力信号とを位相比較し、位相誤差直流成分を制御電圧としてVCOに帰還するような構成が用いられる。

ところで、近年においては、小型省電力化多機能化高精度化高信頼性化、低価格化等の要求からアナログ回路ディジタル化が進んでおり、アナログPLL回路についてもディジタル化が図られている。

このようなディジタルPLL回路の従来例としては、例えば特許文献1、2に示すような技術が知られている。

特開2003−317405号公報
特許第2699363号公報

概要

ディジタルPLL回路におけるクロック引き込み範囲を広く(ワイドレンジ化)することを可能とする。光磁気ディスク11から光学ヘッド13により再生され、RFアンプ14を介して得られた再生RF信号は、ディジタルPLL回路15に送られ、このディジタルPLL回路15により再生RF信号中のクロック成分の位相に同期したサンプル値が得られる。ディジタルPLL回路15の動作クロックは動作クロック生成PLL回路21から供給されており、RFアンプ14からのADIP信号からデータ再生速度検出回路26により得られたデータ再生速度に応じて、動作クロック生成PLL回路21から出力される動作クロックの周波数可変制御される。

目的

本発明は、このような従来の実情に鑑みて提案されたものであり、ディジタルPLL回路自体の引き込み範囲は例えば±10%程度と狭くても、ディスク再生装置の再生RF信号の位相同期の引き込み範囲をより広くすることができるようなディスク再生装置及び方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ディスク状記録媒体に記録されたデータ信号再生するディスク再生装置において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出手段と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をとるためのディジタルPLL手段と、上記リードチャネル系動作クロックを生成し、上記再生速度検出手段により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数可変制御される動作クロック生成手段とを有することを特徴とするディスク再生装置。

請求項2

上記ディスク状記録媒体には付属情報が記録された案内溝が形成されており、上記再生速度検出手段は、上記案内溝に記録された上記付属情報の再生信号に基づいて上記データ生成速度を検出することを特徴とする請求項1記載のディスク再生装置。

請求項3

上記動作クロック生成手段は、一定周波数の基準クロックを発生する基準クロック発生手段からの基準クロックに同期し、所定の分周比の動作クロックを出力するPLL回路構成を有し、上記再生速度検出手段により検出されたデータ再生速度に応じて上記分周比を可変制御することを特徴とする請求項1記載のディスク再生装置。

請求項4

上記ディジタルPLL手段は、上記動作クロック生成手段からの上記リードチャネル系動作クロックに応じて動作する仮想クロック発生器を有し、この仮想クロック発生器からのPLLクロック位相に対する上記ディスク状記録媒体から読み出されたデータ信号の位相の誤差を検出し、この位相誤差を0にする方向に上記仮想クロック発生器が発生するPLLクロックの周波数を可変制御することを特徴とする請求項1記載のディスク再生装置。

請求項5

上記ディジタルPLL手段は、上記ディスク状記録媒体から読み出されたデータ信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、PLLクロック位相信号ゼロクロス点における上記微分信号の補間値を算出する補間値算出手段と、上記補間値算出手段によって補間された補間値から上記微分信号の上記PLLクロック位相信号との位相誤差を算出する位相誤差算出手段と、上記位相誤差算出手段によって算出された上記位相誤差に応じて周波数を調整しながら上記PLLクロック位相信号を生成するPLLクロック位相信号生成手段と、上記PLLクロック位相信号のゼロクロス点直後の上記システムクロック立ち上がり周期とし、上記補間値算出手段によって算出された補間値の出力タイミングとなる出力イネーブル信号を生成する出力イネーブル信号生成手段と、上記補間値算出手段によって算出された補間値を、上記出力イネーブル信号生成手段によって生成された出力イネーブル信号に同期して出力させる出力手段とを備えて成ることを特徴とする請求項1記載のディスク再生装置。

請求項6

ディスク状記録媒体に記録されたデータ信号を再生するディスク再生方法において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出工程と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をディジタル的にとって位相同期のとれたディジタル信号を出力する工程と、上記リードチャネル系動作クロックを生成し、上記再生速度検出工程により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数が可変制御される動作クロック生成工程とを有することを特徴とするディスク再生方法。

技術分野

0001

本発明は、ディスク状記録媒体から読み取られたRF信号位相同期ディジタル的にとるようなディスク再生装置及び方法に関する。

背景技術

0002

光磁気ディスク等のディスク状記録媒体から光学ヘッド等により再生されたそのままの信号である再生RF(Radio Frequency)信号のクロック成分に位相同期した出力信号を得るために、PLL(Phase Locked Loop)回路が用いられている。従来の一般的なアナログPLL回路では、再生RF信号と、VCO(Voltage Controlled Oscillator:電圧制御発振器)からの発振出力信号とを位相比較し、位相誤差直流成分を制御電圧としてVCOに帰還するような構成が用いられる。

0003

ところで、近年においては、小型省電力化多機能化高精度化高信頼性化、低価格化等の要求からアナログ回路ディジタル化が進んでおり、アナログPLL回路についてもディジタル化が図られている。

0004

このようなディジタルPLL回路の従来例としては、例えば特許文献1、2に示すような技術が知られている。

0005

特開2003−317405号公報
特許第2699363号公報

発明が解決しようとする課題

0006

ところで、上述のようなディジタルPLL回路には種々の構成が知られているが、所定のシステムクロックあるいは動作クロックに基づいて動作する仮想的なVCOを有し、再生RF信号のサンプリング値についてチャネルクロックに対する位相を求めるような構成のディジタルPLL回路の場合には、PLLの引き込み範囲としては±10%程度となるものが通常である。

0007

このように、PLLの引き込み範囲が±10%程度のディジタルPLL回路を、例えばディスク再生装置の再生RF信号の位相同期に用いる場合において、ディスク回転起動時等のように、静止状態から所定の回転速度(−10%)に立ち上がるまでの時間(例えば3秒程度)は、PLL回路でのクロック引き込みが行えず、音声や画像等のコンテンツが再生されるまでの待ち時間がかかる、という問題点がある。また、いわゆるCLV(線速度一定ディスクや、ZCAV(ゾーン回転速度一定)ディスクを用いる場合に、ディスクの径方向ジャンプして適正回転速度が切り換わった場合にも、PLL動作が引き込まれるまでの待ち時間がかかる、という問題点がある。

0008

本発明は、このような従来の実情に鑑みて提案されたものであり、ディジタルPLL回路自体の引き込み範囲は例えば±10%程度と狭くても、ディスク再生装置の再生RF信号の位相同期の引き込み範囲をより広くすることができるようなディスク再生装置及び方法を提供することを目的とする。

課題を解決するための手段

0009

上述の課題を解決するために、本発明は、ディスク状記録媒体に記録されたデータ信号を再生するディスク再生装置において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出手段と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をとるためのディジタルPLL手段と、上記リードチャネル系動作クロックを生成し、上記再生速度検出手段により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数可変制御される動作クロック生成手段とを有することを特徴とする。

0010

ここで、上記ディスク状記録媒体には付属情報が記録された案内溝が形成されており、上記再生速度検出手段は、上記案内溝に記録された上記付属情報の再生信号に基づいて上記データ生成速度を検出することが好ましい。

0011

上記動作クロック生成手段は、一定周波数の基準クロックを発生する基準クロック発生手段からの基準クロックに同期し、所定の分周比の動作クロックを出力するPLL回路構成を有し、上記再生速度検出手段により検出されたデータ再生速度に応じて上記分周比を可変制御することが好ましい。

0012

また、上記ディジタルPLL手段は、上記動作クロック生成手段からの上記リードチャネル系動作クロックに応じて動作する仮想クロック発生器を有し、この仮想クロック発生器からのPLLクロックの位相に対する上記ディスク状記録媒体から読み出されたデータ信号の位相の誤差を検出し、この位相誤差を0にする方向に上記仮想クロック発生器が発生するPLLクロックの周波数を可変制御することが好ましい。

0013

さらに、上記ディジタルPLL手段は、上記ディスク状記録媒体から読み出されたデータ信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、PLLクロック位相信号ゼロクロス点における上記微分信号の補間値を算出する補間値算出手段と、上記補間値算出手段によって補間された補間値から上記微分信号の上記PLLクロック位相信号との位相誤差を算出する位相誤差算出手段と、上記位相誤差算出手段によって算出された上記位相誤差に応じて周波数を調整しながら上記PLLクロック位相信号を生成するPLLクロック位相信号生成手段と、上記PLLクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がり周期とし、上記補間値算出手段によって算出された補間値の出力タイミングとなる出力イネーブル信号を生成する出力イネーブル信号生成手段と、上記補間値算出手段によって算出された補間値を、上記出力イネーブル信号生成手段によって生成された出力イネーブル信号に同期して出力させる出力手段とを備えて成ることが好ましい。

0014

次に、本発明に係るディスク再生方法は、上記目的を達成するため、ディスク状記録媒体に記録されたデータ信号を再生するディスク再生方法において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出工程と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をディジタル的にとって位相同期のとれたディジタル信号を出力する工程と、上記リードチャネル系動作クロックを生成し、上記再生速度検出工程により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数が可変制御される動作クロック生成工程ととを有することを特徴とする。

0015

このような本発明では、ディスク状記録媒体からのデータ再生速度を検出し、この検出されたデータ再生速度に応じてリードチャネル系動作クロックの周波数を可変制御し、この可変制御されたリードチャネル系動作クロックを、データ信号の位相同期をとるためのディジタルPLLの動作クロックとして用い、PLL動作を行わせる。

発明の効果

0016

本発明によれば、ディジタルPLL自体の引き込み範囲が狭くても、ディジタルPLLの動作クロックをディスクのデータ再生速度に応じて可変制御しているため、ディスクのデータ再生速度に対するPLLの見かけ上の引き込み範囲をより広くすることが可能となる。従って、ディジタルPLLの回路構成を複雑化することなく、PLL引き込み範囲を広げることができ、簡単かつ安価に性能向上が図れる。

発明を実施するための最良の形態

0017

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

0018

図1は、本発明の実施の形態となる光磁気ディスク再生装置を概略的に示すブロック図である。この図1において、光磁気ディスク11はスピンドルモータ12により回転駆動され、光学ヘッド13により光磁気ディスク11の記録信号を読み取っている。ここで、光磁気ディスク11として、いわゆるミニディスク登録商標、MDともいう)を用いる場合、ディスク上に予め案内溝(グルーブ)が蛇行されて(ウォブルされて)形成され、このウォブルの周期をFM変調することでアドレス情報等の付属情報を記録するようないわゆるADIP(ADdress In Pregroove)方式が採用されている。光学ヘッド13は、レーザ出力手段としてのレーザダイオード偏光ビームスプリッタ対物レンズ等からなる光学系及び反射光を検出するための光ディテクタを有して構成されている。また、図示しないが、光学ヘッド13に光磁気ディスク11を介して対向配置される磁気ヘッドや、光学ヘッド13をディスク径方向に移動させるためのスレッドモータ及びスレッド機構等が設けられていることは勿論である。

0019

光学ヘッド13の光磁気ディスク11に対するレーザ照射によりその反射光として検出された情報(フォトディテクタによりレーザ反射光を検出して得られる光電流)は、RFアンプ14に供給される。RFアンプ14では、入力された検出情報に対して電流電圧変換増幅マトリクス演算等を行い、再生情報としての再生RF(高周波)信号、トラッキングエラー信号TE、フォーカスエラー信号FE、グルーブ情報(光磁気ディスク11にトラックウォブリングにより記録されているADIP情報)等を出力する。RFアンプ14からの出力信号の内の再生RF信号は、ディジタルPLL回路15に送られ、このディジタルPLL回路15により再生RF信号中のクロック成分の抽出あるいは復元が行われる。ディジタルPLL回路15からの出力信号は、ディジタル復調回路16に送られて復調され、シリアルパラレル変換非同期バッファ17に送られる。これらのディジタルPLL回路15からシリアル/パラレル変換非同期バッファ17の入力側(書込側)までの各回路は、リードチャネル系動作クロックが供給されて、このリードチャネル系動作クロックが動作タイミングの基準とされて駆動されている。シリアル/パラレル変換非同期バッファ17からは、例えば8ビットパラレルに変換されたデータが出力されてECCエラー訂正符号処理回路18に送られる。これらのシリアル/パラレル変換非同期バッファ17の出力側読出側)及びECC処理回路には、ECC動作クロックが供給されて駆動されている。この図1の例において、リードチャネル系動作クロックは、動作クロック生成PLL回路21から供給されるように構成されており、この動作クロック生成PLL回路21の設定分周比を制御可能とすることでクロック周波数可変となっている。また、ECC動作クロックは固定周波数であり、クリスタル発振器及び分周回路22から供給されるように構成されている。動作クロック生成PLL回路21には、クリスタル発振器及び分周回路22からの基準クロックが供給されている。

0020

本発明の実施の形態においては、光磁気ディスク11のデータ再生速度を検出し、このデータ再生速度に応じて動作クロック生成PLL回路21の生成クロック周波数、すなわちリードチャネル系動作クロックの周波数を変化させるように構成している。より具体的に、図1の例では、光磁気ディスク11の案内溝(プリグルーブ)から読み取った上記ADIP信号をデータ再生速度検出回路26に供給しており、このデータ再生速度検出回路26ではADIP信号のキャリア周期によってディスクのデータ再生速度を検出し、この検出されたデータ再生速度に応じて、制御回路(CPU)25が動作クロック生成PLL回路21の分周比を可変制御することにより、動作クロックの周波数を制御するようにしている。

0021

動作クロック生成PLL回路21は、例えば図2のような構成を有している。この図2において、入力端子31には図1のクリスタル発振器及び分周回路22からの基準クロックが供給されており、この入力端子31からの基準クロックは、1/M分周器(Mカウンタ)32を介して位相比較器(PC)33に送られ、この位相比較器33からの出力が電圧制御発振器(VCO)34に送られている。電圧制御発振器34からの出力は、出力端子35に送られると共に、1/N分周器(Nカウンタ)36を介して位相比較器33に送られている。1/M分周器(Mカウンタ)32及び1/N分周器(Nカウンタ)36は、図1の制御回路(CPU)25からの分周比制御信号により分周比が可変制御されるようになっており、図1の制御回路(CPU)25から、制御端子37mを介して1/M分周比制御信号が1/M分周器(Mカウンタ)32に送られ、制御端子37nを介して1/N分周比制御信号が1/N分周器(Nカウンタ)32に送られている。ここで、入力端子31に供給される基準クロックの周波数をFin、出力端子35からの動作クロックの周波数をFout とするとき、Fout=Fin ×(N/M)となるから、M、Nを制御することにより動作クロック周波数Fout を可変制御できることが明らかである。

0022

次に、ディスクから信号を読み取るリードチャネル系のディジタルPLL回路15は、動作クロック生成PLL回路21からのリードチャネル系動作クロックにより駆動されるものであり、このリードチャネル系動作クロックの周波数に応じてディジタルPLL回路15の動作中心周波数が決まるものである。このようなディジタルPLL回路15としては種々の構成のものが挙げられるが、一例を図3に示す。この図3の構成は、図1のディジタルPLL回路15の主要部として用いることができるものである。

0023

この図3に示すディジタルPLL回路の具体的な構成例において、入力端子51には、ディスクから読み取ったRF信号を微分処理した微分信号が入力されるものとしている。この再生RF信号の微分信号(微分RF信号)は、元の再生RFのゼロクロス点が極大点極小点となっる。入力端子51からの微分RF信号は、A/D変換器52にて上記リードチャネル系動作クロックに同期したタイミングでディジタル値に変換された後、補間回路53に送られる。補間回路53では、この図3のディジタルPLL回路のPLLクロックの位相がゼロとなるタイミングでの微分RF信号の値(補間値)が算出される。補間回路53からの補間値は、位相比較器54に送られ、位相誤差が検出される。位相比較器54からの位相誤差信号は、ループフィルタ55を介して位相発生回路56に送られ、この位相発生回路56でPLLクロック位相信号が生成され、補間回路53に送られる。この図3のディジタルPLL回路の各回路52〜56は、上記動作クロック生成PLL回路21からのリードチャネル系動作クロックにより動作する。

0024

図3に示すディジタルPLL回路の動作について、図4タイミングチャートを参照しながら説明する。図4の(A)は、微分RF信号dRFの波形と上記リードチャネル系動作クロックのタイミング毎のサンプル点pとPLLクロック位相のゼロ位相での補間点ipと補間値出力波形iSとを示し、図4の(B)は、PLLクロック位相信号及び上記リードチャネル系動作クロックのタイミング毎のPLLクロック位相サンプル点を示し、図4の(C)は、上記リードチャネル系動作クロックCKrを示し、図4の(D)は、RFイネーブル信号ENrfを示している。

0025

図3のA/D変換器52では、入力端子51に供給された再生RF信号の微分信号(微分RF信号)dRFを上記リードチャネル系動作クロックCKrに同期したタイミングでディジタル値に変換し、図4の(A)のサンプル点pのデータを補間回路53に送る。

0026

補間回路53では、後述する位相発生回路56から供給される図4の(B)に示すPLLクロック位相信号の基準となるゼロ位相における微分RF信号dRFの値(補間値)を補間により求める。この図4の例では、(B)のPLLクロック位相信号のゼロ位相の前後の(A)のサンプル点pを線形補間することにより、補間点ipの値を求め、この補間値を上記リードチャネル系動作クロックCKrに同期させた補間値出力波形iSとして出力し、位相比較器54及び出力端子58に送る。なお、補間は線形1次補間に限定されず、2次以上の高次補間やsin補間等の種々の補間処理を用いることができる。また補間回路53では、位相発生回路56より供給されるPLLクロック位相信号がゼロクロスするタイミングに最も近いシステムクロックの立ち上がりを周期とするパルス信号である、図4の(D)に示すようなRFイネーブル信号ENrfを生成する。RFイネーブル信号ENrfは、自己同期を利用したデジタルデータの再生におけるチャンネルクロックに相当するパルス信号であり、このRFイネーブル信号ENrfも位相比較器54に送られ、また出力端子59に送られる。

0027

位相比較器54は、補間回路53からの補間値に基づいて再生RF信号とPLLクロック位相信号との位相誤差を検出するものである。本実施の形態においては、微分RF信号dRFの上に凸の微分波形で極大点の前後の補間値の差分を算出し、下に凸の微分波形で極小点の前後の補間値の差分を算出することにより、位相誤差を検出している。例えば、図5図6において、補間値ipkに対して1PLLクロック前の補間値をipk−1、1PLLクロック後の補間値をipk+1としており、位相誤差の無い状態の波形を破線で示している。また、図5は微分RF信号dRFが上に凸の場合を、図6は下に凸の場合をそれぞれ示しており、これらの図5図6の例ではPLLクロックに対して微分RF信号dRFの位相が進んでいる(再生RF信号の位相が進んでいる)場合を示している。ここで、図5の上に凸の波形では位相誤差Δθを、
Δθ=ipk+1−ipk−1
により求め、図6の下に凸の波形では位相誤差Δθを、
Δθ=ipk−1−ipk+1
により求めている。図5図6の例では、再生RF信号の位相(微分RF信号dRFの位相)がPLLクロックの位相に対して進んでおり、このときの位相誤差Δθは正の値となる。逆に再生RF信号の位相(微分RF信号dRFの位相)がPLLクロックの位相に対して遅れている場合には、位相誤差Δθは負の値となる。

0028

このようにして位相比較器54から得られた位相誤差信号は、ループフィルタ55を介して位相発生回路56に送られる。ループフィルタ55は、位相比較器54からの位相誤差信号の高周波を抑圧する一種ローパスフィルタであり、このディジタルPLL回路の応答時定数を決めるものである。

0029

位相発生回路56は、ループフィルタ55を介して供給される位相誤差信号に応じてPLLクロックの周波数が調整されたPLLクロック位相信号を出力するものであり、アナログPLL回路の電圧制御発振器(VCO)に相当する仮想VCO、あるいは仮想クロック発生器と見なすことができる。ここで、位相発生回路56は、上記リードチャネル系動作クロックCKrのタイミング毎に一定の値を加算し、2π(360°)に相当する上限値Rに達すると0に戻って加算し続けることにより、図4の(B)の破線に示すようなPLLクロック位相信号の、リードチャネル系動作クロックCKrのタイミング毎の位相値(図中丸印)を出力するものである。上記PLLクロックの周波数を変化させるには、リードチャネル系動作クロックCKrのタイミング毎に加算される一定の値を変えるか、あるいは上記位相の2π(360°)に相当する上限値Rを変えることが考えられるが、本実施の形態では、上限値Rを上記ループフィルタ55を介して供給される位相誤差信号に応じて可変制御することで、PLLクロックの周波数を調整している。この場合、位相発生回路56からのPLLクロック位相信号が補間回路53を介して位相比較器54に供給されるとき、上記位相誤差が0となる方向に上限値Rを可変制御してPLLクロックの周波数を調整することは勿論である。

0030

ところで、このようなディジタルPLL回路において、ディスクの回転速度が正規の回転速度から大幅にずれて、データ再生速度が基準の再生速度から大きく異なっているような場合、例えば再生開始時のようにディスクの回転速度が低い状態のとき、ディジタルPLL回路の引き込み範囲を越えると正常な同期引き込みが行えなくなる。例えば、再生RF信号を微分処理した信号である微分RF信号の場合、ディスク回転数が33%遅くなると、RF信号の2Tのパターンが3Tと等価に現れてしまい、位相誤差が正しく検出できなくなる。現実のディジタルPLL回路の場合には、PLLクロックの動作引き込み範囲として±10%程度しか実現できないのが現状である。

0031

このような点に鑑み、本発明の実施の形態においては、PLLクロック回路の動作そのものを司るクロックである動作クロック生成PLL回路21からのリードチャネル系動作クロックの周波数を、光磁気ディスク11からのデータ再生速度、具体的には上記ADIP信号のキャリア周波数に基づいて可変制御するようにしている。

0032

上述したような本発明の実施の形態によれば、ディジタルPLL回路15自体のクロック引き込み範囲が例えば±10%程度と狭くても、動作クロック生成PLL回路21、制御回路(CPU)25及びデータ再生速度検出回路26により、ディジタルPLL回路15の動作クロックであるリードチャネル系動作クロックをディスクのデータ再生速度に応じて可変制御しているため、ディスクのデータ再生速度に対するPLLの見かけ上の引き込み範囲をより広くすることが可能となる。従って、ディジタルPLL回路15のクロック引き込み範囲を広げるための変更を施すことにより回路構成が複雑化するようなことがなく、再生RF信号の位相同期をとるためのPLL引き込み範囲を見かけ上広げることができ、簡単かつ安価に性能向上が図ることができる。

0033

ところで、本発明は上述した実施の形態のみに限定されるものではなく、上記実施の形態においては、ディスクのデータ再生速度を上記ADIP信号のキャリア周波数から検出しているが、これに限定されず、例えば、再生アドレス既知の場合にはスピンドルモータ12の回転速度をいわゆるモータのFG(周波数ジェネレータ)信号等から検出し、このディスク回転速度とディスク上のアドレスに基づく正規の回転速度とからデータ再生速度を検出するようにしてもよい。

0034

また、上記実施の形態において、リードチャネル系動作クロックを生成する動作クロック生成PLL回路21もPLL構成を用いているが、例えば、クリスタル発振器及び分周回路22からの基準クロックを単に分周する構成を用い、このときの分周比を上記データ再生速度に応じて可変制御するようにしてもよい。

0035

この他、本発明の具体的な構成は、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

図面の簡単な説明

0036

本発明の実施の形態となるディスク再生装置の概略構成を示すブロック図である。
動作クロック生成PLL回路の構成例を示すブロック図である。
ディジタルPLL回路の構成例を示すブロック図である。
図3に示すディジタルPLL回路の動作を説明するためのタイミングチャートである。
微分RF信号が上に凸の場合の図3中の位相比較器の動作を説明するためのタイミングチャートである。
微分RF信号が下に凸の場合の図3中の位相比較器の動作を説明するためのタイミングチャートである。

符号の説明

0037

11光磁気ディスク、 12スピンドルモータ、 13光学ヘッド、 14RFアンプ、 15ディジタルPLL回路、 21動作クロック生成PLL回路、 22クリスタル発振器及び分周回路、 25制御回路(CPU)、 26データ再生速度検出回路、 32 1/M分周器、 33位相比較器、 34電圧制御発振器、 36 1/N分周器、 52 A/D変換器、 53補間回路、 54 位相比較器、 55ループフィルタ、 56位相発生回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 時限メディアデータを生成する方法、装置、およびコンピュータプログラム」が 公開されました。( 2020/12/17)

    【課題・解決手段】時限メディアデータを生成するための装置および方法が提供され、時限メディアデータはサンプルを含み、方法は、時限メディアデータのサンプルを取得し、取得されたサンプルの少なくとも1つの少な... 詳細

  • 株式会社デンソーの「 車載制御システム」が 公開されました。( 2020/12/17)

    【課題】ユーザに違和感を与えにくい車載制御システムを提供する。【解決手段】車両Cの乗員に向けた視聴覚情報を出力するスピーカ5と、スピーカ5に視聴覚情報を出力させるための再生信号を生成するDSP3とを備... 詳細

  • 森田良明の「 音声処理装置および音声処理方法」が 公開されました。( 2020/12/10)

    【課題】デジタル音声データによる再生音を効果的に改質することができる音声処理装置および音声処理方法を得る。【解決手段】取得部11により、デジタル音声データを取得し、処理部12により、取得部11によって... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ