技術 ディスク再生装置及び方法

0001

本発明は、ディスク状記録媒体から読み取られたＲＦ信号の位相同期をディジタル的にとるようなディスク再生装置及び方法に関する。

0002

光磁気ディスク等のディスク状記録媒体から光学ヘッド等により再生されたそのままの信号である再生ＲＦ（Radio Frequency）信号のクロック成分に位相同期した出力信号を得るために、ＰＬＬ（Phase Locked Loop）回路が用いられている。従来の一般的なアナログＰＬＬ回路では、再生ＲＦ信号と、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）からの発振出力信号とを位相比較し、位相誤差の直流成分を制御電圧としてＶＣＯに帰還するような構成が用いられる。

0003

ところで、近年においては、小型省電力化、多機能化、高精度化、高信頼性化、低価格化等の要求からアナログ回路のディジタル化が進んでおり、アナログＰＬＬ回路についてもディジタル化が図られている。

0004

このようなディジタルＰＬＬ回路の従来例としては、例えば特許文献１、２に示すような技術が知られている。

0005

特開２００３−３１７４０５号公報
特許第２６９９３６３号公報

0006

ところで、上述のようなディジタルＰＬＬ回路には種々の構成が知られているが、所定のシステムクロックあるいは動作クロックに基づいて動作する仮想的なＶＣＯを有し、再生ＲＦ信号のサンプリング値についてチャネルクロックに対する位相を求めるような構成のディジタルＰＬＬ回路の場合には、ＰＬＬの引き込み範囲としては±１０％程度となるものが通常である。

0007

このように、ＰＬＬの引き込み範囲が±１０％程度のディジタルＰＬＬ回路を、例えばディスク再生装置の再生ＲＦ信号の位相同期に用いる場合において、ディスク回転の起動時等のように、静止状態から所定の回転速度（−１０％）に立ち上がるまでの時間（例えば３秒程度）は、ＰＬＬ回路でのクロック引き込みが行えず、音声や画像等のコンテンツが再生されるまでの待ち時間がかかる、という問題点がある。また、いわゆるＣＬＶ（線速度一定）ディスクや、ＺＣＡＶ（ゾーン回転速度一定）ディスクを用いる場合に、ディスクの径方向にジャンプして適正回転速度が切り換わった場合にも、ＰＬＬ動作が引き込まれるまでの待ち時間がかかる、という問題点がある。

0008

本発明は、このような従来の実情に鑑みて提案されたものであり、ディジタルＰＬＬ回路自体の引き込み範囲は例えば±１０％程度と狭くても、ディスク再生装置の再生ＲＦ信号の位相同期の引き込み範囲をより広くすることができるようなディスク再生装置及び方法を提供することを目的とする。

0009

上述の課題を解決するために、本発明は、ディスク状記録媒体に記録されたデータ信号を再生するディスク再生装置において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出手段と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をとるためのディジタルＰＬＬ手段と、上記リードチャネル系動作クロックを生成し、上記再生速度検出手段により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数が可変制御される動作クロック生成手段とを有することを特徴とする。

0010

ここで、上記ディスク状記録媒体には付属情報が記録された案内溝が形成されており、上記再生速度検出手段は、上記案内溝に記録された上記付属情報の再生信号に基づいて上記データ生成速度を検出することが好ましい。

0011

上記動作クロック生成手段は、一定周波数の基準クロックを発生する基準クロック発生手段からの基準クロックに同期し、所定の分周比の動作クロックを出力するＰＬＬ回路構成を有し、上記再生速度検出手段により検出されたデータ再生速度に応じて上記分周比を可変制御することが好ましい。

0012

また、上記ディジタルＰＬＬ手段は、上記動作クロック生成手段からの上記リードチャネル系動作クロックに応じて動作する仮想クロック発生器を有し、この仮想クロック発生器からのＰＬＬクロックの位相に対する上記ディスク状記録媒体から読み出されたデータ信号の位相の誤差を検出し、この位相誤差を０にする方向に上記仮想クロック発生器が発生するＰＬＬクロックの周波数を可変制御することが好ましい。

0013

さらに、上記ディジタルＰＬＬ手段は、上記ディスク状記録媒体から読み出されたデータ信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、ＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する補間値算出手段と、上記補間値算出手段によって補間された補間値から上記微分信号の上記ＰＬＬクロック位相信号との位相誤差を算出する位相誤差算出手段と、上記位相誤差算出手段によって算出された上記位相誤差に応じて周波数を調整しながら上記ＰＬＬクロック位相信号を生成するＰＬＬクロック位相信号生成手段と、上記ＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記補間値算出手段によって算出された補間値の出力タイミングとなる出力イネーブル信号を生成する出力イネーブル信号生成手段と、上記補間値算出手段によって算出された補間値を、上記出力イネーブル信号生成手段によって生成された出力イネーブル信号に同期して出力させる出力手段とを備えて成ることが好ましい。

0014

次に、本発明に係るディスク再生方法は、上記目的を達成するため、ディスク状記録媒体に記録されたデータ信号を再生するディスク再生方法において、上記ディスク状記録媒体からのデータ再生速度を検出する再生速度検出工程と、リードチャネル系動作クロックにより駆動され、上記ディスク状記録媒体から読み出されたデータ信号の位相同期をディジタル的にとって位相同期のとれたディジタル信号を出力する工程と、上記リードチャネル系動作クロックを生成し、上記再生速度検出工程により検出されたデータ再生速度に応じて生成するリードチャネル系動作クロックの周波数が可変制御される動作クロック生成工程ととを有することを特徴とする。

0015

このような本発明では、ディスク状記録媒体からのデータ再生速度を検出し、この検出されたデータ再生速度に応じてリードチャネル系動作クロックの周波数を可変制御し、この可変制御されたリードチャネル系動作クロックを、データ信号の位相同期をとるためのディジタルＰＬＬの動作クロックとして用い、ＰＬＬ動作を行わせる。

0016

本発明によれば、ディジタルＰＬＬ自体の引き込み範囲が狭くても、ディジタルＰＬＬの動作クロックをディスクのデータ再生速度に応じて可変制御しているため、ディスクのデータ再生速度に対するＰＬＬの見かけ上の引き込み範囲をより広くすることが可能となる。従って、ディジタルＰＬＬの回路構成を複雑化することなく、ＰＬＬ引き込み範囲を広げることができ、簡単かつ安価に性能向上が図れる。

0017

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

0018

図１は、本発明の実施の形態となる光磁気ディスク再生装置を概略的に示すブロック図である。この図１において、光磁気ディスク１１はスピンドルモータ１２により回転駆動され、光学ヘッド１３により光磁気ディスク１１の記録信号を読み取っている。ここで、光磁気ディスク１１として、いわゆるミニディスク（登録商標、ＭＤともいう）を用いる場合、ディスク上に予め案内溝（グルーブ）が蛇行されて（ウォブルされて）形成され、このウォブルの周期をＦＭ変調することでアドレス情報等の付属情報を記録するようないわゆるＡＤＩＰ（ADdress In Pregroove）方式が採用されている。光学ヘッド１３は、レーザ出力手段としてのレーザダイオード、偏光ビームスプリッタや対物レンズ等からなる光学系及び反射光を検出するための光ディテクタを有して構成されている。また、図示しないが、光学ヘッド１３に光磁気ディスク１１を介して対向配置される磁気ヘッドや、光学ヘッド１３をディスク径方向に移動させるためのスレッドモータ及びスレッド機構等が設けられていることは勿論である。

0019

光学ヘッド１３の光磁気ディスク１１に対するレーザ照射によりその反射光として検出された情報（フォトディテクタによりレーザ反射光を検出して得られる光電流）は、ＲＦアンプ１４に供給される。ＲＦアンプ１４では、入力された検出情報に対して電流−電圧変換、増幅、マトリクス演算等を行い、再生情報としての再生ＲＦ（高周波）信号、トラッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥ、グルーブ情報（光磁気ディスク１１にトラックのウォブリングにより記録されているＡＤＩＰ情報）等を出力する。ＲＦアンプ１４からの出力信号の内の再生ＲＦ信号は、ディジタルＰＬＬ回路１５に送られ、このディジタルＰＬＬ回路１５により再生ＲＦ信号中のクロック成分の抽出あるいは復元が行われる。ディジタルＰＬＬ回路１５からの出力信号は、ディジタル復調回路１６に送られて復調され、シリアル／パラレル変換非同期バッファ１７に送られる。これらのディジタルＰＬＬ回路１５からシリアル／パラレル変換非同期バッファ１７の入力側（書込側）までの各回路は、リードチャネル系動作クロックが供給されて、このリードチャネル系動作クロックが動作タイミングの基準とされて駆動されている。シリアル／パラレル変換非同期バッファ１７からは、例えば８ビットパラレルに変換されたデータが出力されてＥＣＣ（エラー訂正符号）処理回路１８に送られる。これらのシリアル／パラレル変換非同期バッファ１７の出力側（読出側）及びＥＣＣ処理回路には、ＥＣＣ動作クロックが供給されて駆動されている。この図１の例において、リードチャネル系動作クロックは、動作クロック生成ＰＬＬ回路２１から供給されるように構成されており、この動作クロック生成ＰＬＬ回路２１の設定分周比を制御可能とすることでクロック周波数が可変となっている。また、ＥＣＣ動作クロックは固定周波数であり、クリスタル発振器及び分周回路２２から供給されるように構成されている。動作クロック生成ＰＬＬ回路２１には、クリスタル発振器及び分周回路２２からの基準クロックが供給されている。

0020

本発明の実施の形態においては、光磁気ディスク１１のデータ再生速度を検出し、このデータ再生速度に応じて動作クロック生成ＰＬＬ回路２１の生成クロック周波数、すなわちリードチャネル系動作クロックの周波数を変化させるように構成している。より具体的に、図１の例では、光磁気ディスク１１の案内溝（プリグルーブ）から読み取った上記ＡＤＩＰ信号をデータ再生速度検出回路２６に供給しており、このデータ再生速度検出回路２６ではＡＤＩＰ信号のキャリア周期によってディスクのデータ再生速度を検出し、この検出されたデータ再生速度に応じて、制御回路（ＣＰＵ）２５が動作クロック生成ＰＬＬ回路２１の分周比を可変制御することにより、動作クロックの周波数を制御するようにしている。

0021

動作クロック生成ＰＬＬ回路２１は、例えば図２のような構成を有している。この図２において、入力端子３１には図１のクリスタル発振器及び分周回路２２からの基準クロックが供給されており、この入力端子３１からの基準クロックは、１／Ｍ分周器（Ｍカウンタ）３２を介して位相比較器（ＰＣ）３３に送られ、この位相比較器３３からの出力が電圧制御発振器（ＶＣＯ）３４に送られている。電圧制御発振器３４からの出力は、出力端子３５に送られると共に、１／Ｎ分周器（Ｎカウンタ）３６を介して位相比較器３３に送られている。１／Ｍ分周器（Ｍカウンタ）３２及び１／Ｎ分周器（Ｎカウンタ）３６は、図１の制御回路（ＣＰＵ）２５からの分周比制御信号により分周比が可変制御されるようになっており、図１の制御回路（ＣＰＵ）２５から、制御端子３７ｍを介して１／Ｍ分周比制御信号が１／Ｍ分周器（Ｍカウンタ）３２に送られ、制御端子３７ｎを介して１／Ｎ分周比制御信号が１／Ｎ分周器（Ｎカウンタ）３２に送られている。ここで、入力端子３１に供給される基準クロックの周波数をＦin、出力端子３５からの動作クロックの周波数をＦout とするとき、Ｆout＝Ｆin ×（Ｎ／Ｍ）となるから、Ｍ、Ｎを制御することにより動作クロック周波数Ｆout を可変制御できることが明らかである。

0022

次に、ディスクから信号を読み取るリードチャネル系のディジタルＰＬＬ回路１５は、動作クロック生成ＰＬＬ回路２１からのリードチャネル系動作クロックにより駆動されるものであり、このリードチャネル系動作クロックの周波数に応じてディジタルＰＬＬ回路１５の動作中心周波数が決まるものである。このようなディジタルＰＬＬ回路１５としては種々の構成のものが挙げられるが、一例を図３に示す。この図３の構成は、図１のディジタルＰＬＬ回路１５の主要部として用いることができるものである。

0023

この図３に示すディジタルＰＬＬ回路の具体的な構成例において、入力端子５１には、ディスクから読み取ったＲＦ信号を微分処理した微分信号が入力されるものとしている。この再生ＲＦ信号の微分信号（微分ＲＦ信号）は、元の再生ＲＦのゼロクロス点が極大点、極小点となっる。入力端子５１からの微分ＲＦ信号は、Ａ／Ｄ変換器５２にて上記リードチャネル系動作クロックに同期したタイミングでディジタル値に変換された後、補間回路５３に送られる。補間回路５３では、この図３のディジタルＰＬＬ回路のＰＬＬクロックの位相がゼロとなるタイミングでの微分ＲＦ信号の値（補間値）が算出される。補間回路５３からの補間値は、位相比較器５４に送られ、位相誤差が検出される。位相比較器５４からの位相誤差信号は、ループフィルタ５５を介して位相発生回路５６に送られ、この位相発生回路５６でＰＬＬクロック位相信号が生成され、補間回路５３に送られる。この図３のディジタルＰＬＬ回路の各回路５２〜５６は、上記動作クロック生成ＰＬＬ回路２１からのリードチャネル系動作クロックにより動作する。

0024

図３に示すディジタルＰＬＬ回路の動作について、図４のタイミングチャートを参照しながら説明する。図４の（Ａ）は、微分ＲＦ信号ｄＲＦの波形と上記リードチャネル系動作クロックのタイミング毎のサンプル点ｐとＰＬＬクロック位相のゼロ位相での補間点ｉｐと補間値出力波形ｉＳとを示し、図４の（Ｂ）は、ＰＬＬクロック位相信号及び上記リードチャネル系動作クロックのタイミング毎のＰＬＬクロック位相サンプル点を示し、図４の（Ｃ）は、上記リードチャネル系動作クロックＣＫｒを示し、図４の（Ｄ）は、ＲＦイネーブル信号ＥＮrfを示している。

0025

図３のＡ／Ｄ変換器５２では、入力端子５１に供給された再生ＲＦ信号の微分信号（微分ＲＦ信号）ｄＲＦを上記リードチャネル系動作クロックＣＫｒに同期したタイミングでディジタル値に変換し、図４の（Ａ）のサンプル点ｐのデータを補間回路５３に送る。

0026

補間回路５３では、後述する位相発生回路５６から供給される図４の（Ｂ）に示すＰＬＬクロック位相信号の基準となるゼロ位相における微分ＲＦ信号ｄＲＦの値（補間値）を補間により求める。この図４の例では、（Ｂ）のＰＬＬクロック位相信号のゼロ位相の前後の（Ａ）のサンプル点ｐを線形補間することにより、補間点ｉｐの値を求め、この補間値を上記リードチャネル系動作クロックＣＫｒに同期させた補間値出力波形ｉＳとして出力し、位相比較器５４及び出力端子５８に送る。なお、補間は線形１次補間に限定されず、２次以上の高次補間やｓｉｎ補間等の種々の補間処理を用いることができる。また補間回路５３では、位相発生回路５６より供給されるＰＬＬクロック位相信号がゼロクロスするタイミングに最も近いシステムクロックの立ち上がりを周期とするパルス信号である、図４の（Ｄ）に示すようなＲＦイネーブル信号ＥＮrfを生成する。ＲＦイネーブル信号ＥＮrfは、自己同期を利用したデジタルデータの再生におけるチャンネルクロックに相当するパルス信号であり、このＲＦイネーブル信号ＥＮrfも位相比較器５４に送られ、また出力端子５９に送られる。

0027

位相比較器５４は、補間回路５３からの補間値に基づいて再生ＲＦ信号とＰＬＬクロック位相信号との位相誤差を検出するものである。本実施の形態においては、微分ＲＦ信号ｄＲＦの上に凸の微分波形で極大点の前後の補間値の差分を算出し、下に凸の微分波形で極小点の前後の補間値の差分を算出することにより、位相誤差を検出している。例えば、図５、図６において、補間値ｉｐｋに対して１ＰＬＬクロック前の補間値をｉｐｋ−１、１ＰＬＬクロック後の補間値をｉｐｋ＋１としており、位相誤差の無い状態の波形を破線で示している。また、図５は微分ＲＦ信号ｄＲＦが上に凸の場合を、図６は下に凸の場合をそれぞれ示しており、これらの図５、図６の例ではＰＬＬクロックに対して微分ＲＦ信号ｄＲＦの位相が進んでいる（再生ＲＦ信号の位相が進んでいる）場合を示している。ここで、図５の上に凸の波形では位相誤差Δθを、
Δθ＝ｉｐｋ＋１−ｉｐｋ−１
により求め、図６の下に凸の波形では位相誤差Δθを、
Δθ＝ｉｐｋ−１−ｉｐｋ＋１
により求めている。図５、図６の例では、再生ＲＦ信号の位相（微分ＲＦ信号ｄＲＦの位相）がＰＬＬクロックの位相に対して進んでおり、このときの位相誤差Δθは正の値となる。逆に再生ＲＦ信号の位相（微分ＲＦ信号ｄＲＦの位相）がＰＬＬクロックの位相に対して遅れている場合には、位相誤差Δθは負の値となる。

0028

このようにして位相比較器５４から得られた位相誤差信号は、ループフィルタ５５を介して位相発生回路５６に送られる。ループフィルタ５５は、位相比較器５４からの位相誤差信号の高周波を抑圧する一種のローパスフィルタであり、このディジタルＰＬＬ回路の応答時定数を決めるものである。

0029

位相発生回路５６は、ループフィルタ５５を介して供給される位相誤差信号に応じてＰＬＬクロックの周波数が調整されたＰＬＬクロック位相信号を出力するものであり、アナログＰＬＬ回路の電圧制御発振器（ＶＣＯ）に相当する仮想ＶＣＯ、あるいは仮想クロック発生器と見なすことができる。ここで、位相発生回路５６は、上記リードチャネル系動作クロックＣＫｒのタイミング毎に一定の値を加算し、２π（３６０°）に相当する上限値Ｒに達すると０に戻って加算し続けることにより、図４の（Ｂ）の破線に示すようなＰＬＬクロック位相信号の、リードチャネル系動作クロックＣＫｒのタイミング毎の位相値（図中丸印）を出力するものである。上記ＰＬＬクロックの周波数を変化させるには、リードチャネル系動作クロックＣＫｒのタイミング毎に加算される一定の値を変えるか、あるいは上記位相の２π（３６０°）に相当する上限値Ｒを変えることが考えられるが、本実施の形態では、上限値Ｒを上記ループフィルタ５５を介して供給される位相誤差信号に応じて可変制御することで、ＰＬＬクロックの周波数を調整している。この場合、位相発生回路５６からのＰＬＬクロック位相信号が補間回路５３を介して位相比較器５４に供給されるとき、上記位相誤差が０となる方向に上限値Ｒを可変制御してＰＬＬクロックの周波数を調整することは勿論である。

0030

ところで、このようなディジタルＰＬＬ回路において、ディスクの回転速度が正規の回転速度から大幅にずれて、データ再生速度が基準の再生速度から大きく異なっているような場合、例えば再生開始時のようにディスクの回転速度が低い状態のとき、ディジタルＰＬＬ回路の引き込み範囲を越えると正常な同期引き込みが行えなくなる。例えば、再生ＲＦ信号を微分処理した信号である微分ＲＦ信号の場合、ディスク回転数が３３％遅くなると、ＲＦ信号の２Ｔのパターンが３Ｔと等価に現れてしまい、位相誤差が正しく検出できなくなる。現実のディジタルＰＬＬ回路の場合には、ＰＬＬクロックの動作引き込み範囲として±１０％程度しか実現できないのが現状である。

0031

このような点に鑑み、本発明の実施の形態においては、ＰＬＬクロック回路の動作そのものを司るクロックである動作クロック生成ＰＬＬ回路２１からのリードチャネル系動作クロックの周波数を、光磁気ディスク１１からのデータ再生速度、具体的には上記ＡＤＩＰ信号のキャリア周波数に基づいて可変制御するようにしている。

0032

上述したような本発明の実施の形態によれば、ディジタルＰＬＬ回路１５自体のクロック引き込み範囲が例えば±１０％程度と狭くても、動作クロック生成ＰＬＬ回路２１、制御回路（ＣＰＵ）２５及びデータ再生速度検出回路２６により、ディジタルＰＬＬ回路１５の動作クロックであるリードチャネル系動作クロックをディスクのデータ再生速度に応じて可変制御しているため、ディスクのデータ再生速度に対するＰＬＬの見かけ上の引き込み範囲をより広くすることが可能となる。従って、ディジタルＰＬＬ回路１５のクロック引き込み範囲を広げるための変更を施すことにより回路構成が複雑化するようなことがなく、再生ＲＦ信号の位相同期をとるためのＰＬＬ引き込み範囲を見かけ上広げることができ、簡単かつ安価に性能向上が図ることができる。

0033

ところで、本発明は上述した実施の形態のみに限定されるものではなく、上記実施の形態においては、ディスクのデータ再生速度を上記ＡＤＩＰ信号のキャリア周波数から検出しているが、これに限定されず、例えば、再生アドレスが既知の場合にはスピンドルモータ１２の回転速度をいわゆるモータのＦＧ（周波数ジェネレータ）信号等から検出し、このディスク回転速度とディスク上のアドレスに基づく正規の回転速度とからデータ再生速度を検出するようにしてもよい。

0034

また、上記実施の形態において、リードチャネル系動作クロックを生成する動作クロック生成ＰＬＬ回路２１もＰＬＬ構成を用いているが、例えば、クリスタル発振器及び分周回路２２からの基準クロックを単に分周する構成を用い、このときの分周比を上記データ再生速度に応じて可変制御するようにしてもよい。

0035

この他、本発明の具体的な構成は、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

0036

本発明の実施の形態となるディスク再生装置の概略構成を示すブロック図である。
動作クロック生成ＰＬＬ回路の構成例を示すブロック図である。
ディジタルＰＬＬ回路の構成例を示すブロック図である。
図３に示すディジタルＰＬＬ回路の動作を説明するためのタイミングチャートである。
微分ＲＦ信号が上に凸の場合の図３中の位相比較器の動作を説明するためのタイミングチャートである。
微分ＲＦ信号が下に凸の場合の図３中の位相比較器の動作を説明するためのタイミングチャートである。

0037

１１光磁気ディスク、 １２スピンドルモータ、 １３光学ヘッド、 １４ＲＦアンプ、 １５ディジタルＰＬＬ回路、 ２１動作クロック生成ＰＬＬ回路、 ２２クリスタル発振器及び分周回路、 ２５制御回路（ＣＰＵ）、 ２６データ再生速度検出回路、 ３２ １／Ｍ分周器、 ３３位相比較器、 ３４電圧制御発振器、 ３６ １／Ｎ分周器、 ５２ Ａ／Ｄ変換器、 ５３補間回路、 ５４ 位相比較器、 ５５ループフィルタ、 ５６位相発生回路