図面 (/)

技術 外部とのインターフェース機能を有するLSIパッケージ、外部とのインターフェース機能を備えたLSIパッケージを有する実装体、外部とのインターフェース機能を備えたLSIパッケージを有する実装体の製造方法

出願人 株式会社東芝
発明者 沼田英夫田窪知章古山英人濱崎浩史
出願日 2004年8月10日 (16年4ヶ月経過) 出願番号 2004-233751
公開日 2006年2月23日 (14年10ヶ月経過) 公開番号 2006-054260
状態 拒絶査定
技術分野 半導体または固体装置のマウント
主要キーワード 信号処理LSI 高速信号経路 配置制約 高速信号伝送路 各電気配線 シーモス コンポーネンツ 放熱用ヒートシンク
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2006年2月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するLSIパッケージ、およびその実装体、ならびに実装体の製造方法を提供すること。

解決手段

ボードへの接続用導電端子が配された面を有するインターポーザと、このインターポーザの接続用導電端子が配された面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力インターフェースするインターフェースモジュールとを具備する。または、実装ボードのインターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、実装ボードを介する外部とインターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。

概要

背景

近年、LSIに入出力されるクロック周波数はますます高くなっており、パーソナルコンピュータ用のCPUにおいてもGHz帯がすでに実用化されている。しかし、LSIを内蔵するLSIパッケージにおける信号入出力仲介機能(すなわちLSIパッケージにおけるインターフェース機能)の性能向上(スループット向上)は、クロック周波数の上昇に比較して緩やかであり、これがパーソナルコンピュータの性能向上のボトルネックになっている側面がある。

インターフェースのスループット向上には、1端子当たりの信号周波数の向上と端子数の増加とが必要である。しかし、端子数を多くするとLSIやパッケージ面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、1端子当たりの周波数を高くすることにより注力がされている。ここで、1端子当たりの周波数を高くすると、電気信号減衰が大きくなりかつインピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。このため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。

インピーダンス不整合や損失の影響が少ない長距離伝送には、光ファイバーを用いることが有効である。光ファイバーに対応にするため、光電変換機能を持つ光インターフェースモジュールを利用し得る。このような光インターフェースモジュールを商品化、実用化した一例として下記非特許文献1記載のものがある。この文献の光インターフェースモジュールは、実装ボードの端部で光電気(または電気光)変換を行ういわゆるボードエッジタイプのものである。

このようなボードエッジタイプの光インターフェースモジュールを用いる場合は、一旦光電変換が行われて光信号になれば、光ファイバが非常に低損失帯域の制限も少ないため、実装ボード間や装置間といった比較的長い距離でも例えば10Gbpsといった高速信号伝送が可能である。しかしながら、実装ボード内では例えば最長30cm程度の電気信号の高速伝送が必要であり、信号減衰やインピーダンス不整合を防止するため非常に高価な伝送線路が必要になる。これにより実装ボードのコスト上昇の原因となる。

そこで、高速信号をLSIパッケージのインターポーザ内のみに限定することで電気配線長を短くして、インターポーザ上で光信号に変換して外部へ入出力する構成も考えられている(例えば下記非特許文献2、非特許文献3)。これらに開示の構成では、LSIパッケージのインターポーザ上に光インターフェースモジュールを半田付けで固定し、光コネクタ付ファイバによって光接続している。

この構造によれば、光インターフェースモジュールを、個別にパッケージングした後インターポーザに実装することができ、信頼性が高く、良品の光インターフェースモジュールのみを搭載することが可能なので、検査コストを抑えることができる。また、インターポーザを実装ボードに実装した後に、光コネクタを接続できるため、インターポーザや他の部品の実装時に熱処理による被覆樹脂劣化や、曲げによる破断などといった光ファイバに対する取り扱い上の制限を考慮する必要がないなど長所は多い。

しかしながら、LSIの半田付け、光インターフェースモジュールの半田付け、さらに場合によってはインターポーザの半田付けが互いに干渉するため、それぞれの半田融点を変えたり、実装の手順に制限が出るなど、実装工程上の自由度が小さい。さらに、光コネクタの位置を保持するためには、押し当て機構が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。このため、LSIの上部に取り付けられるヒートシンク逃げを作るなど構造が複雑化することにより、コスト上昇を招いたり光インターフェースモジュールの放熱用ヒートシンクの取り付けが困難になる可能性がある。

また、一般に信号の周波数が高くなってくると、LSI1端子当たりの消費電力は大きくなる傾向にある。例えば、パーソナルコンピュータなどに用いられるCPUでは近年、全体で70〜80Wに達するLSIもある。そこで、信号処理LSI上にヒートスプレッダ巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述したとおり、信号処理LSIとインターフェースモジュール間の配線長は、極力短くする必要があるため、信号処理LSI用のヒートシンクを設置した場合、インターフェースモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。

そこで、信号処理LSIとインターフェースモジュールのヒートシンクを共有して、同時に放熱することが考えられるが、この場合、信号処理LSIとインターフェースモジュールを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。さらに、インターフェースモジュールが半田付けされているため、インターフェースモジュールの故障時には、高価な信号処理LSIごと交換する必要が生じる。

インターポーザに直接光素子を実装し、実装ボード上に有機材料からなる光導波路を貼り付けて伝送路とする構造も存在する(例えば下記非特許文献4)。この場合、光素子がインターポーザ上に直接ベアチップ実装されており、インターポーザを実装ボードへ実装する時に光導波路と光結合させる構造になっているため、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが難しい。

また、剥き出しの光素子では信頼性確保が難しいので、光素子の周りを光信号の波長で透明な樹脂等で充填することなどが必要になる。これにより実装ボード上で作業を要するが、製造上制約が多くコストがかかる。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しやはりコストが上昇する。またこの構造も、光素子の故障時には高価な信号処理LSIごと交換する必要が生じる。

以上の伝送線路として光ファイバーを用いる場合の各先行技術は、伝送線路として同軸ケーブルセミリジドケーブルあるいはフレキシブル配線板等のような電気の伝送線路を用いる場合についても特徴の長短両面で参考になる。
ジェイ・アイヘンベルガー(J.Eichenberger)他、「マルチチャンネルオプティカルインターコネクションモジュールズ・アップトゥ2.5GHz/s/ch」(“Multi-Channel Optical Interconnection Modules up to 2.5GHz/s/ch”)、2001・プロシーディングズ・51回エレクトロニクスコンポーネンツアンドテクノロジーカンファレンス(2001 Proceedings. 51st Electronic Components and Technology Conference)、(米国)、アイトリプルイーIEEE)、2001年、pp.880−885、(会議開催:2001年5月29日〜6月1日)
タカシ・ヨシカワ(Takashi Yoshikawa)他、「オプティカル・インターコネクション・アズ・アン・アイピー・マクロオブ・ア・シーモスライブラリ」(“Optical-Interconnection as an IP macro of a CMOS Library”)、ホット9・インターコネクツシンポジウムオンハイパフォーマンス・インターコネクツ(HOT 9 Interconnects. Symposium on High Performance Interconnects)、(米国)、アイトリプルイー(IEEE)、2001年、pp.31−35、(会議開催:2001年8月22日〜24日)
雅浩、他、「光配線との遭遇」、日経エレクトロニクス、日経BP社、2001年12月3日、810号、pp.121−122
岡部雅、他、「光電気複合実装におけるアクティブインターボーザ技術」、第16回エレクトクス実装学術講演大会講演論文集、(社)エレクトニクス実装学会、2002年3月5日、p.283、(講演番号:20B−10)

概要

高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するLSIパッケージ、およびその実装体、ならびに実装体の製造方法を提供すること。ボードへの接続用導電端子が配された面を有するインターポーザと、このインターポーザの接続用導電端子が配された面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。または、実装ボードのインターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、実装ボードを介する外部とインターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。

目的

本発明は、上記の状況を考慮してなされたもので、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法において、高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ボードへの接続用導電端子が配された面を有するインターポーザと、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力インターフェースするインターフェースモジュールとを具備することを特徴とする、外部とのインターフェース機能を有するLSIパッケージ

請求項2

開口部を有する実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記開口部において前記実装ボードを貫通して、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備することを特徴とする、外部とのインターフェース機能を備えたLSIパッケージを有する実装体

請求項3

実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記インターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、前記実装ボードを介する外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備することを特徴とする、外部とのインターフェース機能を備えたLSIパッケージを有する実装体。

請求項4

前記インターポーザが、前記接続用導電端子が配された前記面とは反対側の面にLSIを接続する領域を有し、かつ、該接続されたLSIが有する端子導通し得かつ前記接続用導電端子に導通する貫通方向導電体を有し、かつ、表裏面それぞれにシールド部材を有することを特徴とする請求項1記載の、外部とのインターフェース機能を有するLSIパッケージ。

請求項5

前記インターポーザが、前記接続用導電端子が配された前記面とは反対側の面にLSIを接続する領域を有し、かつ、該接続されたLSIが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有することを特徴とする請求項2または3記載の、外部とのインターフェース機能を備えたLSIパッケージを有する実装体。

請求項6

ボードへの接続用導電端子が配された面を有するインターポーザの前記面を実装ボードに対向させて前記インターポーザを前記実装ボードに電気的・機械的に接続する工程と、前記接続されたインターポーザの前記接続用導電端子が配された前記面と同じ面上に、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールを電気的・機械的に接続する工程とを具備することを特徴とする、外部とのインターフェース機能を備えたLSIパッケージを有する実装体の製造方法。

技術分野

0001

本発明は、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法に係り、特に、実装省スペース化に適する、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法に関する。

背景技術

0002

近年、LSIに入出力されるクロック周波数はますます高くなっており、パーソナルコンピュータ用のCPUにおいてもGHz帯がすでに実用化されている。しかし、LSIを内蔵するLSIパッケージにおける信号入出力仲介機能(すなわちLSIパッケージにおけるインターフェース機能)の性能向上(スループット向上)は、クロック周波数の上昇に比較して緩やかであり、これがパーソナルコンピュータの性能向上のボトルネックになっている側面がある。

0003

インターフェースのスループット向上には、1端子当たりの信号周波数の向上と端子数の増加とが必要である。しかし、端子数を多くするとLSIやパッケージ面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、1端子当たりの周波数を高くすることにより注力がされている。ここで、1端子当たりの周波数を高くすると、電気信号減衰が大きくなりかつインピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。このため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。

0004

インピーダンス不整合や損失の影響が少ない長距離伝送には、光ファイバーを用いることが有効である。光ファイバーに対応にするため、光電変換機能を持つ光インターフェースモジュールを利用し得る。このような光インターフェースモジュールを商品化、実用化した一例として下記非特許文献1記載のものがある。この文献の光インターフェースモジュールは、実装ボードの端部で光電気(または電気光)変換を行ういわゆるボードエッジタイプのものである。

0005

このようなボードエッジタイプの光インターフェースモジュールを用いる場合は、一旦光電変換が行われて光信号になれば、光ファイバが非常に低損失帯域の制限も少ないため、実装ボード間や装置間といった比較的長い距離でも例えば10Gbpsといった高速信号伝送が可能である。しかしながら、実装ボード内では例えば最長30cm程度の電気信号の高速伝送が必要であり、信号減衰やインピーダンス不整合を防止するため非常に高価な伝送線路が必要になる。これにより実装ボードのコスト上昇の原因となる。

0006

そこで、高速信号をLSIパッケージのインターポーザ内のみに限定することで電気配線長を短くして、インターポーザ上で光信号に変換して外部へ入出力する構成も考えられている(例えば下記非特許文献2、非特許文献3)。これらに開示の構成では、LSIパッケージのインターポーザ上に光インターフェースモジュールを半田付けで固定し、光コネクタ付ファイバによって光接続している。

0007

この構造によれば、光インターフェースモジュールを、個別にパッケージングした後インターポーザに実装することができ、信頼性が高く、良品の光インターフェースモジュールのみを搭載することが可能なので、検査コストを抑えることができる。また、インターポーザを実装ボードに実装した後に、光コネクタを接続できるため、インターポーザや他の部品の実装時に熱処理による被覆樹脂劣化や、曲げによる破断などといった光ファイバに対する取り扱い上の制限を考慮する必要がないなど長所は多い。

0008

しかしながら、LSIの半田付け、光インターフェースモジュールの半田付け、さらに場合によってはインターポーザの半田付けが互いに干渉するため、それぞれの半田融点を変えたり、実装の手順に制限が出るなど、実装工程上の自由度が小さい。さらに、光コネクタの位置を保持するためには、押し当て機構が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。このため、LSIの上部に取り付けられるヒートシンク逃げを作るなど構造が複雑化することにより、コスト上昇を招いたり光インターフェースモジュールの放熱用ヒートシンクの取り付けが困難になる可能性がある。

0009

また、一般に信号の周波数が高くなってくると、LSI1端子当たりの消費電力は大きくなる傾向にある。例えば、パーソナルコンピュータなどに用いられるCPUでは近年、全体で70〜80Wに達するLSIもある。そこで、信号処理LSI上にヒートスプレッダ巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述したとおり、信号処理LSIとインターフェースモジュール間の配線長は、極力短くする必要があるため、信号処理LSI用のヒートシンクを設置した場合、インターフェースモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。

0010

そこで、信号処理LSIとインターフェースモジュールのヒートシンクを共有して、同時に放熱することが考えられるが、この場合、信号処理LSIとインターフェースモジュールを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。さらに、インターフェースモジュールが半田付けされているため、インターフェースモジュールの故障時には、高価な信号処理LSIごと交換する必要が生じる。

0011

インターポーザに直接光素子を実装し、実装ボード上に有機材料からなる光導波路を貼り付けて伝送路とする構造も存在する(例えば下記非特許文献4)。この場合、光素子がインターポーザ上に直接ベアチップ実装されており、インターポーザを実装ボードへ実装する時に光導波路と光結合させる構造になっているため、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが難しい。

0012

また、剥き出しの光素子では信頼性確保が難しいので、光素子の周りを光信号の波長で透明な樹脂等で充填することなどが必要になる。これにより実装ボード上で作業を要するが、製造上制約が多くコストがかかる。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しやはりコストが上昇する。またこの構造も、光素子の故障時には高価な信号処理LSIごと交換する必要が生じる。

0013

以上の伝送線路として光ファイバーを用いる場合の各先行技術は、伝送線路として同軸ケーブルセミリジドケーブルあるいはフレキシブル配線板等のような電気の伝送線路を用いる場合についても特徴の長短両面で参考になる。
ジェイ・アイヘンベルガー(J.Eichenberger)他、「マルチチャンネルオプティカルインターコネクションモジュールズ・アップトゥ2.5GHz/s/ch」(“Multi-Channel Optical Interconnection Modules up to 2.5GHz/s/ch”)、2001・プロシーディングズ・51回エレクトロニクスコンポーネンツアンドテクノロジーカンファレンス(2001 Proceedings. 51st Electronic Components and Technology Conference)、(米国)、アイトリプルイーIEEE)、2001年、pp.880−885、(会議開催:2001年5月29日〜6月1日)
タカシ・ヨシカワ(Takashi Yoshikawa)他、「オプティカル・インターコネクション・アズ・アン・アイピー・マクロオブ・ア・シーモスライブラリ」(“Optical-Interconnection as an IP macro of a CMOS Library”)、ホット9・インターコネクツシンポジウムオンハイパフォーマンス・インターコネクツ(HOT 9 Interconnects. Symposium on High Performance Interconnects)、(米国)、アイトリプルイー(IEEE)、2001年、pp.31−35、(会議開催:2001年8月22日〜24日)
雅浩、他、「光配線との遭遇」、日経エレクトロニクス、日経BP社、2001年12月3日、810号、pp.121−122
岡部雅、他、「光電気複合実装におけるアクティブインターボーザ技術」、第16回エレクトクス実装学術講演大会講演論文集、(社)エレクトニクス実装学会、2002年3月5日、p.283、(講演番号:20B−10)

発明が解決しようとする課題

0014

本発明は、上記の状況を考慮してなされたもので、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法において、高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法を提供することを目的とする。

課題を解決するための手段

0015

本発明の一態様に係る、外部とのインターフェース機能を有するLSIパッケージは、ボードへの接続用導電端子が配された面を有するインターポーザと、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。

0016

また、本発明の一態様に係る、外部とのインターフェース機能を備えたLSIパッケージを有する実装体は、開口部を有する実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記開口部において前記実装ボードを貫通して、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。

0017

また、本発明の別の態様に係る、外部とのインターフェース機能を備えたLSIパッケージを有する実装体は、実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記インターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、前記実装ボードを介する外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。

0018

また、本発明の一態様に係る外部とのインターフェース機能を備えたLSIパッケージを有する実装体の製造方法は、ボードへの接続用導電端子が配された面を有するインターポーザの前記面を実装ボードに対向させて前記インターポーザを前記実装ボードに電気的・機械的に接続する工程と、前記接続されたインターポーザの前記接続用導電端子が配された前記面と同じ面上に、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールを電気的・機械的に接続する工程とを具備する。

発明の効果

0019

本発明によれば、外部とのインターフェース機能を有するLSIパッケージ、およびこのようなLSIパッケージを有する実装体、ならびにこのような実装体の製造方法において、高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。

発明を実施するための最良の形態

0020

本発明の一態様に係る、外部とのインターフェース機能を有するLSIパッケージによれば、インターポーザの、ボードへの接続用導電端子が配された面と同じ面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。したがって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面には何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。

0021

また、本発明の一態様に係る、外部とのインターフェース機能を備えたLSIパッケージを有する実装体によれば、インターポーザの、ボードへの接続用導電端子が配された面と同じ面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。ここで、インターフェースモジュールは、実装ボードの開口部においてこれを貫通している。よって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面にはやはり何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。

0022

また、本発明の別の態様に係る、外部とのインターフェース機能を備えたLSIパッケージを有する実装体によれば、接続用導電端子を介してインターポーザが接続された実装ボードの反対側面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。よって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面にはやはり何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。

0023

また、本発明の一態様に係る、外部とのインターフェース機能を備えたLSIパッケージを有する実装体の製造方法によれば、上記の一態様に係る「外部とのインターフェース機能を有するLSIパッケージ」を使用する実装体、または上記の一態様に係る「外部とのインターフェース機能を備えたLSIパッケージを有する実装体」を製造することができる。

0024

本発明のLSIパッケージの実施態様として、前記インターポーザは、前記接続用導電端子が配された前記面とは反対側の面にLSIを接続する領域を有し、かつ、該接続されたLSIが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向導電体を有し、かつ、表裏面それぞれにシールド部材を有する、とすることが可能である。インターポーザ表裏面のシールド部材により信号線同士の干渉を抑制する構成である。

0025

ここで、前記インターポーザが、前記表裏面のシールド部材に両端を電気的に接続されたキャパシタを埋め込み有する、としてもよい。例えば表裏面のシールド部材をグラウンド電源にそれぞれ導通させ、埋め込まれたキャパシタをバイパスコンデンサにして電位を安定させ、シールド効果を向上させる構成である。

0026

また、LSIパッケージの実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。

0027

また、LSIパッケージの実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、異方性導電フィルムを介してなされている、とすることができる。

0028

また、LSIパッケージの実施態様として、前記インターフェースモジュールおよび前記インターポーザのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。

0029

また、LSIパッケージの実施態様として、前記インターフェースモジュールは、前記インターポーザに電気的・機械的に接続された面とは反対側の面にボードへの導通用導電端子を有する、とすることができる。例えばインターフェースモジュールへの給電を実装ボードから直接に行う場合に適する。

0030

また、LSIパッケージの実施態様として、前記インターフェースモジュールは、前記インターポーザとの間の電気信号と前記外部との間の光信号とをインターフェースする、とすることができる。光電気、電気光変換を行うインターフェースモジュールである。

0031

また、実装体の実施態様として、前記インターポーザは、前記接続用導電端子が配された前記面とは反対側の面にLSIを接続する領域を有し、かつ、該接続されたLSIが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有する、とすることができる。ここで、前記インターポーザは、前記表裏面のシールド部材に両端を電気的に接続されたキャパシタを埋め込み有する、とすることができる。LSIパッケージの実施態様と同様である。

0032

また、実装体の実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。あるいは、前記実装ボードと前記インターフェースモジュールとの電気的・機械的接続が、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。

0033

また、実装体の実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、異方性導電フィルムを介してなされている、とすることができる。あるいは、前記実装ボードと前記インターフェースモジュールとの電気的・機械的接続が、異方性導電フィルムを介してなされているとすることができる。

0034

また、実装体の実施態様として、前記インターフェースモジュールおよび前記インターポーザのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。あるいは、前記インターフェースモジュールおよび前記実装ボードのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。

0035

また、実装体の実施態様として、前記インターフェースモジュールは、前記インターポーザとの間の電気信号と前記外部との間の光信号とをインターフェースする、とすることができる。光電気、電気光変換を行うインターフェースモジュールである。

0036

また、実装体の実施態様として、前記インターポーザの前記実装ボードに対向する面および前記実装ボードの前記インターポーザに対向する面にそれぞれシールド部材を有し、該それぞれのシールド部材が前記接続用導電端子のうち一部のものに導通している、とすることができる。インターポーザの接続用導電端子の一部にシールド機能を持たせた構成である。

0037

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の一実施形態に係るLSIパッケージの構成を示す模式的断面図であり、図1(a)は光インターフェースモジュール7の接続前、図1(b)は光インターフェースモジュール7の接続後の状態を示している。

0038

図中の1は信号処理LSIであり、このLSI1はインターポーザ2に半田バンプ3により電気的・機械的に接続され、半田バンプ3による接続部はアンダーフィル樹脂11により封止されている。インターポーザ2には高速信号用電気配線4が設けられており、この電気配線4はLSI1の信号入出力端子と半田バンプ3を介して接続されている。電気配線4の他端は、インターポーザ2のLSI1が接続された側とは反対側の面に設けられたジャック10に導通している。

0039

7は光インターフェースモジュールであり、光素子、光素子駆動ICなどを内蔵しており、さらに内蔵された光素子に光結合した光ファイバ8を延設している。光インターフェースモジュール7をインターポーザ2に接続するため設けられたピン9は、インターポーザ2のジャック10に挿入されて固定されるようになっている。また、図示していないが、光インターフェースモジュール7とインターポーザ2とは、電源、接地ライン、低速の制御信号ラインなどの接続も有している。インターポーザ2のLSI1が接続された面と反対側の面には実装ボード6に接続するための接続用導電端子(不図示)が配されており、この接続用導電端子によりインターポーザ2は、半田バンプ5を介して実装ボード6に電気的・機械的に接続されている。

0040

このような構造によれば、通常のBGAパッケージLSIの実装とほぼ同等の工程により、実装ボード6にインターポーザ2を実装し(図1(a)の状態)、そのあとインターポーザ2と実装ボード6との隙間を利用して、光インターフェースモジュール7をインターポーザ2の側に電気的・機械的に接続することができる(図1(b)の状態)。すなわち、実装ボード6上へ他の部品とともにインターポーザ2をリフローレーザ加熱などといった熱処理を利用して実装し、そのあとで光インターフェースモジュール7をインターポーザ2に接続可能であり、実装親和性が高い構造となる。

0041

また、光インターフェースモジュール7は、別個にパッケージングされ得るため、信頼性の確保が可能で、さらにそれ自体で検査可能な構造である。よって、光素子不良による実装ボード6の歩留り低下を抑制可能である。さらに、光インターフェースモジュール7は、熱処理なしにインターポーザ2に実装できるため、ピグテール方式(伝送線路の一端をインターフェースモジュール7内に含む構造)を採用しつつも実装への制限が少ない。また、高速信号は実装ボード6の配線を経由せずに、インターポーザ2からピン9経由で光インターフェースモジュール7に至るため、電気配線の距離が短くて済み高周波信号伝送により好都合である。

0042

また、この実施形態では、光インターフェースモジュール7が光ファイバ8を光コネクタ接続で有しているのではなく直接の光結合で有しているので、小型に構成することができる。さらに、光ファイバ8を横方向に接続しているので、光インターフェースモジュール7の厚さを薄く形成することができる。したがって、インターポーザ2と実装ボード6と隙間を利用してインターフェースモジュール7を設けることが可能である。

0043

さらに、本実施形態によればチップスケールパッケージのような、LSI1のサイズとインターボーザ2のサイズがほとんど同一のパッケージに対しても、光インターフェースモジュール7をインターポーザ2に接続することができる。すなわち、これは、インターポーザ2の実装ボード6に対向する側とは反対側の面(=LSI1が接続されている面)に、光インターフェースモジュール7を設けたことによる空間的な影響が何ら発生していないので、このスペースを他の目的(この場合チップスケールパッケージ化する)に活用した一例と言える。

0044

総括すると、本実施形態では、光インターフェースモジュール7をピグテール方式として光学的結合構造を含めて別パッケージに収め小型化をはかるとともに、光インターフェースモジュール7とインターポーザ2とを、これらに設けたピン9・ジャック10を介して機械的・電気的に接続する構造としたことで次のような効果を得ている。

0045

まず、光インターフェースモジュール7をインターポーザ2に直接実装しているので、信号処理LSI1と光インターフェースモジュール7との間の電気配線長を短くでき、これにより高価な伝送線路を要することなく高スループットの光インターフェースモジュール7を実装することができる。また、光インターフェースモジュール7の外部配線はコネクタによる結合ではなく、直接結合されているので、光インターフェースモジュール7の構造が複雑化することもない。さらに、インターポーザ2と光インターフェースモジュール7とを電気接続端子(ピン9・ジャック10)により結合可能にしているので、インターポーザ2および光インターフェースモジュール7の各半田付けが干渉するといった問題がない。

0046

また、光結合構造および伝送線路保持機構を別パッケージに収めることで、光学精度の維持や電気接続を容易に実現でき信頼性が確保できる。さらに、実装ボード6やインターポーザ2に大きな変更を加えずとも電気実装との整合性が高いインターフェースモジュール付LSIパッケージとなる。

0047

次に、図2は、図1中に示したピン9とジャック10の構成例をやや詳しく示す模式的断面図である。図2において、図1に示した構成要素と同一のものには同一符号を付し、その説明を省略する。この構成例は、ジャック10に、その半径内側方向に反発性を発揮する導電性のばね10aを設けたことを特徴としている。このような構造により、ピン9がジャック10に挿入されたとき、ばね10aの反発力によりばね10aとピン9とが接触・導通し電気的な接続が確立される。

0048

(第2の実施形態)
図3は、本発明の一実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図である。図3において、すでに説明した構成要素と同じものには同一符号を付し、加えることがない限りその説明を省略する。

0049

この実施形態は、インターボーザ2Aと光インターフェースモジュール7Aとの接続が、インターポーザ2Aにおける実装ボード6Aとの接続用導電端子(不図示)が配された面でなされる点において、図1に示した実施形態と同じである。ただし、本実施形態では実装ボード6Aに開口部を設け、光ファイバ8をインターボーザ2Aに対して垂直に引き出している。これにより、インターボーザ2Aの中央部における半田バンプ5のもともとない部分に光インターフェースモジュール7Aを接続することが可能となる。

0050

なお、このような実装ボード6Aに開口部を設ける構成においても、図1に示した実施形態と同様に、インターボーザ2Aの端部に電気配線4Aに導通したジャック10Aを設けることも当然可能である。すなわち、半田バンプ5の配置制約が個々のインターポーザ2Aでどのようであるかの事情によって、半田バンプ5のない領域を利用して光インターフェースモジュール7Aを配置できる設計自由度の高い構成である。

0051

さらに、本実施形態は、近年より見られるようなインターボーザ2Aと実装ボード6Aとの間の隙間が例えば0.2mmのように極端に狭くなった場合でも光インターフェースモジュール7Aをインターポーザに接続できる利点がある。

0052

(第3の実施形態)
図4は、本発明の別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。

0053

本実施形態では、図示するように、光インターフェースモジュール7が実装ボード6Bの裏面(インターボーザ2Bが設けられた面とは反対側の面)に接続される。信号処理LSI1からの(への)高速電気信号は、インターボーザ2Bの電気配線4B、半田バンプ5、実装ボート6Bの電気配線14およびジャック10Bを介して光インターフェースモジュール7に(から)伝送する。この構成は上記各実施形態に比較して電気配線経路が長くなるため信号品質的に多少不利であるが、光インターフェースモジュール7の実装は非常に容易である。

0054

なお、電気配線経路が長くなるとは言え、伝送路全体から見れば信号処理LSI1から実装ボード6Bのジャック10Bまでの距離は全体の数%程度に過ぎない場合がほとんどである。したがって、本実施形態でも高速信号経路の大部分を安定した光配線で構成できることに変わりなく、かつまたインターポーザ2Bの実装ボード6Bに対向する側とは反対側の面(=LSI1が接続されている面)に、光インターフェースモジュール7を設けたことによる空間的な影響が何ら発生せず、このスペースを他の目的に自由に活用することができる。

0055

なお、この実施形態では、信号の帯域を上げるために信号線の数を増やし、光インターフェースモジュール7のピン9同士の間を狭ピッチにする場合に対応して、実装ボード6Bにガイド穴16を、光インターフェースモジュール7にガイドピン15をそれぞれ設けるようにしている。ガイド穴16の位置はガイドピン15の位置に対応する。このような構成によれば、ガイドピン15をガイド穴16に位置合わせして挿入するだけで、接続時の高い位置合わせ精度を得ることができる。これにより、光インターフェースモジュール7を実装ボード6Bに接続する場合の位置合わせ工程を容易化できる。このようなガイドピン15とガイド穴16とによる構成は、先の各実施形態においても採用することができる。

0056

光インターフェースモジュール7を実装ボード6Bに接続したあと、この光インターフェースモジュール7を接着剤を用いて実装ボード6Bに固定するようにしてもよい。接着剤は、例えば、光インタフェースモジュール7の図示の紙面垂直方向の両端部付近に、実装ボード6Bに及ぶように例えばディスペンサを用いてペースト状の接着剤を滴下すればよい。滴下のあと例えば加熱により硬化させる。

0057

(第4の実施形態)
図5は、本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。この実施形態は、図1に示した実施形態に対して、光インタフェースモジュール7Cとしてそのピン9が設けられた面と反対側の面に電源用端子12(導通用導電端子)を設けた点が異なる。この電源用端子12は実装ボード6Cに設けられた電源配線17に接続されている。

0058

光インターフェースモジュール7Cの電源およびグラウンドには、実装ボード6Cの電源配線17から直接接続されて給電される。実装ボード6Cの裏面(インターポーザ2が実装された面と反対側の面)では、電源配線17間をノイズフィルタチップまたはキャパシタ18でバイパスしている。なお、実装ボード6Cと光インターフェースモジュール7Cとの接続は、インターポーザ2との接続と同様にピン・ジャックを用いた構造によってもよい。

0059

図5に示すような構成により、光インターフェースモジュール7Cの電源およびグラウンドラインを信号処理LSI1と共有することを容易に回避でき、互いのスイッチングノイズ干渉を抑制することができる。換言すると、インターポーザ2上で信号処理LSI1と光インターフェースモジュール7Cそれぞれの電源ラインデカップリングする構成が不要である。このようなデカップリングは、インターポーザ2上にキャパシタなどの付加実装を要するがそのような実装のための十分なスペースがない場合にも対応できる。

0060

すなわち、光インターフェースモジュール7Cの実装・接続で必要になるキャパシタなどの部品を実装ボード6Cの側に設けることを可能とする。したがって、この追加部品の実装という意味でも、インターポーザ2の実装ボード6Cに対向する側とは反対側の面(=LSI1が接続されている面)に、光インターフェースモジュール7を設けたことによる空間的な影響が何ら発生しない。

0061

(第5の実施形態)
図6は、本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。この実施形態は、図4に示した実施形態と、光インターフェースモジュール7を実装ボード6Dのインターポーザ2が接続される側の面と反対側の面に接続する点で同じである。

0062

ただし、光インタフェースモジュール7と実装ボード6Dとの接続にピン・ジャックを用いず異方性導電フィルム20を用いるようにしている。異方性導電フィルム20に異方性を発揮させるため、ここでは、光インターフェースモジュール7にバンプ19を設けている。バンプ19が異方性導電フィルム20を介して実装ボード6Dの電気配線14Dに導通して設けられた電極押しつけられることにより、その押し付け圧力がある程度大きい部位でのみ縦方向電気的導通が得られる。バンプは、実装ボード6Dの側にあるいは実装ボード6Dの側にも設けることができる。

0063

このような異方性導電フィルム20による光インターフェースモジュール7の実装ボード6Dへの接続では、異方性導電フィルム20が有するその接着性により機械的な接続もある程度は確保され得る。このような機械的な接着の程度では不十分の場合には、図4に示した実施形態で説明したように、接続のあと光インターフェースモジュール7を接着剤で実装ボード6Dに固定するようにしてもよい。

0064

異方性導電フィルム20は、その厚さを例えば100μm程度まで薄くできる(例えば、信越ポリマー株式会社販売MT−Tタイプなど)。したがって、非常に薄い接続構造とすることが可能である。実装ボード6Dにジャックを設ける必要がない点でも、使用できる実装ボードの幅を広げ得る効果がある。

0065

(第6の実施形態)
図7は、本発明のさらに別の実施形態に係るLSIパッケージの部分的構成を示す図であり、図7(a)はインターポーザ2Eの構成を示す斜視図、図7(b)は図7(a)中に示したA−Aa断面を示す矢視方向図である。このインターポーザ2Eの構成は、上記各実施形態のインターポーザ2、2A、2Bに重畳的に適用することができる。

0066

図7に示すように、本実施形態におけるインターポーザ2Eは、その有する電気配線4Eをビア(縦方向の導電体)33により反対側の面に電気的導通させこの端部を半田バンプ5(上記各実施形態参照)への接続部位としている。また、ビア33および電気配線4Eを避けるように上下面にはシールド部材としての電源パターン31、グラウンドパターン32がそれぞれ設けられている。さらに、この電源パターン31とグラウンドパターン32とに両端が電気的に接続されたキャパシタ34を複数埋め込み有している。

0067

キャパシタ34のこのような埋め込みは例えば次のようにして行うことができる。まず、両面にそれぞれ電源パターン31、グラウンドパターン32が設けられたインターポーザ2Eに、キャパシタ34を埋め込むための貫通孔を形成する。次に、非導電性樹脂接着剤35をこの貫通孔内部に少量投入しさらにキャパシタ34を縦方向に貫通孔内に挿入する。そしてキャパシタ34を貫通孔の縦方向に中ほどに留めかつその両端電極が接着剤35に覆われない状態にして接着剤35を硬化させる。

0068

接着剤35が硬化したら、インターポーザ2Eの両面から貫通孔に導電性樹脂36を充填しさらにこれを硬化させる。最後にインターポーザ2Eの両面上にはみ出した導電性樹脂36を除去する。これにより図7(b)に示すような構成でキャパシタ34をインターポーザ2Eに埋め込むことができる。キャパシタ34は、市販品で0402(縦0.4mm×横0.2mm)のサイズのものが利用可能であり、インターポーザ2Eに埋め込むに十分である。

0069

図7に示す構成により、インターポーザ2E上における電源電圧の安定化を図ることが可能なほか、各電気配線4Eに伝送される高速信号同士の干渉を軽減することができる。この効果はそれぞれ上記各実施形態における効果に付加することができる。

0070

(第7の実施形態)
図8は、本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の部分的構成を示す図であり、図8(a)は断面図、図8(b)は図8(a)中に示したB−Ba断面またはC−Ca断面の矢視方向図を示す。この構成は、特に、図4図6に示した実施形態に重畳的に適用して好ましいものである。

0071

この実施形態では、インターポーザ2Fの実装ボード6Fに対向する面、および実装ボード6Fのインターポーザ2Fに対向する面に、それぞれシールド部材としてのグラウンドパターン41、グラウンドパターン42を設け、かつ、これをダミーの半田バンプ5で電気的・機械的に接続している。ダミー以外の半田バンプ5には、インターポーザ2Fに設けられた縦方向の電気配線4F、実装ボード6Fに設けられた縦方向の電気配線14Fが接続される。これらの配線では高速の電気信号が伝送される。図8(b)に示すように、高速の信号が伝送される導電部はグラウンドパターン41(42)およびダミーの半田バンプ5に取り囲まれる。

0072

図8に示す構成により、グラウンドパターン41、42がシールド効果を発揮し、各電気配線4F、14Fに伝送される高速信号同士の干渉を軽減することができる。この効果は上記の図4図6に示した各実施形態における効果に付加することができる。

0073

以上各実施形態について述べたが、本発明は上述の各実施形態に限定されるものではない。実施形態では、伝送線路として光ファイバーを用いる例を取り上げて説明したが、伝送線路を同軸ケーブルやセミリジドケーブルあるいはフレキシブル配線板等のような電気の伝送線路を用いた場合も同様の効果が得られる。すなわち、光インターフェースモジュール7の代わりに、線路駆動用ラインドライバICなど内蔵するモジュールとしてもよい。

図面の簡単な説明

0074

本発明の一実施形態に係るLSIパッケージの構成を示す模式的断面図。
図1中に示したピン9とジャック10の構成例をやや詳しく示す模式的断面図。
本発明の一実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図。
本発明の別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図。
本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図。
本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の構成を示す模式的断面図。
本発明のさらに別の実施形態に係るLSIパッケージの部分的構成を示す図。
本発明のさらに別の実施形態に係るLSIパッケージを有する実装体の部分的構成を示す図。

符号の説明

0075

1…信号処理LSI、2,2A,2B,2E,2F…インターポーザ、3…半田バンプ、4,4A,4B,4E,4F…電気配線(インターポーザ内)、5…半田バンプ、6,6A,6B,6C,6D,6F…実装ボード、7,7A,7C…光インターフェースモジュール、8…光ファイバ、9…ピン、10,10A,10B…ジャック、10a…導電性のばね、11…アンダーフィル樹脂、12…電源用端子(導通用導電端子)、14,14D,14F…電気配線(実装ボード内)、15…ガイドピン、16…ガイド穴、17…電源配線、18…ノイズフィルタチップ/キャパシタ、19…バンプ、20…異方性導電フィルム、31…電源パターン(シールド部材)、32…グラウンドパターン(シールド部材)、33…ビア、34…キャパシタ、35…非導電性樹脂接着材、36…導電性樹脂、41…グラウンドパターン(シールド部材)、42…グラウンドパターン(シールド部材)。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社ライジングテクノロジーズの「 電子回路装置及び電子回路装置の製造方法」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明に係る電子回路装置は、複数層の金属配線層から構成される配線層13と、この配線層13上に形成された感光性樹脂からなる感光性樹脂層21と、この感光性樹脂層21中に配置された第1の電... 詳細

  • 株式会社フジクラの「 多層配線板」が 公開されました。( 2020/10/29)

    【課題】基板間で発生したアウトガスを効率的に排出すること、及び、素子で発生した熱を効率的に排出することが可能な多層配線板を、その構造を徒に複雑化することなく実現する。【解決手段】多層配線板(1)は、第... 詳細

  • ローム株式会社の「 半導体装置、および半導体装置の製造方法」が 公開されました。( 2020/10/29)

    【課題】 多段配置された複数の半導体素子を備える構成としつつ、装置の低背化を図ることが可能な半導体装置およびその製造方法を提供する。【解決手段】 厚さ方向zを向く主面101を有する絶縁膜10と、絶... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ