図面 (/)

技術 トンネル接合素子を用いた同調回路

出願人 国立研究開発法人情報通信研究機構
発明者 鵜澤佳徳武田正典川上彰王鎮
出願日 2004年2月27日 (16年10ヶ月経過) 出願番号 2004-052971
公開日 2005年9月8日 (15年3ヶ月経過) 公開番号 2005-243992
状態 特許登録済
技術分野 ナノ構造物 超電導ディバイスとその製造方法 ウェーブガイド
主要キーワード 下部線 上部線 反射係数ρ チェビシェフ特性 簡易等価回路 周波数変動成分 損失伝送線路 トンネル部分
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年9月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

2個の1波長トンネル接合素子とこの間を接続する半波長マイクロストリップ線路とを用いた同調回路を提供する。

解決手段

トンネル接合素子を用いた同調回路は、2個の1波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合幅方向における上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長のマイクロストリップ線路とからなる。

概要

背景

超伝導体−絶縁体−超伝導体サンドイッチ構造(SIS構造)を有するトンネル接合SIS接合)は、構造上大きな静電容量を持ち、単体では高周波信号短絡してしまう。従って、入力信号をSIS接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δf/f0 がSIS接合の1/ωCJ RN で制限される。ここで、ωは角周波数、CJ はSIS接合の静電容量、RN は正常抵抗である。従って、比帯域として20%を確保するためには、その中心周波数f0 においてωCJ RN 積の値が5程度であることが必要になる。ωCJ RN 積はSIS接合の臨界電流密度JC に強く依存しており、JC =ωCS IC RN /(ωCJ RN )で関係付けられる。ここで、CS はSIS接合の単位面積当たりの静電容量、IC は臨界電流である。例えば、単位面積当たりの接合容量を100fF/μm2 と仮定すると、ALMA(アタカマ大型ミリ波サブミリ波干渉計)の最も高い周波数帯であるBand10(789〜950GHz)では、Nb接合を用いると約20kA/cm2 、NbN接合を用いると約40kA/cm2 の高臨界電流密度が必要になる。

現在のSIS接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Band10のような波長極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμm2 程度にする必要があるため、低雑音かつ広帯域特性を有するSIS接合素子を用いたミクサの実現は困難であった。

そこで、本発明者は、テラヘルツ帯において比較的大きなSIS接合を用いた同調回路として、SIS接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるSISミクサを提案している。しかし、本発明者の検討によれば、このようなSISミクサにおいて、動作帯域は従来と同様にほぼ1/ωCJ RN で制限され、広帯域動作には依然として高臨界電流密度のSIS接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、1/ωCJ RN よりも広い比帯域を得ることができるSISミクサを提案している(例えば、特許文献1参照)。
特開2003−218415号公報

概要

2個の1波長のトンネル接合素子とこの間を接続する半波長マイクロストリップ線路とを用いた同調回路を提供する。トンネル接合素子を用いた同調回路は、2個の1波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長のマイクロストリップ線路とからなる。

目的

本発明は、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とを用いた同調回路を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

2個の1波長トンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合幅方向における前記上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長マイクロストリップ線路とからなることを特徴とするトンネル接合素子を用いた同調回路

請求項2

前記マイクロストリップ線路は、上部線路と下部線路とからなり、前記トンネル接合素子の上部電極及び下部電極と、前記マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなることを特徴とする請求項1記載のトンネル接合素子を用いた同調回路。

請求項3

前記トンネル接合素子の上部電極及び下部電極と前記マイクロストリップ線路の上部線路及び下部線路とは、NbN層からなることを特徴とする請求項2記載のトンネル接合素子を用いた同調回路。

請求項4

前記信号源と前記信号源に近いトンネル接合素子との間を、インピーダンス整合回路として働く1/4波長のマイクロストリップ線路で接続することにより、前記信号源のインピーダンスを調整することを特徴とする請求項1記載のトンネル接合素子を用いた同調回路。

技術分野

0001

本発明は、トンネル接合素子を用いた同調回路に関し、特に、2個の1波長のトンネル接合素子を用いた同調回路に関する。

背景技術

0002

超伝導体−絶縁体−超伝導体サンドイッチ構造(SIS構造)を有するトンネル接合SIS接合)は、構造上大きな静電容量を持ち、単体では高周波信号短絡してしまう。従って、入力信号をSIS接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路を集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δf/f0 がSIS接合の1/ωCJ RN で制限される。ここで、ωは角周波数、CJ はSIS接合の静電容量、RN は正常抵抗である。従って、比帯域として20%を確保するためには、その中心周波数f0 においてωCJ RN 積の値が5程度であることが必要になる。ωCJ RN 積はSIS接合の臨界電流密度JC に強く依存しており、JC =ωCS IC RN /(ωCJ RN )で関係付けられる。ここで、CS はSIS接合の単位面積当たりの静電容量、IC は臨界電流である。例えば、単位面積当たりの接合容量を100fF/μm2 と仮定すると、ALMA(アタカマ大型ミリ波サブミリ波干渉計)の最も高い周波数帯であるBand10(789〜950GHz)では、Nb接合を用いると約20kA/cm2 、NbN接合を用いると約40kA/cm2 の高臨界電流密度が必要になる。

0003

現在のSIS接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Band10のような波長が極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμm2 程度にする必要があるため、低雑音かつ広帯域特性を有するSIS接合素子を用いたミクサの実現は困難であった。

0004

そこで、本発明者は、テラヘルツ帯において比較的大きなSIS接合を用いた同調回路として、SIS接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるSISミクサを提案している。しかし、本発明者の検討によれば、このようなSISミクサにおいて、動作帯域は従来と同様にほぼ1/ωCJ RN で制限され、広帯域動作には依然として高臨界電流密度のSIS接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、1/ωCJ RN よりも広い比帯域を得ることができるSISミクサを提案している(例えば、特許文献1参照)。
特開2003−218415号公報

発明が解決しようとする課題

0005

前述のように、本発明者は、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって1/ωCJ RN よりも広い比帯域を得ることができるSISミクサについて提案している。しかし、本発明者の検討によれば、このようなSISミクサの設計は、設計者の経験に依っているために、設計結果が最適な設計値最適解)となっているとは限らなかった。そこで、本発明者は、低雑音かつ広帯域特性について最適化された同調回路を設計することができる設計装置について検討した。この設計装置は、処理対象である同調回路の構成を、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路と言う限られた構成とすることにより、信号源における反射損失と比帯域とを入力するのみで、当該入力性能を実現できる最適な回路パラメータを得るものである。

0006

しかし、この設計装置についての検討の過程で、本発明者は、以下のような問題を見出した。

0007

即ち、前述のような分布定数型SIS接合とその間を接続するマイクロストリップ線路とで構成する同調回路の広帯域動作のためには、SIS接合の特性インピーダンスZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくする必要がある。通常、Zm の値の上限は30Ω程度であるので、ZJ を極めて小さく(例えば1.3〜1.4Ω程度に)しなければ、広帯域動作を実現することができない。ところで、SIS接合の上下の超伝導体(S)としては、Nb(ニオブ)よりもNbN(窒化ニオブ)の方がその臨界温度が高いので好ましい。しかし、NbNは、そのインダクタンス成分が大きいため特性インピーダンスが大きいので、このZJ の値を実現できない。そこで、上下の電極102、105’としてNbNを用いる場合、図14(a)に示すように、その上部電極105’がSIS接合の幅方向においてオーバーハングするように形成している。即ち、接合幅WJ よりも上部電極幅Ws ’を広く形成する。これにより、オーバーハング部分寄生キャパシタンスの働きによって、SIS接合の特性インピーダンスを前述のような小さな値(例えば、1Ω程度)としている(図14(b)の点線a参照)。なお、図14(a)において、絶縁体基板は省略しており、103は層間絶縁膜、104はトンネル絶縁膜である(図1等参照)。

0008

ところが、このようなオーバーハングが存在する場合、図14(b)の実線aに示すように、SIS接合の幅に依存して位相速度が変化してしまうことが判った。なお、図中の矢印は当該曲線縦軸を示す。従って、2個の半波長のSIS接合素子を設計しても、前述の理由で意図的に形成したオーバーハングによって半波長を製造時に保てなくなり、最適設計ではなくなる可能性があることが判った。一方、オーバーハングが存在しない場合、図14(b)の実線bに示すように、SIS接合の幅に依存して位相速度が変化することはないことが判った。しかし、オーバーハングが無ければ、上下の電極としてNbNを用いた場合、特性インピーダンスが大きい(図14(b)の点線b)ので必要なZJ の値を実現できず、結果として、臨界温度の高いNbNを用いることが極めて難しい。そこで、本発明者は、SIS接合の接合長を半波長の2倍(又は、整数倍)の1波長とすることにより、当該SIS接合の特性インピーダンスを、同じ接合幅を有するSIS接合の半分の特性インピーダンスにでき、かつ、そのままの回路パラメータで低雑音かつ広帯域特性を維持できるのではないかと考えた。

0009

本発明は、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とを用いた同調回路を提供することを目的とする。

課題を解決するための手段

0010

本発明のトンネル接合素子を用いた同調回路は、2個の1波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長のマイクロストリップ線路とからなる。

発明の効果

0011

本発明のトンネル接合素子を用いた同調回路によれば、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用する。これにより、上部電極がSIS接合の幅方向においてオーバーハングしない形状として(接合幅WJ と上部電極幅Ws とを実質的に等しくして、図2参照)接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともSIS接合の特性インピーダンスZJ を極めて小さく(例えば1.3〜1.4Ω程度に)する。これにより、ZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができる。また、そのような同調回路において、SIS接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いNbNを使用することができる。また、そのような同調回路について、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。

発明を実施するための最良の形態

0012

(同調回路の構成)
本発明の同調回路は、図1に示す2個の1波長(dJ )のSIS接合素子J1、J2とこの間を接続する半波長(dm )のマイクロストリップ線路Mとからなる。図1(a)は同調回路の平面図であり、図1(b)は同調回路の断面図であり、図1(a)における3b−3b切断線に沿う断面を示す。図1(a)は後述する図5(a)に対応する。また、図2(a)はSIS接合素子J1(及びJ2)の3b−3b切断線に直交する切断面を併せて示す斜視図であり、図2(b)はマイクロストリップ線路Mの3b−3b切断線に直交する切断面を併せて示す斜視図である。

0013

2個のSIS接合J1、J2を用いる理由は以下の通りである。即ち、前述のように、複数のSIS接合を用いることによって1/ωCJ RN よりも広い十分な比帯域を得ることができる。しかし、一方で、3個以上のSIS接合素子を用いると、同調には不要なジョセフソン電流を磁場を印加して消去する場合に、SIS接合素子の間で相互に打ち消し合うことができない。2個であれば、同一形状のSIS接合を用いることにより、確実にジョセフソン電流を相互に打ち消し合うことができる。従って、本発明の2個のSIS接合素子J1、J2は同一形状である。

0014

SIS接合J1、J2を1波長とする理由は、半波長となる周波数付近において、後述する(4)式を利用するために半波長とした上で、接合長を2倍(又は、整数倍)として、信号源に近いSIS接合J1の純抵抗部を信号源側(Zs 側)に移動する近似を利用した上で、その特性インピーダンスを小さくする(半分とする)ためである。マイクロストリップ線路Mを半波長とする理由は、半波長となる周波数付近において、後述する(4)式を利用して、信号源に近いSIS接合J1の純抵抗部を信号源側(Zs 側)に移動する近似を利用するためである。

0015

2個のSIS接合素子J1、J2は、前述のように準粒子トンネル電流による損失を有する伝送線路として扱うために、かつ、1/ωCJ RN よりも広い十分な比帯域を得るために、細長い形状とされる。ここで、細長いとは、単一の伝搬モードを維持しうる形状であることを意味する。この例における伝搬モードはTEMモードであるので、他の伝搬モードが生じないように、SIS接合素子J1、J2の長さ(接合長)dJ が1波長であるのに対して、その幅(接合幅:dJ に直交する方向の寸法)が例えば1/6波長以下とされる。

0016

SIS接合素子(トンネル接合素子)J1、J2は、図1(b)に示すように、超電導体からなる上部電極(S)及び下部電極(S)と、これらの間に形成される絶縁膜(I)とからなるトンネル接合からなる。マイクロストリップ線路Mは、上部線路と下部線路(及びその層間絶縁膜)とからなる。そして、SIS接合素子の上部電極及び下部電極と、マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる。

0017

この例では、SIS接合素子J1、J2の下部電極とマイクロストリップ線路Mの下部線路は、超伝導体である第1NbN(窒化ニオブ)層102からなる。第1NbN層102は、絶縁体である単結晶MgO基板101上にエピタキシャル成長により200nmの厚さに形成されたグランド電極グランドプレーン)である。グランド電極102の幅は、図1(a)に示すように、SIS接合素子J1、J2及びマイクロストリップ線路Mの幅に比べて十分に(5〜10倍程度)広くされる。従って、マイクロストリップ線路Mはコプレナー導波路となる。第1NbN層102の上には、エピタキシャル成長により200nmの厚さに形成した層間絶縁膜であるMgO膜103が形成される。MgO膜103にトンネル部分の開口を形成した後、露出した第1NbN層102の上に、MgO膜からなるトンネル絶縁膜104がエピタキシャル成長により極めて薄く(例えば、1nm)形成される。SIS接合素子J1、J2の上部電極とマイクロストリップ線路Mの上部線路は、超伝導体である第2NbN層105からなる。第2NbN層105は、MgO層間膜103上にエピタキシャル成長により400nmの厚さに形成した配線及び電極である。SIS接合(トンネル接合)J1、J2はNbN/MgO/NbNからなる。従って、全NbN同調回路である。

0018

この例において、SIS接合素子J1、J2の上部電極105は、図2(a)に示すように、その接合幅の方向に、オーバーハングの無い形状とされる。即ち、接合幅WJ と上部電極幅Ws とを実質的に等しくなるように形成する。これは、接合幅に依存して位相速度が変化することを防止するためである。接合長方向においては、SIS接合素子J1、J2の上部電極105は、オーバーハングの無い形状とされるが、オーバーハングが形成されいても良い。一方、マイクロストリップ線路Mの上部線路105は、図2(b)に示すように、幅WM (≠Ws )で形成される。なお、図2においては、絶縁体である基板101を省略している。

0019

(設計原理)
次に、本発明のトンネル接合素子を用いた同調回路の設計において用いられる原理について、図3乃至図5を参照して説明する。

0020

この設計原理に従うために、最初に、図3に示すように、同調回路の構成を一旦置き換える。即ち、本発明の同調回路は、前述のように、2個の1波長のSIS接合素子J1、J2とこの間を接続する半波長のマイクロストリップ線路Mとからなる。これは図3(a)のように図示することができる。一方、最適な回路パラメータを得るための設計原理を適用可能な同調回路は、2個の半波長のSIS接合素子J1、J2とこの間を接続する半波長のマイクロストリップ線路Mとからなる。これは図3(b)のように図示することができる。そこで、図3(a)の同調回路を一旦図3(b)の同調回路に置き換えて、回路パラメータを得た後に、図3(a)の同調回路に再度置き換える(戻す)。置き換えることができる理由については後述する。図3(b)のSIS接合素子J1’の特性インピーダンスをZJ (J1’)とすると、図3(a)のSIS接合素子J1(及びJ2)の特性インピーダンスZJ (J1)は、波長を半波長から1波長へ2倍にしたので、ZJ (J1’)/2となる。SIS接合素子J2’及びJ2についても同様である。半波長のマイクロストリップ線路Mの特性インピーダンスはZm で、図3(a)と図3(b)とで変化がない。

0021

以上のように、同調回路の構成を一旦置き換えた上で、以下のようにして同調回路を設計する。即ち、トンネル接合素子の中で特に細長い構造を持つSIS接合は、図4(a)に示すように、伝送線路パラメータを用いて表すことができる。これは、細長い構造を持つSIS接合は、マイクロストリップ線路を構成するため、周知のように、準粒子トンネル電流による損失を有する伝送線路として扱うことができるためである。図4(a)において、SIS接合の特性インピーダンスをZJ 、長さ(接合長)をdJ 、伝搬定数をγJ =αJ +jβJ とする。αJ は前記損失による減衰定数、βJ は位相定数である。

0022

この伝送線路が開放端であるとすると、その入力インピーダンスZinは、
Zin=ZJ coth(γJ dJ ) ・・(1)式
となる。もし、この伝送線路が、
sin(αJ dJ )≒αJ dJ ・・(2)式
を満たすような低損失線路であるならば、(1)式は、
Zin=ZJ ×(ZJ /αJ dJ ・cos(βJ dJ )+jZJ ・sin(βJ dJ ))/(ZJ ・cos(βJ dJ )+jZJ /αJ dJ ・sin(βJ dJ ))・・(3)式
のように、書き直すことができる。

0023

この(3)式は、図4(b)に示す回路の入力インピーダンスを表す。従って、前述の条件の下では、図4(a)に示す開放端の分布定数型SIS接合は、図4(b)に示す無損失伝送線路(即ち、αJ =0の線路)の終端に純抵抗負荷ZJ /αJ dJ を持つ回路と等価であると言える。以上から、分布定数型SIS接合のリアクタンス周波数変動成分は、単純に純抵抗に接続された無損失伝送線路によるものであると考えて良い。

0024

このようなリアクタンス周波数変動成分を効率よく同調する方法としては、半波長バンドパスフィルター構造の利用が考えられる。そして、通常、半波長バンドパスフィルターは、低インピーダンス線路高インピーダンス線路で構成される。そこで、低インピーダンス線路にはSIS接合を割り当て、高インピーダンス線路にはマイクロストリップ線路を割り当てる。そして、このようなフィルターの設計には、周知のフィルター設計理論、例えばチェビシェフ理論を採用することができる。チェビシェフ理論は広帯域インピーダンス整合回路と同様であるため、周知のように、フィルター回路構造によって広帯域にインピーダンス特性を制御することができ、本発明のフィルター構造に適している(R. E. Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed.,Chap. 5, p.303. )。

0025

設計方法
同調回路の設計において、フィルター回路構造として、図5(a)にその素子構造を示すように、2個の半波長(長さdJ )のSIS接合素子(トンネル接合素子)とこの間を接続する半波長(長さdm 、dJ ≠dm )のマイクロストリップ線路とからなる、最も単純な3段のバンドパスフィルター構造の同調回路を設定する。この同調回路の設計において、通常のバンドパスフィルターの設計と異なるのは、フィルター構造を構成する伝送線路の一部に損失があること、及び、それに伴って入出力インピーダンスを同一にしないことである。そこで、本発明の設計装置及び方法においては、終端負荷抵抗と異なる信号源インピーダンスZs を想定し、これと同調回路との最大反射損失とその比帯域とを設計条件として入力し、その時のSIS接合における臨界電流密度を最小にするような最適解を求める。この最適解が3段のバンドパスフィルター構造における各々のフィルター、即ち、SIS接合及びマイクロストリップ線路の特性インピーダンス(の比)である。

0026

なお、この時、このような同調回路には、1/4波長インピーダンス整合回路(T)を付加することによって、信号源インピーダンスを自由に制御することができる。従って、信号源インピーダンスZs の値は制限を受けない。これにより、上記最適解は自由に信号源インピーダンスZs を選択して求めることができる。

0027

前述のように、このような同調回路の一部は損失を含んでいるので、等価回路を用いて回路を簡易化すると、(2)式により、当該同調回路における分布定数型SIS接合を純抵抗と無損失伝送線路で記述する。更に、SIS接合の位相βJ dJ がπ付近、即ち、分布定数型SIS接合が半波長となる周波数(中心周波数)付近において、
αJ dJ tan(βJ dJ )<<1 ・・(4)式
を満たす条件下では、信号源に近いSIS接合の純抵抗部を信号源側(Zs 側)に移動することができる。即ち、図5(a)の素子構造におけるSIS接合を図4(b)の簡易等価回路置換すると、a−a’間に接続されるはずの信号源に近いSIS接合の純抵抗部を、信号源側(Zs 側)に移動することができる。従って、図5(a)に示す回路を図5(b)に示す回路に書き直すことができる。

0028

次に、終端負荷抵抗RL で回路定数規格化し、図5(c)のように回路を3つに分割して考える。この図5(c)の回路を簡易回路モデルと言うこととする。簡易回路モデルにおいて、a−a’から負荷側は無損失伝送線路から成る通常の3段バンドパスフィルター構造となる。このフィルター部分はチェビシェフ理論を適用して設計するが、SIS接合の臨界電流密度を最小にする条件に従う必要がある。

0029

即ち、終端負荷抵抗RL 及びa−a’に接続している半波長線路の規格化した特性インピーダンスはαJ dJ となる。αJ は減衰定数であるため、SIS接合の臨界電流密度が低いほど規格化した特性インピーダンスは低い値をとる。当該線路が(2)式を満たす場合、αJ dJ <<1であるので、従って、SIS接合の臨界電流密度が低い伝送線路ほど1Ωである規格化終端負荷抵抗との比が大きくなる。フィルター理論に依れば、周知のように、この比が大きくなるほどフィルター特性の最大反射係数として大きな値をとる(前述のR. E. Collinの論文)。従ってフィルター部分(a−a’から負荷側(右側)の回路)に対する信号源インピーダンスを1Ωとした場合の回路の反射係数をρと置いたとき、このρが与えられた条件下で最大の値を取るようにすれば、最小臨界電流密度を得る条件となる。

0030

この解を求めるために、まずρを用いて同調回路のインピーダンスを記述する。a−a’から負荷側の入力インピーダンスをZf とすると、ρとの関係式は周知のように、
ρ=|(1−Zf )/(1+Zf )| ・・(5)式
となる。これからZf はρを用いて表すと、
Zf =(1+ρ)/(1−ρ)又はZf =(1−ρ)/(1+ρ) ・・(6)式
となる。同調回路の入力インピーダンスZinは、図5に示すように、Zf に1Ωが並列に接続されているので、
Zin=(1±ρ)/2 ・・(7)式
となる。いま、信号源と同調回路との反射係数をあるρs の値以下にするよう設計することを考えると、RL で規格化した信号源インピーダンスZs ’を用いてその関係式を記述すると、
ρs ≦|(Zs ’−Zin)/(Zs ’+Zin)| ・・(8)式
が得られる。従って、ρはZs ’の関数となり、ρを最大にするようなZs ’が求まることになる。

0031

(同調回路の設計)
同調回路に対する信号源インピーダンスとの反射損失が−10dB以下でその比帯域が20%という条件を満たす同調回路を設計した。即ち、「反射損失−10dB」及び「比帯域20%」が、設計条件である。

0032

反射損失−10dBからρs =0.314が求まるので、(7)式及び(8)式をグラフ化すると図6のようになる。網かけを施した領域が反射係数ρの条件を満たす。ρが最大値となるのは、Zs ’=0.409のときであり、その最大値は0.575となる。この反射係数の最大値「0.575」が求まる。

0033

従って、終端負荷抵抗RL で回路定数を規格化した同調回路の信号源インピーダンスZs ’=0.409とすれば、同調回路との反射係数ρs =0.314以下を達成しながら、図5(c)のa−a’から負荷側のフィルター回路構造における反射係数ρを最大値0.575とすることができる。この結果から、フィルター部分の設計においてチェビシェフ理論を適用するに当たり、反射係数ρ=0.575、比帯域Δf/f0 =20%の条件でフィルター設計を行えば同調回路の最適解が得られる。即ち、「反射係数ρ=0.575」「比帯域Δf/f0 =20%」と言う設計条件が得られる。

0034

そこで、周知の広帯域チェビシェフ特性を有する半波長フィルターの設計原理(前述のR. E. Collinの論文)を適用して、回路パラメータを算出する。通常、フィルター特性は位相θと反射係数ρの関係で記述される。基本的な3段半波長チェビシェフフィルター特性は中心周波数(位相ではπ)とその前後の周波数の合計3点において反射係数が0となるように設計される。図7(a)は、最大反射係数が0.575となるようなフィルターの代表的特性を表すρ−θ特性を示す。図7(b)は、当該フィルターの回路パラメータを示す。フィルター設計は広帯域1/4波長インピーダンス整合回路の設計を基本にしており、中心の位相をπ/2として記述しているため、比帯域が40%となっている。フィルターでの位相は2θとなるため、比帯域は20%となる。

0035

従って、図5(a)に示す同調回路の回路パラメータとして、図7(b)に示すように、RL :ZJ :Zm :Zs =1:0.12:2.69:0.41が得られる。これが図3(b)の同調回路の回路パラメータ(フィルター部分のインピーダンス比)である。

0036

この同調回路の周波数特性を計算すると、図8(a)に示すインピーダンス特性と、図8(b)に示す反射損失が得られる。周波数は中心周波数で規格化してある。図8から、設計通りに、信号源インピーダンスと同調回路の反射損失−10dB以下で、比帯域20%を達成しているのが判る。図8(a)のスミスチャートから判るように、信号源インピーダンスを低めに選ぶことによって、通常のチェビシェフ特性(インピーダンス軌跡交点チャートの中心を通る、つまり3点の周波数で反射係数が0)からはずし、その結果、図5(c)におけるρの最大値を得ていることが判る。これから、最小臨界電流密度が求まり、αJ dJ =0.12を満たす。しかし、実際には、SIS接合材料に依存する磁場侵入長や単位面積あたりの静電容量などにより線路内波長が異なるため、最小臨界電流密度は、実際のデバイス設計で、以下のように求めた。

0037

(ミクサの設計)
分布定数型の2個のSIS接合からなる同調回路を有するミクサとして、入力光学系無反射層付きMgo超半球レンズツインスロットアンテナから成る準光学型ミクサを設計する。従って、図1は当該ミクサチップの同調回路を示す。ツインスロットアンテナ(図示せず)の給電点Pはコプレナー導波路を用いて中心に配置する(図1参照)。中心周波数を870GHzとして設計し、その付近でのアンテナインピーダンスは約65Ωとなる(例えば、J. Zmuidzinas, N. G. Ugras, D. Miller, M. Gaidis, H. G. LeDuc,“Low-noise slot antenna SIS mixers,”IEEE Trans. Appl. Supercond., vol. 5, pp. 3053-3056, 1995. /又は、M. Gaidis, H. G. LeDuc, M. Bin, D. Miller, J. A. Stern and J. Zmuidzinas, “Characterization of low-noise quasi-optical SIS mixers for the submillimeter band,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.1130-1139, 1996. )。同調回路は一方のコプレナー導波路の中心導体をグランドプレーンとして集積化される。同調回路には、アンテナインピーダンスと整合させるための1/4波長インピーダンストランスフォーマーTが付加される。ミクサは、前述のように、単結晶MgO基板を用いたエピタキシャルNbN/MgO/NbN技術で作製することとし、同調回路はNbN/MgO/NbNトンネル接合とNbN/MgO/NbNマイクロストリップ線路で構成される(例えば、A. Kawakami, Z. Wang, and S. Miki,“Low-loss epitaxial NbN/MgO/NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., vol. 11, pp. 80-83, 2001. /又は、A. Kawakami, Z. Wang, and S. Miki,“Fabrication and characterization of epitaxial NbN/MgO/NbN Josephson tunnel junctions, ” J. Appl. Phys., vol. 90, pp. 4796-4799, 2001.)。

0038

同調回路の設計は、簡易回路モデルでの解析結果を利用し、中心周波数に対して比帯域20%(174GHz)、反射損失−10dB以下で行った。設計で用いた設計パラメータ図9に示す。なお、これらの設計パラメータの値は主に実測値に基づいているが、エピタキシャルNbN/MgO/NbN接合の単位面積あたりの静電容量に関してはエピタキシャル成長のNbN/AlN/NbN接合と同じと仮定した(Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN/AlN/NbN tunnel junctions for submillimeter wave SIS mixers,”IEEE Trans. Appl. Supercond., vol. 7, pp. 2797-2800, 1997. )。同調回路の設計に必要な超伝導マイクロストリップ線路及びSIS接合伝送線路の特性インピーダンスと伝搬定数の計算は、本発明者等による文献Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. A. V. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.により周知であるので、これに従う。

0039

まず、設計条件を満たすために必要なSIS接合の最低臨界電流密度の値を、前述のようにして求める。計算例として図10に示すように、中心周波数870GHzにおいて幅1μmを持つSIS伝送線路のαJ dJ =0.12の値を臨界電流密度に対してプロットした。この図から、αJ dJ =0.12を満たす臨界電流密度として約16kA/cm2 (CS =110fF/μm2 )が得られる。従来の設計手法による値40kA/cm2 と比較すると、半分以下とすることができる。

0040

この後、図3(b)から図3(a)への置換を行う。即ち、前述のようにして求めた回路パラメータを利用しつつ、低い特性インピーダンスを実現する。半波長のSIS接合素子について、図4(a)に示すように、その特性インピーダンスをZJ 、長さ(接合長)をdJ 、伝搬定数をγJ =αJ +jβJ とする。この半波長のSIS接合素子と接合長のみが異なる(1波長である)SIS接合素子を考える。この1波長のSIS接合素子の特性インピーダンスはZJ 、接合長は2dJ 、伝搬定数はγJ =αJ +jβJ となる。そして、αJ dJ <<1,βJ dJ ≒πの場合、この1波長のSIS接合素子の入力インピーダンスZinはZin=ZJ coth(2γJ dJ )≒ZJ /2・coth(γJ dJ )となる。

0041

図11は、当該条件下でのSIS接合素子の特性インピーダンスを示す。図11から、このような1波長のSIS接合素子の入力インピーダンスの実部a及び虚部bは、各々、半波長のSIS接合素子の入力インピーダンスの実部c及び虚部dと等しいことが判る。従って、αJ dJ <<1,βJ dJ ≒πが成立する場合、半波長のSIS接合素子は、これと接合長のみが異なる1波長のSIS接合素子と等価であると言うことができる。そして、このような1波長のSIS接合素子の入力インピーダンスはZJ /2・coth(γJ dJ )であるから、(1)式との比較から、当該半波長のSIS接合素子のそれの1/2であることが判る。このことから、回路パラメータの算出に利用した図3(b)の半波長のSIS接合素子は、接合長のみが異なる図3(a)の1波長のSIS接合素子に置き換えることができる。

0042

以上により求めた回路パラメータ(特性インピーダンス比)に近くなるように設計した同調回路の概略を図12に示す。図12(a)は、オーバーハングの無い2個の1波長のSIS接合素子J1、J2と半波長のマイクロストリップ線路Mとからなる同調回路を示す。即ち、本発明(図3(a))の同調回路の一例である。図12(b)は、比較のために、オーバーハングの有る2個の半波長のSIS接合素子J1’、J2’と半波長のマイクロストリップ線路Mとからなる同調回路を示す。即ち、図3(b)の同調回路の一例である。

0043

図12(a)において、SIS接合素子J1、J2の接合長は4.2μmであり、接合幅は0.9μmであり、上部電極幅WS も同様の0.90μmである(図2(a)参照)。なお、この例では、接合長の方向においても、オーバーハングは形成されていない。マイクロストリップ線路Mの線路長は35.2μmであり、線幅は1.0μmである。図12(b)において、SIS接合素子J1、J2の接合長は2.9μmであり、接合幅WJ は1.3μmであり、上部電極幅WS ’は3.0μmである(図14(a)参照)。マイクロストリップ線路Mの線路長は35.2μmであり、線幅は1.0μmである。即ち、変化は無く、半波長のマイクロストリップ線路のままである。

0044

図13(a)において、曲線a及びbは、各々、図12(a)及び図12(b)の同調回路の同調回路の入力側から負荷側を見たときのインピーダンス軌跡を示す。図13(b)において、曲線a及びbは、各々、図12(a)及び図12(b)の同調回路のアンテナインピーダンスを一定値の65Ωとしたときの反射損失特性を示す。これらは65Ωで規格化されている。これらから、前述の設計原理の通りに、終端に置かれた半波長接合の周波数依存性をもつリアクタンス成分を、同調回路によって良く補償していることが判る。なお、同調回路に1/4波長インピーダンストランスフォーマーT(図1において同じ)を付加したことにより、比帯域は設計値20%以上の値が得られた。更に、半波長のSIS接合をオーバーハングの無い1波長のSIS接合を置換した場合でも、接合の反射損失特性は、図13(a)に示すように、比帯域を広く保つことができることが判る。

0045

以上説明したように、本発明によれば、トンネル接合素子を用いた同調回路によれば、2個の1波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用することにより、上部電極がSIS接合の幅方向においてオーバーハングしない形状として(接合幅WJ と上部電極幅Ws とを実質的に等しくして)接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともSIS接合の特性インピーダンスZJ を極めて小さくすることにより、ZJ とマイクロストリップ線路の特性インピーダンスZm との比ZJ :Zm を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができ、SIS接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いNbNを使用することができ、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。

図面の簡単な説明

0046

トンネル接合素子を用いた同調回路を示す平面図及び断面図である。
トンネル接合素子を用いた同調回路を示す斜視図である。
トンネル接合素子を用いた同調回路を示す回路構成図である。
トンネル接合素子を用いた同調回路の設計原理説明図である。
トンネル接合素子を用いた同調回路の設計原理説明図である。
トンネル接合素子を用いた同調回路の設計例を示す図である。
トンネル接合素子を用いた同調回路の設計例を示す図である。
トンネル接合素子を用いた同調回路の設計例を示す図である。
トンネル接合素子を用いた同調回路の設計パラメータを示す図である。
トンネル接合素子を用いた同調回路の設計例を示す図である。
トンネル接合素子を用いた同調回路の置換説明図である。
トンネル接合素子を用いた同調回路の置換説明図である。
トンネル接合素子を用いた同調回路の設計例を示す図である。
本発明の背景を示す図である。

符号の説明

0047

101 単結晶MgO基板
102 第1NbN層
103MgO膜
104トンネル絶縁膜
105 第2NbN層
J1、J2SIS接合素子
Mマイクロストリップ線路
Tインピーダンストランスフォーマー(インピーダンス整合回路)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ