図面 (/)

技術 システムLSI用検査システム

出願人 株式会社デンソー
発明者 佐々木利行
出願日 2004年2月2日 (16年11ヶ月経過) 出願番号 2004-025862
公開日 2005年8月11日 (15年4ヶ月経過) 公開番号 2005-214939
状態 未査定
技術分野 電子回路の試験 デジタル計算機の試験診断 半導体集積回路
主要キーワード 高周波数クロック信号 通常動作周波数 アナログモジュール 低周波数クロック 高周波数用 アプリケーションボード 逓倍率 検査環境
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年8月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

システムLSI高速動作部の検査を適切に行なうこと。

解決手段

検査処理時には、CPU60、高速バス70、及びSDRAM140等の高速動作部の動作周波数通常動作時の動作周波数よりも高くなるように、高速動作部に対するクロック信号を生成する第2PLL123の逓倍率を変更する。これにより、動作周波数を高めた状態でしか検出できない不具合も確実に検出することが可能になる。

概要

背景

システムLSI検査は、従来、自動テストパターン生成(ATPG:Auto Test Pattern Generation)を用いたスキャンテスト(Scan Test)によって行なわれることが知られている。このスキャンテストは、例えば特許文献1に記載されるように、LSIの論理回路内に、複数のフリップフロップ(F/F)を作り込み、すべてのF/Fを数珠状に接続したスキャンチェーン(Scan Chain)を用いて行なわれる。

このスキャンテスト動作を簡単に説明する。すべてのF/Fにアクティブイネーブル信号を与えた状態にすると、スキャンチェーンの入力信号によって、どのF/Fにも任意の値を設定することができる。そのようにして値を設定した後に、イネーブル信号を非アクティブにすると、各F/Fの入力状態が、前段のF/Fからの入力から論理回路からの入力に切換られる。このときにクロックパルスを与えることで、論理回路の信号をF/Fに取り込むことができる。論理回路の信号を取り込んだ後には、再び、イネーブル信号をアクティブにして、スキャンチェーン上のデータをシフトアウトさせることにより、その信号をスキャンチェーンの出力から取り出すことができる。

また、システムLSIの各機能モジュールに関しては、その機能が正常に作動するかどうかを確認するため、専用のファンクションベクタを用いて検査することも知られている。すなわち、機能モジュールにファンクションベクタを与えた際に得られる出力信号に基づいて、各機能モジュールの種々の機能が正常に作動するか否かを検査するのである。

一方、システムLSIは大規模化、高集積化が図られており、その動作速度も高速化されている。従って、システムLSIに集積されるモジュールも、多数かつ多機能となってきており、各機能モジュールのすべての機能をファンクションベクタで検査することは、コストや時間の問題から困難である。従って、通常は、上述したスキャンテストを行なうとともに、機能モジュールにおける特定機能のみをファンクションベクタによって検査することが行なわれる。

なお、スキャンテストは、LSI設計上の制約から、LSIの通常動作速度(通常動作周波数)にて実行されず、それよりも遅い動作速度にて実行される。また、ファンクションベクタを用いた検査についても、各機能モジュールの機能の確認を目的とするものであるため、通常動作速度よりも遅い動作速度にて行なわれることが多い。
特開2003−84036号公報

概要

システムLSIの高速動作部の検査を適切に行なうこと。検査処理時には、CPU60、高速バス70、及びSDRAM140等の高速動作部の動作周波数が通常動作時の動作周波数よりも高くなるように、高速動作部に対するクロック信号を生成する第2PLL123の逓倍率を変更する。これにより、動作周波数を高めた状態でしか検出できない不具合も確実に検出することが可能になる。

目的

本発明は、上記の点に鑑みてなされたものであり、特に、システムLSIの高速動作部の検査を適切に行ないうるシステムLSI用の検査システムを提供することを目的とするものである。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

システムLSIの動作を検査する検査システムであって、前記システムLSIにおいて、相対的に高速で動作する高速動作部用の第1のクロック信号を生成する第1クロック信号生成手段と、前記システムLSIにおいて、相対的に低速で動作する低速動作部用の第2のクロック信号を生成する第2クロック信号生成手段と、前記システムLSIにおいて、所定のテスト処理を実行するテスト処理実行手段と、前記テスト処理実行手段によるテスト処理の開始に伴ない、前記第1クロック信号生成手段が生成する第1のクロック信号の周波数を変更する周波数変更手段とを備えることを特徴とする検査システム。

請求項2

前記テスト処理実行手段によるテスト処理の実行中、前記第2クロック信号生成手段が生成する第2のクロック信号の周波数は、変更されることなく維持されることを特徴とする請求項1に記載の検査システム。

請求項3

前記高速動作部は、前記システムLSIにおける中央処理装置(CPU)を含むことを特徴とする請求項1又は請求項2に記載の検査システム。

請求項4

前記高速動作部は、前記CPUに接続された高速バスを含むことを特徴とする請求項3に記載の検査システム。

請求項5

前記高速バスに付与されるクロック信号は、前記第1のクロック信号が分周された分周クロック信号であり、前記高速バスには前記CPUよりも低い周波数のクロック信号が付与されることを特徴とする請求項4に記載の検査システム。

請求項6

前記低速動作部は、外部回路とのインターフェースとなる周辺I/O回路及びその周辺I/O回路に接続された周辺バスを含むことを特徴とする請求項1乃至請求項5のいずれかに記載の検査システム。

請求項7

前記周波数変更手段は、前記第1のクロック信号の周波数を、少なくとも前記高速動作部が通常の処理動作を実行する際の周波数よりも高くなるように変更することを特徴とする請求項1乃至請求項6のいずれかに記載の検査システム。

請求項8

前記テスト処理実行手段によるテスト処理は、前記周波数変更手段によって前記第1のクロック信号の周波数が複数の異なる周波数に変更されつつ、複数回実行されることを特徴とする請求項1乃至請求項7のいずれかに記載の検査システム。

技術分野

0001

本発明は、システムLSIの動作を検査するシステムLSI用検査システムに関する。

背景技術

0002

システムLSIの検査は、従来、自動テストパターン生成(ATPG:Auto Test Pattern Generation)を用いたスキャンテスト(Scan Test)によって行なわれることが知られている。このスキャンテストは、例えば特許文献1に記載されるように、LSIの論理回路内に、複数のフリップフロップ(F/F)を作り込み、すべてのF/Fを数珠状に接続したスキャンチェーン(Scan Chain)を用いて行なわれる。

0003

このスキャンテスト動作を簡単に説明する。すべてのF/Fにアクティブイネーブル信号を与えた状態にすると、スキャンチェーンの入力信号によって、どのF/Fにも任意の値を設定することができる。そのようにして値を設定した後に、イネーブル信号を非アクティブにすると、各F/Fの入力状態が、前段のF/Fからの入力から論理回路からの入力に切換られる。このときにクロックパルスを与えることで、論理回路の信号をF/Fに取り込むことができる。論理回路の信号を取り込んだ後には、再び、イネーブル信号をアクティブにして、スキャンチェーン上のデータをシフトアウトさせることにより、その信号をスキャンチェーンの出力から取り出すことができる。

0004

また、システムLSIの各機能モジュールに関しては、その機能が正常に作動するかどうかを確認するため、専用のファンクションベクタを用いて検査することも知られている。すなわち、機能モジュールにファンクションベクタを与えた際に得られる出力信号に基づいて、各機能モジュールの種々の機能が正常に作動するか否かを検査するのである。

0005

一方、システムLSIは大規模化、高集積化が図られており、その動作速度も高速化されている。従って、システムLSIに集積されるモジュールも、多数かつ多機能となってきており、各機能モジュールのすべての機能をファンクションベクタで検査することは、コストや時間の問題から困難である。従って、通常は、上述したスキャンテストを行なうとともに、機能モジュールにおける特定機能のみをファンクションベクタによって検査することが行なわれる。

0006

なお、スキャンテストは、LSI設計上の制約から、LSIの通常動作速度(通常動作周波数)にて実行されず、それよりも遅い動作速度にて実行される。また、ファンクションベクタを用いた検査についても、各機能モジュールの機能の確認を目的とするものであるため、通常動作速度よりも遅い動作速度にて行なわれることが多い。
特開2003−84036号公報

発明が解決しようとする課題

0007

しかしながら、システムLSIは、その動作速度の高速化も図られているので、従来のように、通常動作速度よりも遅い動作速度での検査では、特に、CPU等を含む高速動作部の検査が適切に行ない得ない場合が生じる。

0008

例えば、通常動作周波数が200MHzである高速動作部について、LSIの製造不良等により、100MHzの動作周波数では正常に動作するが、200MHzの動作周波数では、正常に動作しない不具合が発生しえる。このような場合、上述した従来の検査では、そのような不具合を発見することができない。

0009

本発明は、上記の点に鑑みてなされたものであり、特に、システムLSIの高速動作部の検査を適切に行ないうるシステムLSI用の検査システムを提供することを目的とするものである。

課題を解決するための手段

0010

上記目的を達成するために、請求項1に記載の検査システムは、
システムLSIにおいて、相対的に高速で動作する高速動作部用の第1のクロック信号を生成する第1クロック信号生成手段と、
システムLSIにおいて、相対的に低速で動作する低速動作部用の第2のクロック信号を生成する第2クロック信号生成手段と、
システムLSIにおいて、所定のテスト処理を実行するテスト処理実行手段と、
テスト処理実行手段によるテスト処理の開始に伴ない、第1クロック信号生成手段が生成する第1のクロック信号の周波数を変更する周波数変更手段とを備えることを特徴とする。

0011

上述したように、請求項1に記載の検査システムは、高速動作部用と低速動作部用とに別個のクロック信号生成手段を有し、テスト処理の開始に伴ない、高速動作部用の第1のクロック信号の周波数を変更する。このようにすれば、高速動作部を所望の動作速度(動作周波数)にて動作させながら、テスト処理を実行することができる。従って、上述した高速動作でしか発生しない不具合も確実に発見することができる。

0012

なお、高速動作部用と低速動作部用とにクロック信号発生手段を分けた理由は、以下の通りである。低速動作部は、本来、低い動作速度にて動作するように設計されている。このため、高速動作部の動作周波数の変更に伴なって、同様の傾向で、低速動作部の動作周波数が変更されると、低速動作部は正常であるにも係らず、正常な動作を行ない得ないことが考えられる。そこで、クロック信号生成手段を高速動作部用と低速動作部用とで別個に設け、低速動作部用のクロック信号が、高速動作部用のクロック信号の周波数変更の影響を受けないようにしたのである。

0013

この場合、請求項2に記載したように、テスト処理実行手段によるテスト処理の実行中、第2クロック信号生成手段が生成する第2のクロック信号の周波数は、変更されることなく維持されることが好ましい。これにより、低速動作部が誤って異常とみなされることを確実に防止することができる。

0014

請求項3に記載したように、高速動作部は、システムLSIにおける中央処理装置(CPU)を含むことが好ましく、さらに、請求項4に記載したように、CPUに接続された高速バスも含むことが好ましい。システムLSIにおいて、通常、最も高速で動作するのはCPUであり、また、そのCPUに接続された高速バスの動作周波数も相対的に高く設定されるためである。すなわち、本発明は、通常動作速度(通常動作周波数)が高い高速動作部における、高速動作でしか発見できない不具合を確実に検出することを目的としており、CPUやそのCPUに接続された高速バスは、高速動作部に該当する典型的な例である。

0015

請求項5に記載したように、高速バスに付与されるクロック信号は、第1のクロック信号が分周された分周クロック信号であり、高速バスにはCPUよりも低い周波数のクロック信号が付与されても良い。このような構成であっても、第1のクロック信号の周波数を変更することにより、CPU及び高速バスに付与されるクロック信号の周波数は、同様の傾向を持って変更されることになる。

0016

請求項6に記載したように、低速動作部は、外部回路とのインターフェースとなる周辺I/O回路及びその周辺I/O回路に接続された周辺バスを含むことができる。外部回路とのデータの送受は、比較的低い周波数のクロック信号を基準として実行される。このため、設計の容易性製造コスト等を考慮し、周辺I/O回路及びそれに接続された周辺バスの動作速度は相対的に低く設計することが好ましいためである。

0017

請求項7に記載したように、周波数変更手段は、第1のクロック信号の周波数を、少なくとも高速動作部が通常の処理動作を実行する際の周波数よりも高くなるように変更することが好ましい。これにより、高速動作部の動作速度について、マージンを含めて検査することが可能になる。さらに、検査環境低温であった場合、LSIを構成する半導体素子の動作速度が上がるため、使用環境における温度変化等に係らず、正常に動作することを確認するためにも、通常の動作周波数よりも高い動作周波数にてテスト処理を行なうことが好ましいのである。

0018

請求項8に記載したように、テスト処理実行手段によるテスト処理は、周波数変更手段によって第1のクロック信号の周波数が複数の異なる周波数に変更されつつ、複数回実行されることが好ましい。これにより、高速動作部の不具合の発見の可能性を高めることが可能になる。

発明を実施するための最良の形態

0019

以下、本発明の実施形態について、図に基づいて詳細に説明する。図1は、本実施形態による検査システムの検査対象となるシステムLSI200の一例としての構成を示すブロック図である。なお、システムLSIとは、多数の機能を1個のチップまたはアプリケーションボード上に集積した超多機能LSIを意味し、その構成は用途に応じて種々変化する。なお、システムLSIは小型化が容易、製造コストの低減等のメリットがあるため、現在では、各種の電子機器に組み込まれるようになっている。

0020

図1において、10はI/Oモジュールであり、図示しない外部回路とのデータのやり取りを行なう際のインターフェースとしての機能を果たす。20は、通信モジュールであり、例えば、システムLSIが外部回路とLAN等のネットワークを介して接続される場合に、そのネットワークを介して、外部回路とのデータの送受信を行なう。30はアナログモジュールであり、外部回路から入力される信号がアナログ信号である場合に、それをデジタル信号に変換するA/D変換機能や、外部回路に信号を出力する際に、デジタル信号をアナログ信号に変換するD/A変換機能等を有する。すなわち、I/Oモジュール10、通信モジュール20、及びアナログモジュール30は、すべて、外部回路とのインターフェースとしての機能を果たすものである。

0021

40は、システムLSIの内蔵メモリであり、後述するCPU60によって実行される各種のプログラムや、参照すべきマップやテーブルを記憶したり、各種のデータを一時保存したりする。

0022

上述した各モジュール10,20,30及び内蔵メモリ40には、周辺バス50が接続されており、この周辺バス50を介して相互に接続されるとともに、後述するCPU60とも接続される。

0023

なお、これらの各モジュール10,20,30及び内蔵メモリ40、さらに周辺バス50の通常動作周波数は、図1記述しているように、例えば25MHz程度の相対的に低い周波数に設定される。これは、外部回路とのデータ信号の送受は、比較的低い周波数のクロック信号を基準として実行されるためである。従って、設計の容易性、製造コストの低減等を考慮し、各モジュール10,20,30及びそれらに接続された周辺バス50は、相対的に低い動作速度で動作するように設計される。

0024

周辺バス50は、周辺ブリッジ90を介して高速バス70に接続されている。この高速バス70には、システムLSI200内の高速バス70及び周辺バス50を介して送信されるデータの送信タイミング調停するバスコントローラ100が接続されている。また、高速バス70には、バスコントローラ100を介して同期DRAM(SDRAM)140も接続されている。SDRAM140は,その外部バスインターフェースが一定周期のクロック信号に同期して動作するように構成されたDRAMであり、データの書き込み,読出し等を高速に行ない得る。さらに、高速バス70にはCPUブリッジ80を介してCPU60が接続されている。

0025

この高速バス70、バスコントローラ100、及びSDRAM140の動作周波数は、例えば100MHz程度の、相対的に高い周波数に設定される。これは、システムLSI200において、最も動作周波数が高く設定されるのがCPU60であり、そのCPU60と接続された高速バス70等は、CPU60の高速動作の障害とならないように、相対的に動作周波数が高く設定されるためである。

0026

なお、110はインサーキットエミュレータとのインターファース部(ICEI/F)であり、システムLSIのデバッグを行なうデバッガとしてのICEとの接続部である。ICEには,実時間で実行状態を確かめるリアルタイムトレース機能,任意のアドレスで実行を止めるブレーク機能シングル・ステップ機能,レジスタへのデータの設定などの機能が用意され、効率のよいデバッグ作業が可能となっている。

0027

120は、クロック生成回路であり、発振器130から与えられる発振信号に基づいて、周辺バス50等に与える相対的に低い周波数のクロック信号、高速バス70等に与える相対的に高い周波数のクロック信号、及びCPU60用の最も高い周波数のクロック信号を生成し、各部に供給する。

0028

図2は、クロック生成回路の内部構成を示すブロック図である。図2に示すように、クロック生成回路120は、第1PLL121、逓倍率を変更可能な第2PLL123、低周波数用分周部122、及び高周波数用分周部124とを備える。

0029

第1PLL121は、公知のように、カウンタを組み込むことで発振器130から入力された発振信号を所定の逓倍率で逓倍し、その逓倍した周波数のクロック信号を出力する。第2PLL123も同様の機能を備え、第1PPLから入力されたクロック信号を所定の逓倍率で逓倍したクロック信号を出力する。ただし、第2PLL123は、逓倍率可変機能を有し、CPU60からの指令等に基づいて、その逓倍率を任意に変更することができる。

0030

第1PLL121から出力されたクロック信号は、低周波数用分周部122に与えられる。低周波数用分周部122は、第1PLL121によって逓倍されたクロック信号を所定の分周率で分周することによって、周辺バス50等のために相対的に低い周波数の低周波数クロック信号を発生する。この低周波数用分周部122によって発生された低周波数クロック信号は、周辺バス50及び、周辺バス50に接続された各モジュール及び内蔵メモリ40に与えられる。

0031

第2PLL123から出力されるクロック信号は2系統に分けられ、一方は直接CPU60に与えられ、他方は高周波数用分周部124に入力される。高周波数用分周部124は、第2PLLによって逓倍されたクロック信号を所定の分周率で分周することによって、相対的に高い周波数の高周波数クロック信号を発生し、高速バス70等に与える。これにより、CPU60に最も周波数の高いクロック信号が与えられ、高速バス70等には、それよりも周波数の低いクロック信号が与えられる。

0032

このように、第2PLL123から出力されるクロック信号によって、CPU60、高速バス70、バスコントローラ100等の高速動作部用のクロック信号を発生するので、検査処理時に第2PLL123の逓倍率を変更した場合には、その高速動作部に属する各部に与えられるクロック信号は同様の傾向をもって変化することになる。例えば、第2PLLの逓倍率が通常動作時のX倍に変更された場合には、CPU60のクロック信号の周波数は200X(MHz)となり、高速バス70等のクロック信号の周波数は100X(MHz)となる。

0033

なお、第2PLLの逓倍率が変更された場合であっても、低周波数用分周部122によって発生される低周波数クロック信号は、なんらその逓倍率の変更の影響を受けることなく、通常動作時と同様の周波数に維持される。従って、低速動作を行なうように設計された各モジュール等が通常動作よりも動作速度の速い高速動作に対応できなくとも、それに起因して検査処理時に誤って異常とみなされることを防止できる。

0034

次に、本実施形態において実行される検査処理について、図3フローチャートに基づいて説明する。なお、検査処理を実行するためのプログラムは予め内蔵メモリ40に保存され、外部から与えられる検査の開始を指示する信号に基づいて、CPU60が、そのプログラムを実行することによって、検査処理を行なうことができる。

0035

ただし、検査処理は、必ずしもプログラムの形態で内蔵メモリ40に保存される必要はなく、例えば、システムLSI200内に、論理回路によって検査モジュール構築し、その検査モジュールによって検査処理を実行するようにしても良い。また、システムLSI200にI/Oモジュール等を介してテスターを接続し、そのテスターからCPU60が検査処理を行なうための命令やデータ等を受信することによって、検査処理を実行するようにしても良い。

0036

図3において、まずステップS100では、第2PLL123の逓倍率を変更し、CPU60、高速バス70、バスコントローラ100等の高速動作部用のクロック信号の周波数が、通常動作時の周波数よりも高くなるようにする。

0037

例えば、システムLSIの製造工程において、配線部の接合不完全である場合を想定する。この場合、その配線部の抵抗値は、接合の不完全さから配線部の正常な接合状態に比較して高くなるが、断線しているわけではないので、信号自体は伝達され得る状態となる。このとき、従来のように、システムLSIの通常動作速度よりも遅い動作速度にて検査が行なわれると、配線部の接合が不完全で、単に高抵抗となっている場合には、信号の伝達が可能となり、システムLSIはあたかも正常であるかのような検査結果が得られる場合がある。

0038

しかしながら、検査時の動作速度よりも早い通常動作速度では、その配線部の高抵抗に起因して、信号伝達が不可能となり、正常動作できなくなることがある。このように、高速動作させなければ確認できない不具合もあるため、本実施形態では、検査処理において、高速動作部用のクロック信号の周波数が、通常動作時の周波数よりも高くなるようにするのである。

0039

ここで、検査処理時において、通常動作時の周波数に一致させるのではなく、それよりも高くする理由は、システムLSI200の高速動作部が正常に動作する周波数について、マージンを含めて検査するため、及び、検査環境が低温であった場合、システムLSI200を構成する半導体素子の動作速度が上がるため、使用環境における温度変化等に係らず、正常に動作することを確認するためである。

0040

ステップS100において第2PLL123の逓倍率を変更した後に、ステップS110においてテスト処理を実行する。このテスト処理は、単にメモリの所定領域に記憶されたデータを読み出す読出処理を少なくとも含み、さらに、必要に応じて読み出したデータに対して所定の演算処理を実行するようにしても良い。

0041

このようなテスト処理によって用意されたデータは、ステップS120において、SDRAM140の所定領域に書き込まれる。そして、ステップS130では、このSDRAM140に書き込んだデータの読出し処理が行なわれる。読み出されたデータは、ステップS140において、テスト処理によって得られるデータの期待値と一致しているか否かが評価され、その一致、不一致の評価結果が外部に出力される。

0042

この一連の処理によって、CPU60、高速バス70、及びSDRAM140等の高速動作部について、その動作周波数を通常動作時の動作周波数よりも高めた状態で、それぞれ正常に機能するかどうかを確認することができる。従って、上述したように、動作周波数を高めた状態でしか検出できない不具合も確実に検出することが可能になる。

0043

その一方で、周辺バス50及びそれに接続された各モジュールや内蔵メモリ40等の低速動作部の動作周波数は、通常動作時の動作周波数に維持される。すなわち、適正な動作周波数の下で、低速動作部においてプログラムの読出しや評価結果の出力等の処理を行なうことができるため、高速動作部の動作周波数の変更に係らず、正常に動作することができる。

0044

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形することができる。

0045

例えば、上述した実施形態においては、高速動作部の動作周波数が、通常動作時の動作周波数よりも高くなるように第2PLL123の逓倍率を変更して、検査処理を実行するものであった。しかしながら、高速動作部について、通常動作時の動作周波数を基準として、それよりも低い動作周波数、同一の動作周波数、それよりも高い動作周波数等、複数の動作周波数での検査処理を行なうようにしても良い。これにより、システムLSIにおける高速動作部の検査をより正確に行なうことができる。

0046

また、上述した実施形態においては、1個の発振器130からの発振信号から、低速バス等のための低周波数クロック信号、高速バス等のための高周波数クロック信号、及びCPU用のクロック信号を発生させていた。しかしながら、例えば複数の発振器を用いて、各クロック信号を個別に発生するように構成しても良いし、高周波数クロック信号及びCPU用のクロック信号を発生するために、発振器及びPLLを共用しつつ、低周波数クロック信号を発生するための発振器及びPLLを別個に設けても良い。

図面の簡単な説明

0047

実施形態による検査システムの検査対象となるシステムLSIの一例としての構成を示すブロック図である。
実施形態における、クロック生成回路の内部構成を示すブロック図である。
実施形態において実行される検査処理の内容を示すフローチャートである。

符号の説明

0048

10 I/Oモジュール
20通信モジュール
30アナログモジュール
40内蔵メモリ
50低速バス
60 CPU
70高速バス
120クロック生成回路
130発振器
140 SDRAM
200 システムLSI

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

  • アズビル株式会社の「 診断装置、二重化システム及び診断方法」が 公開されました。( 2020/10/29)

    【課題】フラッシュメモリの寿命となる時期が想定よりも早いか否かを診断する。【解決手段】 診断装置10は、フラッシュメモリ22における後天性不良ブロック数を取得する取得部32と、取得部32で取得された... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ