図面 (/)

この項目の情報は公開日時点(2005年5月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

少量多品種マスクROM生産する場合であっても不要在庫材料コストを低減できるともに、検査効率信頼性も改善できるマスクROM及びその検査方法を提供する。

解決手段

ユーザから異なる情報を持った2種類のROMコードが供給されると、従来はこのマスクROMを別々のウェーハに作製していたが、本発明のマスクROM21a、21bは、同一のウェーハ22上に混在して作製することができる。このマスクROM21a、21bには、それぞれユーザから供給された異なるデータのROMコード27a、27bと、そのROMコード27a、27bを認識するコードオプション28a、28bが設けられている。さらにLSIテスタ25には、検査のために予めローディングされたROMコードの元データであるテストパターン29a、29bと、テストパターン29a、29bに対応したパリティビット30a、30bと、比較演算部31が設けられている。

概要

背景

半導体メモリの1つに、マスクROMがある。マスクROMは、ウェーハ製造工程中に使うマスクにユーザのデータ(コード)を書き込む読み出し専用メモリであり、データはアドレス線データ線間にトランジスタが接続されているか否かで記憶される。

このマスクROMにはプログラミングするウェーハプロセス工程によって、拡散方式コンタクト方式イオン注入方式、などがある。拡散方式は、トランジスタのソースドレイン領域拡散工程でトランジスタを作るか、作らないかでプログラミングする。ウェーハプロセスの比較的早い段階でプログラムするので、データ作成サンプ入手までのTAT(Turn Around Time)が長いが集積度は高い。コンタクト方式は、コンタクトホールの有無でプログラムを行なう。コンタクト工程はウェーハプロセスの最後の方にあるので、データ作成後サンプル入手までのTATは短いが、各セルに1個のコンタクトホールのスペースが必要なので集積度は低い。イオン注入方式には、次の2通りの方法がある。1つは、イオン注入によりトランジスタのしきい値を高く設定し、ワード線選択状態でもトランジスタが導通しないようにする方法。もう1つは、イオン注入によりトランジスタのしきい値をデプレッションタイプまで下げ、ワード線が非選択状態でもトランジスタがオフしないようにする方法である。この方法は集積度が高く、TATが拡散方式よりも短いという利点を有する。

上述した3つの方式の中で、イオン注入方式がその利点からよく採用されており、例えば、特開平11−232892号公報に開示されている。図3は従来のマスクROM41におけるイオン注入方式のメモリセル回路図である。図3において、42はメモリセル方向に形成されたワード線、43はメモリセル列方向に形成されたビット線、44はマトリックス状に形成されたワード線42とビット線43に接続されたイオン注入方式のメモリセルトランジスタであり、これら各メモリセルトランジスタ44のゲート電極Gはワード線42に接続され、ソース電極Sは接地されている。45はビット線43を充電するためのプリチャージトランジスタである。

このメモリセル回路のROMコード書き込み方法は、ワード線42のデータがHighデータでもメモリセルトランジスタ44がONしないように、イオン注入によりしきい値電圧を調整することによりプログラムされる。こうして、ウェーハ上に作製されたマスクROM41は、マスクROM41内に形成されたROMコードとLSIテスタローディングされたROMコードの元データであるテストパターンとを比較することにより良品選別を行なっている。
特開平11−232892号公報(第2,3頁、0002段落〜0007段落、図7)

概要

少量多品種のマスクROMを生産する場合であっても不要在庫材料コストを低減できるともに、検査効率信頼性も改善できるマスクROM及びその検査方法を提供する。 ユーザから異なる情報を持った2種類のROMコードが供給されると、従来はこのマスクROMを別々のウェーハに作製していたが、本発明のマスクROM21a、21bは、同一のウェーハ22上に混在して作製することができる。このマスクROM21a、21bには、それぞれユーザから供給された異なるデータのROMコード27a、27bと、そのROMコード27a、27bを認識するコードオプション28a、28bが設けられている。さらにLSIテスタ25には、検査のために予めローディングされたROMコードの元データであるテストパターン29a、29bと、テストパターン29a、29bに対応したパリティビット30a、30bと、比較演算部31が設けられている。

目的

本発明は、上記問題点を解決するために考えられたもので、少量多品種のマスクROMを生産する場合であっても不要在庫や材料コストを低減できるともに、検査効率や信頼性も改善できるマスクROM及びその検査方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

イオン注入によりROMコードが書き込まれたマスクROMにおいて、前記ROMコードを認識するためのコードオプションが形成されていることを特徴とするマスクROM。

請求項2

前記コードオプションが、1つのPチャネルMOSFET直列に接続された2つのNチャネルMOSFETを有し、前記2つのNチャネルMOSFETのいずれかにボロンのイオン注入を行ない、しきい値電圧を高くすることによりビットを発生させることを特徴とする請求項1記載のマスクROM。

請求項3

前記コードオプションが、1つのPチャネルMOSFETと直列に接続された2つのNチャネルMOSFETを有し、前記2つのNチャネルMOSFETのいずれかにリンのイオン注入を行ない、しきい値電圧を低くすることによりビットを発生させることを特徴とする請求項1記載のマスクROM。

請求項4

異なるROMコードと前記異なるROMコードを認識するための複数のコードオプションを有するマスクROMが、同一ウェーハ上に複数形成されていることを特徴とする請求項1〜3記載のマスクROM。

請求項5

同一ウェーハ上に形成された種類の異なるマスクROMの検査方法であって、イオン注入により書き込まれたROMコードと前記ROMコードを認識するためのコードオプションを有するマスクROMから前記コードオプションを読み込む工程と、読み込まれた前記コードオプションをLSIテスタパリティビットと比較する工程と、前記コードオプションと一致したパリティビットを判別する工程と、前記パリティビットに対応したテストパターンを選択する工程と、前記テストパターンに基づいて前記ROMコードを検査する工程を有することを特徴とするマスクROMの検査方法。

技術分野

0001

本発明は、マスクROM及びその検査方法に関し、特に、少量多品種生産に適したマスクROM及びその検査方法に関する。

背景技術

0002

半導体メモリの1つに、マスクROMがある。マスクROMは、ウェーハ製造工程中に使うマスクにユーザのデータ(コード)を書き込む読み出し専用メモリであり、データはアドレス線データ線間にトランジスタが接続されているか否かで記憶される。

0003

このマスクROMにはプログラミングするウェーハプロセス工程によって、拡散方式コンタクト方式イオン注入方式、などがある。拡散方式は、トランジスタのソースドレイン領域拡散工程でトランジスタを作るか、作らないかでプログラミングする。ウェーハプロセスの比較的早い段階でプログラムするので、データ作成サンプ入手までのTAT(Turn Around Time)が長いが集積度は高い。コンタクト方式は、コンタクトホールの有無でプログラムを行なう。コンタクト工程はウェーハプロセスの最後の方にあるので、データ作成後サンプル入手までのTATは短いが、各セルに1個のコンタクトホールのスペースが必要なので集積度は低い。イオン注入方式には、次の2通りの方法がある。1つは、イオン注入によりトランジスタのしきい値を高く設定し、ワード線選択状態でもトランジスタが導通しないようにする方法。もう1つは、イオン注入によりトランジスタのしきい値をデプレッションタイプまで下げ、ワード線が非選択状態でもトランジスタがオフしないようにする方法である。この方法は集積度が高く、TATが拡散方式よりも短いという利点を有する。

0004

上述した3つの方式の中で、イオン注入方式がその利点からよく採用されており、例えば、特開平11−232892号公報に開示されている。図3は従来のマスクROM41におけるイオン注入方式のメモリセル回路図である。図3において、42はメモリセル方向に形成されたワード線、43はメモリセル列方向に形成されたビット線、44はマトリックス状に形成されたワード線42とビット線43に接続されたイオン注入方式のメモリセルトランジスタであり、これら各メモリセルトランジスタ44のゲート電極Gはワード線42に接続され、ソース電極Sは接地されている。45はビット線43を充電するためのプリチャージトランジスタである。

0005

このメモリセル回路のROMコード書き込み方法は、ワード線42のデータがHighデータでもメモリセルトランジスタ44がONしないように、イオン注入によりしきい値電圧を調整することによりプログラムされる。こうして、ウェーハ上に作製されたマスクROM41は、マスクROM41内に形成されたROMコードとLSIテスタローディングされたROMコードの元データであるテストパターンとを比較することにより良品選別を行なっている。
特開平11−232892号公報(第2,3頁、0002段落〜0007段落、図7)

発明が解決しようとする課題

0006

しかし、従来のマスクROM41には、以下のような問題があった。

0007

ROMコードの書き込みはイオン注入により行なわれるため、マスクROM41を外から観察してもその種類を識別できず、作業者が誤ったテストパターンで試験を行ない、不良と判断してしまう恐れがある。これを防止するために、従来のマスクROM41はその種類をウェーハ単位で管理する必要があり、ウェーハ1枚単位に同一のROMコードを使用して作製されている。

0008

しかし、ES(Engineering Sample)等の技術検討サンプルを作製する場合は、その必要数が少数であってもウェーハ1枚単位で作製するので不要な在庫が増えるとともに、ウェーハが高価であるため材料コストが増加するという問題があった。特に、近年、チップサイズが縮小してきており、1ウェーハ当りの有効チップ数が増加しているため、必要以上の残材が増えることになる。

0009

また、ウェーハ1枚単位に同一のROMコードを使用しているため、他のウェーハの異なるコードを検査する場合は、LSIテスタのテストパターンを再度読み込んで行なわなければならず、試験開始までに時間がかかり検査効率が悪かった。さらに、人為的ミスにより他のテストパターンで検査して良品を不良と誤判定する恐れも残っていた。

0010

本発明は、上記問題点を解決するために考えられたもので、少量多品種のマスクROMを生産する場合であっても不要在庫や材料コストを低減できるともに、検査効率や信頼性も改善できるマスクROM及びその検査方法を提供することを目的とする。

課題を解決するための手段

0011

上記目的を達成するために、本発明の請求項1記載のマスクROMは、イオン注入によりROMコードが書き込まれたマスクROMであって、前記ROMコードを認識するためのコードオプションが形成されていることを特徴とする。この構成によれば、マスクROMの内部にROMコードとコードオプションが対応して形成されているので、コードオプションを読み込むことにより容易にROMコードを認識できる。

0012

また、請求項2記載のマスクROMは、請求項1記載のマスクROMであって、前記コードオプションが、1つのPチャネルMOSFET直列に接続された2つのNチャネルMOSFETを有し、前記2つのNチャネルMOSFETのいずれかにボロンのイオン注入を行ない、しきい値電圧を高くすることによりビットを発生させることを特徴とする。この構成によれば、コードオプションをROMコードと同時に形成できるとともに、コードオプションからビットデータを容易に読み出しできる。

0013

また、請求項3記載のマスクROMは、請求項1記載のマスクROMであって、前記コードオプションが、1つのPチャネルMOSFETと直列に接続された2つのNチャネルMOSFETを有し、前記2つのNチャネルMOSFETのいずれかにリンのイオン注入を行ない、しきい値電圧を低くすることによりビットを発生させることを特徴とする。この構成によっても、コードオプションをROMコードと同時に形成できるとともに、コードオプションからビットデータを容易に読み出しできる。

0014

また、請求項4記載のマスクROMは、請求項1〜3記載のマスクROMであって、異なるROMコードと前記異なるROMコードを認識するための複数のコードオプションを有するマスクROMが、同一ウェーハ上に複数形成されていることを特徴とする。この構成によれば、マスクROMの内部にROMコードとコードオプションが対応して形成されているので、同一ウェーハ上に異なるROMコードを有するマスクROMが形成された場合でもコードオプションを読み込むことにより容易にROMコードを認識できる。

0015

また、請求項5記載のマスクROMの検査方法は、同一ウェーハ上に形成された種類の異なるマスクROMの検査方法であって、イオン注入により書き込まれたROMコードと前記ROMコードを認識するためのコードオプションを有するマスクROMから前記コードオプションを読み込む工程と、読み込まれた前記コードオプションをLSIテスタのパリティビットと比較する工程と、前記コードオプションと一致したパリティビットを判別する工程と、前記パリティビットに対応したテストパターンを選択する工程と、前記テストパターンに基づいて前記ROMコードを検査する工程を有することを特徴とする。この方法によれば、マスクROM内のコードオプションとLSIテスタ内のパリティビットを比較することにより、マスクROMのROMコードを検査するテストパターンを正しく選択できるので、同一ウェーハ上に異なるROMコードを有するマスクROMが形成された場合でも容易に検査することができる。

発明の効果

0016

以上説明したように、本発明のマスクROMによれば、マスクROM内にROMコードを識別するコードオプションを形成したので、同一のウェーハ上にROMコードの異なる複数のマスクROMを形成できる。これにより、ES等の技術検討サンプルのような少量サンプルを作製する場合でも、高価なウェーハの残材が発生しないので、材料コストを大きく削減できる。

0017

また、本発明のマスクROMの検査方法によれば、マスクROM内のコードオプションとLSIテスタ内のパリティビットを比較することにより、マスクROMのROMコードを検査するテストパターンを正しく選択できる。これにより、同一のウェーハ上にROMコードの異なる複数のマスクROMが形成された場合でも容易に検査することができ、検査効率や信頼性を大きく向上できる。

発明を実施するための最良の形態

0018

以下、本発明の好ましい実施の形態を図面を参照して説明する。図1(a)、(b)は本発明のマスクROMの構成図及びマスクROMに設けられたコードオプションの回路図である。

0019

図1(a)に示すように、本発明のマスクROM1は、ユーザから供給されたデータが書き込こまれたROMコード2と、ROMコードを認識するコードオプション3から構成されている。ROMコード2は、ユーザから供給されたデータに基づいて作製されたマスクパターンを用いて、NチャネルMOSFETのチャネル領域にボロン(B)をイオン注入し、しきい値電圧を高くすることにより書き込まれる。

0020

また、コードオプション3は、ROMコード2に対応したビットを書き込むものであり、図1(b)に示すように、1つのPチャネルMOSFET4と、直列に接続された2つのNチャネルMOSFET5、6から構成されている。PチャネルMOSFET4のゲートは、回路のGNDに接地することによって定常的にON状態になっている。NチャネルMOSFET5にボロン(B)をイオン注入すると、しきい値電圧が高くなってエンハンスメント型になる。その結果、NチャネルMOSFET5がOFF、NチャネルMOSFET6がONになってLowレベルが出力される。また、NチャネルMOSFET6にボロン(B)をイオン注入すると、しきい値電圧が高くなってエンハンスメント型になる。その結果、NチャネルMOSFET5がON、NチャネルMOSFET6がOFFになってHighレベルが出力される。このように、Nチャネルトランジスタ5、6のいずれかにボロン(B)のイオン注入を行なうことにより、Low又はHighレベルが出力され、0又は1のビットデータを書き込むことができる。

0021

次に、本発明のマスクROMの検査方法を説明する。図2(a)、(b)は本発明のマスクROMの検査方法に用いられる検査装置ブロック図である。

0022

ユーザから異なる情報を持った2種類のROMコードが供給されると、従来はこのマスクROMを別々のウェーハに作製していたが、本発明のマスクROM21a、21bは、図2(a)に示すように、同一のウェーハ22上に混在して作製することができる。このマスクROM21a、21bを検査する検査装置23は、マスクROM21a、21bから電気信号を読み取るプローブ針を備えたプローバ24と、プローバ24を介して読み取った信号の良否判定を行なうLSIテスタ25と、検査結果を記憶する記憶装置26から構成されている。

0023

また、図2(b)に示すように、マスクROM21a、21bには、それぞれユーザから供給された異なるデータのROMコード27a、27bと、そのROMコード27a、27bを認識するコードオプション28a、28bが設けられている。さらにLSIテスタ25には、検査のために予めローディングされたROMコードの元データであるテストパターン29a、29bと、テストパターン29a、29bに対応したパリティビット30a、30bと、比較演算部31が設けられている。

0024

先ず、最初に検査するマスクROM21aの電極パッド上にプローバ24のプローブ針を当接し、マスクROM21aからコードオプション28aを読み込む。次に、読み込まれたコードオプション28aをLSIテスタ内のパリティビット30a、30bと比較する。次に、コードオプション28aと一致するパリティビット30aを見つけ、パリティビット30aに対応したテストパターン29aを選択する。次に、マスクROM21aのROMコード27aをLSIテスタ25テストパターン29aと比較し、良品か不良品かを判定し、その検査結果を記憶装置26に記憶する。同様にして、この検査をマスクROM21bについても実施する。そして、検査により所望のROMコード27a、27bが正確に書き込まれていることが確認されると、ウェーハ22はスクライブされてチップに切り分けられ、さらにパッケージングされることによってチップ毎の製品に組み立てられる。

0025

このように、本発明のマスクROM及びその検査方法では、マスクROM21a、21b内のコードオプション28a、28bとLSIテスタ25内のパリティビット30a、30bを比較することによりROMコード27a、27bを検査するテストパターン29a、29bを正しく選択できる。

0026

なお、本発明のマスクROMのコードオプションは、NチャネルMOSFETのチャネル領域にボロン(B)をイオン注入し、しきい値電圧を高くしたエンハンスメント型にする場合について説明したが、チャネル領域にリン(P)をイオン注入し、しきい値電圧を低くしたデプレッション型にしてもビットデータを書き込むことができる。また、コードオプションのビット数を上げ識別できるROMコード数を増やすようにすれば、より多くのROMコードを有するマスクROMを同一のウェーハ上に形成でき、LSIテスタで容易に検査できる。また、本発明のマスクROMの検査方法は、ウェーハ状態のみならず、チップ状態の検査にも適用できる。

0027

マスクROM内にROMコードを識別するコードオプションを形成することによって、同一のウェーハ上にROMコードの異なる複数のマスクROMを形成できる。これにより、ES等の技術検討サンプルのような少量サンプルを作製する場合でも、高価なウェーハの残材が発生しないので、材料コストを大きく削減できる。

図面の簡単な説明

0028

本発明のマスクROMの構成図及びマスクROMに設けられたコードオプションの回路図
本発明のマスクROMの検査方法に用いられる検査装置のブロック図
従来のマスクROMのメモリセル回路図

符号の説明

0029

1 本発明のマスクROM
2ROMコード
3コードオプション
4PチャネルMOSFET
5、6NチャネルMOSFET
21a、21b 本発明のマスクROM
22ウェーハ
23検査装置
24プローバ
25LSIテスタ
26記憶装置
27a、27b ROMコード
28a、28b コードオプション
29a、29bテストパターン
30a、30bパリティビット
31比較演算部
41 従来のマスクROM
42ワード線
43ビット線
44メモリセルトランジスタ
45プリチャージトランジスタ
46 GND線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ