技術 マスクＲＯＭ及びその検査方法

0001

本発明は、マスクＲＯＭ及びその検査方法に関し、特に、少量多品種生産に適したマスクＲＯＭ及びその検査方法に関する。

0002

半導体メモリの１つに、マスクＲＯＭがある。マスクＲＯＭは、ウェーハ製造工程中に使うマスクにユーザのデータ（コード）を書き込む読み出し専用メモリであり、データはアドレス線とデータ線間にトランジスタが接続されているか否かで記憶される。

0003

このマスクＲＯＭにはプログラミングするウェーハプロセス工程によって、拡散方式、コンタクト方式、イオン注入方式、などがある。拡散方式は、トランジスタのソース、ドレイン領域の拡散工程でトランジスタを作るか、作らないかでプログラミングする。ウェーハプロセスの比較的早い段階でプログラムするので、データ作成後サンプル入手までのＴＡＴ（Turn Around Time）が長いが集積度は高い。コンタクト方式は、コンタクトホールの有無でプログラムを行なう。コンタクト工程はウェーハプロセスの最後の方にあるので、データ作成後サンプル入手までのＴＡＴは短いが、各セルに１個のコンタクトホールのスペースが必要なので集積度は低い。イオン注入方式には、次の２通りの方法がある。１つは、イオン注入によりトランジスタのしきい値を高く設定し、ワード線が選択状態でもトランジスタが導通しないようにする方法。もう１つは、イオン注入によりトランジスタのしきい値をデプレッションタイプまで下げ、ワード線が非選択状態でもトランジスタがオフしないようにする方法である。この方法は集積度が高く、ＴＡＴが拡散方式よりも短いという利点を有する。

0004

上述した３つの方式の中で、イオン注入方式がその利点からよく採用されており、例えば、特開平１１−２３２８９２号公報に開示されている。図３は従来のマスクＲＯＭ４１におけるイオン注入方式のメモリセル回路図である。図３において、４２はメモリセル方向に形成されたワード線、４３はメモリセル列方向に形成されたビット線、４４はマトリックス状に形成されたワード線４２とビット線４３に接続されたイオン注入方式のメモリセルトランジスタであり、これら各メモリセルトランジスタ４４のゲート電極Ｇはワード線４２に接続され、ソース電極Ｓは接地されている。４５はビット線４３を充電するためのプリチャージトランジスタである。

0005

このメモリセル回路のＲＯＭコード書き込み方法は、ワード線４２のデータがＨｉｇｈデータでもメモリセルトランジスタ４４がＯＮしないように、イオン注入によりしきい値電圧を調整することによりプログラムされる。こうして、ウェーハ上に作製されたマスクＲＯＭ４１は、マスクＲＯＭ４１内に形成されたＲＯＭコードとＬＳＩテスタにローディングされたＲＯＭコードの元データであるテストパターンとを比較することにより良品選別を行なっている。
特開平１１−２３２８９２号公報（第２，３頁、０００２段落〜０００７段落、図７）

0006

しかし、従来のマスクＲＯＭ４１には、以下のような問題があった。

0007

ＲＯＭコードの書き込みはイオン注入により行なわれるため、マスクＲＯＭ４１を外から観察してもその種類を識別できず、作業者が誤ったテストパターンで試験を行ない、不良と判断してしまう恐れがある。これを防止するために、従来のマスクＲＯＭ４１はその種類をウェーハ単位で管理する必要があり、ウェーハ１枚単位に同一のＲＯＭコードを使用して作製されている。

0008

しかし、ＥＳ（Engineering Sample）等の技術検討サンプルを作製する場合は、その必要数が少数であってもウェーハ１枚単位で作製するので不要な在庫が増えるとともに、ウェーハが高価であるため材料コストが増加するという問題があった。特に、近年、チップサイズが縮小してきており、１ウェーハ当りの有効チップ数が増加しているため、必要以上の残材が増えることになる。

0009

また、ウェーハ１枚単位に同一のＲＯＭコードを使用しているため、他のウェーハの異なるコードを検査する場合は、ＬＳＩテスタのテストパターンを再度読み込んで行なわなければならず、試験開始までに時間がかかり検査効率が悪かった。さらに、人為的ミスにより他のテストパターンで検査して良品を不良と誤判定する恐れも残っていた。

0010

本発明は、上記問題点を解決するために考えられたもので、少量多品種のマスクＲＯＭを生産する場合であっても不要在庫や材料コストを低減できるともに、検査効率や信頼性も改善できるマスクＲＯＭ及びその検査方法を提供することを目的とする。

0011

上記目的を達成するために、本発明の請求項１記載のマスクＲＯＭは、イオン注入によりＲＯＭコードが書き込まれたマスクＲＯＭであって、前記ＲＯＭコードを認識するためのコードオプションが形成されていることを特徴とする。この構成によれば、マスクＲＯＭの内部にＲＯＭコードとコードオプションが対応して形成されているので、コードオプションを読み込むことにより容易にＲＯＭコードを認識できる。

0012

また、請求項２記載のマスクＲＯＭは、請求項１記載のマスクＲＯＭであって、前記コードオプションが、１つのＰチャネルＭＯＳＦＥＴと直列に接続された２つのＮチャネルＭＯＳＦＥＴを有し、前記２つのＮチャネルＭＯＳＦＥＴのいずれかにボロンのイオン注入を行ない、しきい値電圧を高くすることによりビットを発生させることを特徴とする。この構成によれば、コードオプションをＲＯＭコードと同時に形成できるとともに、コードオプションからビットデータを容易に読み出しできる。

0013

また、請求項３記載のマスクＲＯＭは、請求項１記載のマスクＲＯＭであって、前記コードオプションが、１つのＰチャネルＭＯＳＦＥＴと直列に接続された２つのＮチャネルＭＯＳＦＥＴを有し、前記２つのＮチャネルＭＯＳＦＥＴのいずれかにリンのイオン注入を行ない、しきい値電圧を低くすることによりビットを発生させることを特徴とする。この構成によっても、コードオプションをＲＯＭコードと同時に形成できるとともに、コードオプションからビットデータを容易に読み出しできる。

0014

また、請求項４記載のマスクＲＯＭは、請求項１〜３記載のマスクＲＯＭであって、異なるＲＯＭコードと前記異なるＲＯＭコードを認識するための複数のコードオプションを有するマスクＲＯＭが、同一ウェーハ上に複数形成されていることを特徴とする。この構成によれば、マスクＲＯＭの内部にＲＯＭコードとコードオプションが対応して形成されているので、同一ウェーハ上に異なるＲＯＭコードを有するマスクＲＯＭが形成された場合でもコードオプションを読み込むことにより容易にＲＯＭコードを認識できる。

0015

また、請求項５記載のマスクＲＯＭの検査方法は、同一ウェーハ上に形成された種類の異なるマスクＲＯＭの検査方法であって、イオン注入により書き込まれたＲＯＭコードと前記ＲＯＭコードを認識するためのコードオプションを有するマスクＲＯＭから前記コードオプションを読み込む工程と、読み込まれた前記コードオプションをＬＳＩテスタのパリティビットと比較する工程と、前記コードオプションと一致したパリティビットを判別する工程と、前記パリティビットに対応したテストパターンを選択する工程と、前記テストパターンに基づいて前記ＲＯＭコードを検査する工程を有することを特徴とする。この方法によれば、マスクＲＯＭ内のコードオプションとＬＳＩテスタ内のパリティビットを比較することにより、マスクＲＯＭのＲＯＭコードを検査するテストパターンを正しく選択できるので、同一ウェーハ上に異なるＲＯＭコードを有するマスクＲＯＭが形成された場合でも容易に検査することができる。

0016

以上説明したように、本発明のマスクＲＯＭによれば、マスクＲＯＭ内にＲＯＭコードを識別するコードオプションを形成したので、同一のウェーハ上にＲＯＭコードの異なる複数のマスクＲＯＭを形成できる。これにより、ＥＳ等の技術検討サンプルのような少量サンプルを作製する場合でも、高価なウェーハの残材が発生しないので、材料コストを大きく削減できる。

0017

また、本発明のマスクＲＯＭの検査方法によれば、マスクＲＯＭ内のコードオプションとＬＳＩテスタ内のパリティビットを比較することにより、マスクＲＯＭのＲＯＭコードを検査するテストパターンを正しく選択できる。これにより、同一のウェーハ上にＲＯＭコードの異なる複数のマスクＲＯＭが形成された場合でも容易に検査することができ、検査効率や信頼性を大きく向上できる。

0018

以下、本発明の好ましい実施の形態を図面を参照して説明する。図１（ａ）、（ｂ）は本発明のマスクＲＯＭの構成図及びマスクＲＯＭに設けられたコードオプションの回路図である。

0019

図１（ａ）に示すように、本発明のマスクＲＯＭ１は、ユーザから供給されたデータが書き込こまれたＲＯＭコード２と、ＲＯＭコードを認識するコードオプション３から構成されている。ＲＯＭコード２は、ユーザから供給されたデータに基づいて作製されたマスクパターンを用いて、ＮチャネルＭＯＳＦＥＴのチャネル領域にボロン（Ｂ）をイオン注入し、しきい値電圧を高くすることにより書き込まれる。

0020

また、コードオプション３は、ＲＯＭコード２に対応したビットを書き込むものであり、図１（ｂ）に示すように、１つのＰチャネルＭＯＳＦＥＴ４と、直列に接続された２つのＮチャネルＭＯＳＦＥＴ５、６から構成されている。ＰチャネルＭＯＳＦＥＴ４のゲートは、回路のＧＮＤに接地することによって定常的にＯＮ状態になっている。ＮチャネルＭＯＳＦＥＴ５にボロン（Ｂ）をイオン注入すると、しきい値電圧が高くなってエンハンスメント型になる。その結果、ＮチャネルＭＯＳＦＥＴ５がＯＦＦ、ＮチャネルＭＯＳＦＥＴ６がＯＮになってＬｏｗレベルが出力される。また、ＮチャネルＭＯＳＦＥＴ６にボロン（Ｂ）をイオン注入すると、しきい値電圧が高くなってエンハンスメント型になる。その結果、ＮチャネルＭＯＳＦＥＴ５がＯＮ、ＮチャネルＭＯＳＦＥＴ６がＯＦＦになってＨｉｇｈレベルが出力される。このように、Ｎチャネルトランジスタ５、６のいずれかにボロン（Ｂ）のイオン注入を行なうことにより、Ｌｏｗ又はＨｉｇｈレベルが出力され、０又は１のビットデータを書き込むことができる。

0021

次に、本発明のマスクＲＯＭの検査方法を説明する。図２（ａ）、（ｂ）は本発明のマスクＲＯＭの検査方法に用いられる検査装置のブロック図である。

0022

ユーザから異なる情報を持った２種類のＲＯＭコードが供給されると、従来はこのマスクＲＯＭを別々のウェーハに作製していたが、本発明のマスクＲＯＭ２１ａ、２１ｂは、図２（ａ）に示すように、同一のウェーハ２２上に混在して作製することができる。このマスクＲＯＭ２１ａ、２１ｂを検査する検査装置２３は、マスクＲＯＭ２１ａ、２１ｂから電気信号を読み取るプローブ針を備えたプローバ２４と、プローバ２４を介して読み取った信号の良否判定を行なうＬＳＩテスタ２５と、検査結果を記憶する記憶装置２６から構成されている。

0023

また、図２（ｂ）に示すように、マスクＲＯＭ２１ａ、２１ｂには、それぞれユーザから供給された異なるデータのＲＯＭコード２７ａ、２７ｂと、そのＲＯＭコード２７ａ、２７ｂを認識するコードオプション２８ａ、２８ｂが設けられている。さらにＬＳＩテスタ２５には、検査のために予めローディングされたＲＯＭコードの元データであるテストパターン２９ａ、２９ｂと、テストパターン２９ａ、２９ｂに対応したパリティビット３０ａ、３０ｂと、比較演算部３１が設けられている。

0024

先ず、最初に検査するマスクＲＯＭ２１ａの電極パッド上にプローバ２４のプローブ針を当接し、マスクＲＯＭ２１ａからコードオプション２８ａを読み込む。次に、読み込まれたコードオプション２８ａをＬＳＩテスタ内のパリティビット３０ａ、３０ｂと比較する。次に、コードオプション２８ａと一致するパリティビット３０ａを見つけ、パリティビット３０ａに対応したテストパターン２９ａを選択する。次に、マスクＲＯＭ２１ａのＲＯＭコード２７ａをＬＳＩテスタ２５テストパターン２９ａと比較し、良品か不良品かを判定し、その検査結果を記憶装置２６に記憶する。同様にして、この検査をマスクＲＯＭ２１ｂについても実施する。そして、検査により所望のＲＯＭコード２７ａ、２７ｂが正確に書き込まれていることが確認されると、ウェーハ２２はスクライブされてチップに切り分けられ、さらにパッケージングされることによってチップ毎の製品に組み立てられる。

0025

このように、本発明のマスクＲＯＭ及びその検査方法では、マスクＲＯＭ２１ａ、２１ｂ内のコードオプション２８ａ、２８ｂとＬＳＩテスタ２５内のパリティビット３０ａ、３０ｂを比較することによりＲＯＭコード２７ａ、２７ｂを検査するテストパターン２９ａ、２９ｂを正しく選択できる。

0026

なお、本発明のマスクＲＯＭのコードオプションは、ＮチャネルＭＯＳＦＥＴのチャネル領域にボロン（Ｂ）をイオン注入し、しきい値電圧を高くしたエンハンスメント型にする場合について説明したが、チャネル領域にリン（Ｐ）をイオン注入し、しきい値電圧を低くしたデプレッション型にしてもビットデータを書き込むことができる。また、コードオプションのビット数を上げ識別できるＲＯＭコード数を増やすようにすれば、より多くのＲＯＭコードを有するマスクＲＯＭを同一のウェーハ上に形成でき、ＬＳＩテスタで容易に検査できる。また、本発明のマスクＲＯＭの検査方法は、ウェーハ状態のみならず、チップ状態の検査にも適用できる。

0027

マスクＲＯＭ内にＲＯＭコードを識別するコードオプションを形成することによって、同一のウェーハ上にＲＯＭコードの異なる複数のマスクＲＯＭを形成できる。これにより、ＥＳ等の技術検討サンプルのような少量サンプルを作製する場合でも、高価なウェーハの残材が発生しないので、材料コストを大きく削減できる。

0028

本発明のマスクＲＯＭの構成図及びマスクＲＯＭに設けられたコードオプションの回路図
本発明のマスクＲＯＭの検査方法に用いられる検査装置のブロック図
従来のマスクＲＯＭのメモリセル回路図

0029

１ 本発明のマスクＲＯＭ
２ＲＯＭコード
３コードオプション
４ＰチャネルＭＯＳＦＥＴ
５、６ＮチャネルＭＯＳＦＥＴ
２１ａ、２１ｂ 本発明のマスクＲＯＭ
２２ウェーハ
２３検査装置
２４プローバ
２５ＬＳＩテスタ
２６記憶装置
２７ａ、２７ｂ ＲＯＭコード
２８ａ、２８ｂ コードオプション
２９ａ、２９ｂテストパターン
３０ａ、３０ｂパリティビット
３１比較演算部
４１ 従来のマスクＲＯＭ
４２ワード線
４３ビット線
４４メモリセルトランジスタ
４５プリチャージトランジスタ
４６ ＧＮＤ線