図面 (/)

技術 逆拡散復調器

出願人 日本電信電話株式会社
発明者 鈴木賢司宇賀神守束原恒夫
出願日 2003年8月1日 (17年3ヶ月経過) 出願番号 2003-285340
公開日 2005年3月3日 (15年8ヶ月経過) 公開番号 2005-057443
状態 特許登録済
技術分野 時分割方式以外の多重化通信方式
主要キーワード 極性変換回路 略半数 フリップフロップ回路群 極性状態 逆拡散復調器 アナログ演算 差動形式 ビットデジタルデータ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年3月3日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

外付け部品が不要で、かつ同期制御の必要のない拡散符号発生回路を用いて逆拡散復調する。

解決手段

拡散信号デジタル信号に変換するコンパレータ回路13と、コンパレータ出力遅延させる遅延回路14a〜14fと、拡散符号を発生する第1の拡散符号発生回路と、拡散符号を逆向きに並び替えた拡散符号を発生する第2の拡散符号発生回路と、7個の拡散符号のうち、拡散信号の新しい方または古い方に対応する略半数クロックf2の1周期間に反転と非反転の2つの極性状態を呈するように極性変換する極性変換回路107と、乗算器15a〜15gと、加算器17と、ピーク検出器18と、ピーク検出される度に第1の拡散符号発生回路から極性変換回路への符号入力と第2の拡散符号発生回路から極性変換回路への符号入力とを切り替え拡散符号制御回路とを有する。

概要

背景

図16に第1の従来技術である逆拡散復調器の構成を示す。本構成では、受信された拡散信号乗算器1001において拡散符号発生回路1002で発生した拡散符号乗算され、ローパスフィルタLPF)1003に通すことで高調波成分が除去され、受信信号ベースバンド信号)が得られる。1004は拡散符号と拡散信号の位相を合わせるための同期制御回路である。

図17に第2の従来技術である逆拡散復調器の構成を示し、図18に図17の逆拡散復調器におけるピーク検出器1114の入力側のA点と出力側B点の信号の特徴的な波形を示す。本構成では、受信された拡散信号は拡散符号に対応したマッチトフィルタ1111により相関信号に変換され、遅延線1112によりデータクロック逆数遅延され、その遅延信号と前記相関信号が乗算器1113で乗算され、その後にピーク検出器1114でピーク検出を行うことで受信信号が得られる。

図16の同期制御回路を有する逆拡散復調器および図17のマッチトフィルタを有する逆拡散復調器については例えば非特許文献1に記載されている。なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
丸林元,中川正雄,河野隆二著,「スペクトル拡散通信とその応用」,電子情報通信学会,1998年,94頁〜145頁,ISBN4−88562−163−X

概要

外付け部品が不要で、かつ同期制御の必要のない拡散符号発生回路を用いて逆拡散復調する。拡散信号をデジタル信号に変換するコンパレータ回路13と、コンパレータ出力を遅延させる遅延回路14a〜14fと、拡散符号を発生する第1の拡散符号発生回路と、拡散符号を逆向きに並び替えた拡散符号を発生する第2の拡散符号発生回路と、7個の拡散符号のうち、拡散信号の新しい方または古い方に対応する略半数クロックf2の1周期間に反転と非反転の2つの極性状態を呈するように極性変換する極性変換回路107と、乗算器15a〜15gと、加算器17と、ピーク検出器18と、ピーク検出される度に第1の拡散符号発生回路から極性変換回路への符号入力と第2の拡散符号発生回路から極性変換回路への符号入力とを切り替え拡散符号制御回路とを有する。

目的

本発明は、以上のような点に鑑みてなされたものであり、その目的は、外付け部品を不要にし、かつ同期制御が不要で低電力な逆拡散復調器を提供することで、携帯無線機の低電力・低コスト化に寄与することである。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力されたN個の拡散符号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の符号についてはそのまま出力する極性変換回路と、前記コンパレータ回路および遅延回路から出力された信号と前記極性変換回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記極性変換回路への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記極性変換回路への前記第2の拡散符号の入力とを交互に切り替え拡散符号制御回路とを有することを特徴とする逆拡散復調器

請求項2

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の乗算器出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の乗算器出力信号についてはそのまま出力する極性変換回路と、この極性変換回路の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記乗算器への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記乗算器への前記第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有することを特徴とする逆拡散復調器。

請求項3

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記コンパレータ回路および遅延回路の出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の出力信号についてはそのまま出力する極性変換回路と、この極性変換回路から出力された信号と前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記乗算器への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記乗算器への前記第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有することを特徴とする逆拡散復調器。

請求項4

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記拡散符号発生回路から出力されたN個の拡散符号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の符号についてはそのまま出力する極性変換回路と、前記コンパレータ回路および遅延回路から出力された信号と前記極性変換回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有することを特徴とする逆拡散復調器。

請求項5

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の乗算器出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の乗算器出力信号についてはそのまま出力する極性変換回路と、この極性変換回路の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有することを特徴とする逆拡散復調器。

請求項6

受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路の出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の出力信号についてはそのまま出力する極性変換回路と、この極性変換回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有することを特徴とする逆拡散復調器。

請求項7

請求項4乃至6のいずれか1項に記載の逆拡散復調器において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第2のクロックの入力の停止と再開とを交互に切り替えることを特徴とする逆拡散復調器。

請求項8

請求項4乃至6のいずれか1項に記載の逆拡散復調器において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第2のクロックの入力を一定時間だけ停止することを特徴とする逆拡散復調器。

請求項9

請求項1乃至6のいずれか1項に記載の逆拡散復調器において、前記拡散符号発生回路をフリップフロップ回路排他的論理和回路とフリップフロップ回路の出力パスを制御するスイッチとにより構成することを特徴とする逆拡散復調器。

請求項10

請求項1乃至3のいずれか1項に記載の逆拡散復調器において、前記第1の拡散符号発生回路と前記第2の拡散符号発生回路と前記拡散符号制御回路とをDSPにより構成することを特徴とする逆拡散復調器。

請求項11

請求項4乃至6のいずれか1項に記載の逆拡散復調器において、前記拡散符号発生回路と前記クロック制御回路とをDSPにより構成することを特徴とする逆拡散復調器。

技術分野

0001

本発明は、拡散符号を用いた演算により所望の信号を周波数拡散して送信した拡散信号を受信し、この受信した拡散信号を拡散符号を用いた演算により逆拡散して前記所望の信号を取り出す無線通信における逆拡散復調器に関するものである。

背景技術

0002

図16に第1の従来技術である逆拡散復調器の構成を示す。本構成では、受信された拡散信号は乗算器1001において拡散符号発生回路1002で発生した拡散符号と乗算され、ローパスフィルタLPF)1003に通すことで高調波成分が除去され、受信信号ベースバンド信号)が得られる。1004は拡散符号と拡散信号の位相を合わせるための同期制御回路である。

0003

図17に第2の従来技術である逆拡散復調器の構成を示し、図18図17の逆拡散復調器におけるピーク検出器1114の入力側のA点と出力側B点の信号の特徴的な波形を示す。本構成では、受信された拡散信号は拡散符号に対応したマッチトフィルタ1111により相関信号に変換され、遅延線1112によりデータクロック逆数遅延され、その遅延信号と前記相関信号が乗算器1113で乗算され、その後にピーク検出器1114でピーク検出を行うことで受信信号が得られる。

0004

図16の同期制御回路を有する逆拡散復調器および図17のマッチトフィルタを有する逆拡散復調器については例えば非特許文献1に記載されている。なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
丸林元,中川正雄,河野隆二著,「スペクトル拡散通信とその応用」,電子情報通信学会,1998年,94頁〜145頁,ISBN4−88562−163−X

発明が解決しようとする課題

0005

図16に示した第1の従来技術である逆拡散復調器では、拡散符号と拡散信号の位相を高精度に合わせる必要がある。このため、同期制御回路1004の構成が複雑になり、回路規模および消費電力が増大するという問題があった。

0006

また、図17に示した第2の従来技術である逆拡散復調器では、マッチトフィルタ1111として通常SAW(Surface Acoustic Wave )フィルタを用いる。このため、実装面積および実装コストが増大するという問題があった。また、特定の拡散符号に特化したマッチトフィルタ1111を用いるため、異なる拡散符号による拡散信号を復調できないという問題があった。また、マッチトフィルタ1111をオンチップ回路で構成すると、面積規模および消費電力が増大するという問題があった。

0007

本発明は、以上のような点に鑑みてなされたものであり、その目的は、外付け部品を不要にし、かつ同期制御が不要で低電力な逆拡散復調器を提供することで、携帯無線機の低電力・低コスト化に寄与することである。

課題を解決するための手段

0008

本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力されたN個の拡散符号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の符号についてはそのまま出力する極性変換回路と、前記コンパレータ回路および遅延回路から出力された信号と前記極性変換回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記極性変換回路への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記極性変換回路への前記第2の拡散符号の入力とを交互に切り替え拡散符号制御回路とを有するものである。
前記第1の拡散符号発生回路は、前記第2のクロックに同期して前記第1の拡散符号をシフトさせるN個の第1のフリップフロップ回路群と、この第1のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を入力する第1の排他的論理和回路と、前記第1のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第1の排他的論理和回路の出力を前記第1のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第1のスイッチ群とを具備し、前記第2の拡散符号発生回路は、前記第2のクロックに同期して前記第1の拡散符号と逆方向に前記第2の拡散符号をシフトさせるN個の第2のフリップフロップ回路群と、この第2のフリップフリップ回路群の内の複数のフリップフロップ回路の出力を入力する第2の排他的論理和回路と、前記第2のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第2の排他的論理和回路の出力を前記第2のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第2のスイッチ群とを具備し、前記拡散符号制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記第1のスイッチ群をオン状態にする制御と前記第2のスイッチ群をオン状態にする制御とを交互に切り替えるものである。

0009

また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の乗算器出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の乗算器出力信号についてはそのまま出力する極性変換回路と、この極性変換回路の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記乗算器への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記乗算器への前記第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有するものである。

0010

また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、前記第2のクロックに同期して前記第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、前記コンパレータ回路および遅延回路の出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の出力信号についてはそのまま出力する極性変換回路と、この極性変換回路から出力された信号と前記第1の拡散符号発生回路または第2の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第1の拡散符号発生回路から前記乗算器への前記第1の拡散符号の入力と前記第2の拡散符号発生回路から前記乗算器への前記第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有するものである。

0011

また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記拡散符号発生回路から出力されたN個の拡散符号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の符号についてはそのまま出力する極性変換回路と、前記コンパレータ回路および遅延回路から出力された信号と前記極性変換回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有するものである。

0012

また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の乗算器出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の乗算器出力信号についてはそのまま出力する極性変換回路と、この極性変換回路の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有するものである。

0013

また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第1のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第1のクロックの1周期から(N−1)周期(Nは2以上の整数)までそれぞれ遅延させたN−1個の信号を出力するN−1個の遅延回路と、第2のクロックに同期してN個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路の出力信号のうち、受信した順番が新しい方の前記拡散信号または古い方の前記拡散信号のいずれかに対応する略半数が前記第2のクロックの1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の出力信号についてはそのまま出力する極性変換回路と、この極性変換回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器と、このN個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第2のクロックの入力を制御するクロック制御回路とを有するものである。

0014

また、本発明の逆拡散復調器の1構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第2のクロックの入力の停止と再開とを交互に切り替えるものである。
また、本発明の逆拡散復調器の1構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第2のクロックの入力を一定時間だけ停止するものである。
また、本発明の逆拡散復調器の1構成例は、前記拡散符号発生回路をフリップフロップ回路と排他的論理和回路とフリップフロップ回路の出力パスを制御するスイッチとにより構成するようにしたものである。
また、本発明の逆拡散復調器の1構成例は、前記第1の拡散符号発生回路と前記第2の拡散符号発生回路と前記拡散符号制御回路とをDSPにより構成するようにしたものである。
また、本発明の逆拡散復調器の1構成例は、前記拡散符号発生回路と前記クロック制御回路とをDSPにより構成するようにしたものである。

発明の効果

0015

本発明によれば、コンパレータ回路と遅延回路と第1の拡散符号発生回路と第2の拡散符号発生回路と極性変換回路と乗算器と加算器とピーク検出器と拡散符号制御回路とから逆拡散復調器を構成し、外付け部品が不要で、かつ拡散信号と拡散符号との同期制御が不要な拡散符号発生回路を用いて拡散信号を逆拡散復調するようにしたので、低電力の逆拡散復調器を実現することができ、逆拡散復調器を搭載する携帯無線機の低電力・低コスト化を実現することができる。また、第2のクロックに同期してN個の第1の拡散符号を発生する第1の拡散符号発生回路と、第2のクロックに同期して第1の拡散符号を逆向きに並び替えたN個の第2の拡散符号を発生する第2の拡散符号発生回路と、ピーク検出器によってピークが検出される度に、第1の拡散符号発生回路から極性変換回路への第1の拡散符号の入力と第2の拡散符号発生回路から極性変換回路への第2の拡散符号の入力とを交互に切り替える拡散符号制御回路とを設けることにより、加算器からの相関ピーク信号が第1のクロック、第2のクロックおよび拡散符号に依存せず、相関ピーク信号を頻繁に得ることができるので、送信するデータのデータクロック周波数高速な場合でも逆拡散復調を行うことができ、データクロック周波数を高速化することができる。さらに、極性変換回路を設けることにより、ピーク検出器の出力である受信信号が「1」から「0」または「0」から「1」に変化するときでも、加算器の出力に常時ピークが出現するので、受信信号のジッタを大幅に軽減することができる。また、コンパレータ回路を設けることにより、乗算器と加算器とピーク検出器とをデジタル回路で構成することが可能となるので、逆拡散復調器の設計が容易になり、逆拡散復調器の小型化を実現することができる。

0016

また、コンパレータ回路と遅延回路と拡散符号発生回路と極性変換回路と乗算器と加算器とピーク検出器とクロック制御回路とから逆拡散復調器を構成し、外付け部品が不要で、かつ拡散信号と拡散符号との同期制御が不要な拡散符号発生回路を用いて拡散信号を逆拡散復調するようにしたので、低電力の逆拡散復調器を実現することができ、逆拡散復調器を搭載する携帯無線機の低電力・低コスト化を実現することができる。また、ピーク検出器によるピークの検出に応じて拡散符号発生回路への第2のクロックの入力を制御するクロック制御回路を設けることにより、加算器からの相関ピーク信号が第1のクロック、第2のクロックおよび拡散符号に依存せず、相関ピーク信号を頻繁に得ることができるので、送信するデータのデータクロック周波数が高速な場合でも逆拡散復調を行うことができ、データクロック周波数を高速化することができる。さらに、極性変換回路を設けることにより、ピーク検出器の出力である受信信号が「1」から「0」または「0」から「1」に変化するときでも、加算器の出力に常時ピークが出現するので、受信信号のジッタを大幅に軽減することができる。また、コンパレータ回路を設けることにより、乗算器と加算器とピーク検出器とをデジタル回路で構成することが可能となるので、逆拡散復調器の設計が容易になり、逆拡散復調器の小型化を実現することができる。

発明を実施するための最良の形態

0017

[第1の実施の形態]
図1は本発明の第1の実施の形態となる逆拡散復調器の構成を示すブロック図である。本実施の形態の逆拡散復調器は、入力された拡散信号を第1のクロックf1に同期して1ビットのデジタル信号に変換するコンパレータ回路13と、コンパレータ回路13の出力信号をクロックf1の1周期から(N−1)周期(Nは2以上の整数で、本実施の形態では7)までそれぞれ遅延させた(N−1)個の信号を出力する遅延回路14a〜14fと、送信側で前記拡散信号の拡散に使用された拡散符号と同じN個の拡散符号を第2のクロックf2に同期して発生する拡散符号発生回路16と、拡散符号発生回路16から出力されたN個の拡散符号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数がクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように極性変換して出力し、残りの略半数の符号についてはそのまま出力する極性変換回路107と、コンパレータ回路13および遅延回路14a〜14fから出力された信号と極性変換回路107から出力された拡散符号とを対応する信号毎に乗算するN個の乗算器15a〜15gと、乗算器15a〜15gの各出力信号を加算する加算器17と、加算器17の出力信号のピーク値を検出するピーク検出器18とから構成される。

0018

第1のクロックf1は、送信側で拡散信号の拡散に使用されたクロックと同じ周波数のクロックである。第2のクロックf2は、送信側で拡散符号の生成に使用されたクロックと同じ周波数のクロックである。
なお、本実施の形態では、N=7とし、乗算器がN=7個の場合を示したが、Nは2以上の整数であればよい。

0019

図2に乗算器15(15a〜15g)の構成の1例を示す。各乗算器15は、NMOSトランジスタMN1〜MN7からなり、2段縦積み型の差動回路で構成されている。拡散符号発生回路16から出力される拡散符号とコンパレータ回路13および遅延回路14(14a〜14f)から出力される拡散信号とは、差動形式の信号である。拡散符号発生回路16から出力される拡散符号はトランジスタMN1,MN2からなる差動回路とトランジスタMN3,MN4からなる差動回路とに互いに逆相で入力され、コンパレータ回路13および遅延回路14(14a〜14f)から出力される拡散信号はトランジスタMN5,MN6からなる差動回路に入力される。これにより、拡散符号と拡散信号とは乗算され、その乗算結果が電流モードで出力される。

0020

図3に加算器17の構成の1例を示す。加算器17は、一端に電源電圧印加され、他端に乗算器15a〜15gの差動出力が入力される負荷抵抗31,32から構成される。電流モードで出力する各乗算器15a〜15gの差動出力は、加算器17において負荷抵抗31,32により電圧に変換されて加算され電圧モードで出力される。加算器17の出力信号は、ピーク検出器18によりピーク検出され、受信信号(ベースバンド信号)として出力される。

0021

図4に拡散符号発生回路16の構成の1例を示す。拡散符号発生回路16は、排他的論理和回路163,166と、クロックf2に同期してシフトするシフトレジスタを構成するフリップフロップ回路164a〜164g,167a〜167gと、排他的論理和回路163,166やフリップフロップ回路164a〜164g,167a〜167gの出力パスをオンオフするスイッチ165a〜165h,168a〜168hと、スイッチ165a〜165h,168a〜168hを制御する拡散符号制御回路169とから構成される。

0022

本実施の形態では、フリップフロップ回路164a,164cの出力を排他的論理和回路163に取り込み、この排他的論理和回路163の演算結果をフリップフロップ164aの入力に戻すことにより、送信側で拡散信号の拡散に使用された拡散符号と同じ第1の拡散符号を発生する。一方、フリップフロップ回路167e,167fの出力を排他的論理和回路166に取り込み、排他的論理和回路166の演算結果をフリップフロップ167gの入力に戻すことにより第1の拡散符号を逆順に並べ替えた第2の拡散符号を発生する。

0023

すなわち、第1の排他的論理和回路163、フリップフロップ回路164a〜164gからなる第1のフリップフロップ回路群およびスイッチ165a〜165hからなる第1のスイッチ群は第1の拡散符号発生回路160−1を構成し、第2の排他的論理和回路166、フリップフロップ回路167a〜167hからなる第2のフリップフロップ回路群およびスイッチ168a〜168hからなる第2のスイッチ群は第1の拡散符号発生回路160−1が発生する第1の拡散符号とは逆方向に信号がシフトしていく第2の拡散符号を発生する第2の拡散符号発生回路160−2を構成している。排他的論理和回路163,166への入力の組み合わせを変えるだけで各種の拡散符号に対応した拡散符号発生回路が形成できる。

0024

拡散符号制御回路169は、ピーク検出器18によるピーク検出に応じてスイッチ165a〜165h,168a〜168hを制御する。スイッチ165a〜165hがオンのときはスイッチ168a〜168hはオフであり、第1の拡散符号発生回路160−1で発生する第1の拡散符号は図4において左から右へとシフトしていく。逆に、スイッチ165a〜165hがオフのときはスイッチ168a〜168hはオンであり、第2の拡散符号発生回路160−2で発生する第2の拡散符号は図4において右から左へとシフトしていく。

0025

拡散符号制御回路169は、ピーク検出器18によってピークが検出される度に第1のスイッチ群(165a〜165h)と第2のスイッチ群(168a〜168h)とを交互に切り替えて拡散符号のシフトする方向を切り替える。第1の拡散符号発生回路160−1または第2の拡散符号発生回路160−2のうち、スイッチ群がオンしている一方の拡散符号発生回路のフリップフロップ回路群から対応する乗算器15a〜15gに拡散符号が入力される。また、このフリップフロップ回路群の出力はスイッチ群がオフしている他方の拡散符号発生回路のフリップフロップ回路群にも同時に入力されているため、スイッチ群を切り替える際には、その時点で出力している拡散符号を保持したまま、逆方向へ拡散符号がシフトを始める。

0026

図5図4の拡散符号発生回路(本例ではPN7{1−1111−1−1}の拡散符号)動作時の波形を示す。図5(a)は第1の拡散符号発生回路160−1がオン状態のとき発生する第1の拡散符号を示し、図5(b)は第2の拡散符号発生回路160−2がオン状態のとき発生する第2の拡散符号を示している。

0027

以下、本実施の形態の逆拡散復調器の動作を詳細に説明する。コンパレータ回路13は、入力された拡散信号の信号レベルを所定のしきい値に基づいてクロックf1の周期毎に判定し、拡散信号をハイ(High)またはロウ(Low )の1ビットデジタルデータに変換して出力する。コンパレータ回路13から出力された信号は、フリップフロップからなる遅延回路14aおよび乗算器15aへ供給される。

0028

遅延回路14aは、コンパレータ回路13の出力信号をクロックf1の1周期分だけ遅延させて遅延回路14bおよび乗算器15bに出力する。遅延回路14b〜14eの動作も同様である。遅延回路14fは、遅延回路14eの出力信号をクロックf1の1周期分だけ遅延させて乗算器15gに出力する。
以上の動作により、コンパレータ回路13から出力された信号は、乗算器15aへ供給されると共に、遅延回路14a〜14fによってクロックf1の1周期ずつ順次遅れて乗算器15b〜15gへ供給される。

0029

本実施の形態では、コンパレータ回路13および6個の遅延回路14a〜14fによって7チップレートに相当する拡散信号が常に乗算器15a〜15に入力されることとなる。コンパレータ回路13および遅延回路14a〜14fから出力される7チップレートの拡散信号は、クロックf1に同期して更新され、コンパレータ回路13からは常にクロックf1のタイミングで新しい拡散信号が出力される。

0030

一方、拡散符号発生回路16からは拡散符号がクロックf2に同期して発生し、極性変換回路107に入力される。コンパレータ回路13および遅延回路14a〜14fから出力された拡散信号と拡散符号発生回路16から極性変換回路107を介して出力された拡散符号とは、乗算器15a〜15gにより対応する信号毎に乗算され、各乗算器15a〜15gの乗算結果が加算器17により加算されて出力される。

0031

ここで、極性変換回路107を省略して拡散符号発生回路16と乗算器15a〜15gとを直接接続した場合の動作を説明する。拡散符号発生回路16からの拡散符号により少なくとも拡散符号長時間間隔に1回は拡散信号と拡散符号の位相が一致し相関ピーク信号が加算器17から得られる。ピーク検出器18がこのピークを検出すると、拡散符号制御回路169により拡散符号発生回路16内のフリップフロップ間信号パスが切り替えられ、拡散符号のシフトする方向が切り替えられる。

0032

拡散符号のシフトする方向が一方向の場合、次の相関ピーク信号が現れるのは、拡散符号がシフトしていき同じ拡散符号パターンが乗算器15a〜15gに入力されるときであり、拡散符号長の時間間隔に1回である。本実施の形態では、ピーク検出器18によってピークが検出される度に拡散符号がシフトする方向を切り替える構成としている。このため、相関ピーク信号が得られると、拡散符号制御回路169により拡散符号のシフト方向が切り替えられ、逆方向にシフトする拡散符号が乗算器15a〜15gに入力される。

0033

拡散符号制御回路169が相関ピーク信号を検出してから拡散符号が逆方向にシフトし始めるまでの遅延時間の間に、乗算器15a〜15gに入力中の拡散符号は切り替え前のシフト方向にシフトし続けている。このため、相関ピーク信号が検出されたときの拡散符号パターンとシフト方向が切り替わったとき乗算器15a〜15gに入力される拡散符号の位相にずれが生じるが、乗算器15a〜15gに入力される拡散符号が逆方向にシフトし始めるため、シフト方向の切り替えから程無くして拡散信号と拡散符号の位相は再び一致し、次の相関ピーク信号が加算器17から得られる。拡散符号制御回路169は、ピーク検出器18により次の相関ピーク信号が検出されると、拡散符号のシフト方向を逆方向に切り替える。

0034

以下同様の制御を繰り返すことにより、使用する拡散符号長によらず相関ピーク信号を頻繁に得ることができる。
本構成では、送信側から送られたデジタルデータの「1」,「0」に対応して加算器17から正負相関値出力が得られる。ピーク検出器18は、加算器17の出力信号のピークを検出することにより、デジタルの受信信号(ベースバンド信号)を出力する。

0035

こうして、ピーク検出器18によるピークの検出に応じて拡散符号発生回路16における拡散符号のシフト方向を切り替えることにより、加算器17からの相関ピーク信号がクロックf1,f2や使用する拡散符号に依存しない構成となるため、送信する信号のデータレートの高ビット化を図ることができる。

0036

しかし、極性変換回路107による極性変換をしない構成、例えば特願2002−352019号で提案した逆拡散復調器では、送信データ遷移時にピーク検出が不能となり、検波不能期間が発生する。例えば、図6の例では、ピーク検出器18の出力(図1のB点)である受信信号が「1」から「0」に遷移するとき、加算器17の出力(図1のA点)に現れていた受信信号「1」に対応する正のピークP1が途切れ、受信信号「0」に対応する負のピークP0が現れるまでに時間を要している。その結果、復調後の受信信号に大きなジッタが発生するという問題があった。さらに、このため伝送容量を大きくできないという問題があった。

0037

これに対して、本実施の形態では、拡散符号発生回路16と乗算器15a〜15gとの間に極性変換回路107を設けている。極性変換回路107は、拡散符号発生回路16から出力されたN個の拡散符号のうち、受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数の符号を極性変換して出力し、N個の拡散符号のうち前記略半数を除く残りの符号についてはそのまま出力する。

0038

この極性変換回路107は、第3のクロックf3に基づいて動作する。図7に第2のクロックf2と第3のクロックf3のタイミングの1例を示す。クロックf2とクロックf3とは同期している。拡散符号発生回路16から出力されるN個の拡散符号の状態は、クロックf2に同期して変化する。図7(c)の例では、クロックf2に同期して「A」,「B」,「C」,「D」,「E」,「F」,「G」,「H」・・・・というように拡散符号の状態が変化している。

0039

極性変換回路107は、クロックf3が「0」から「1」に変化するとき、前記略半数の拡散符号の極性状態を非反転(図7(d)では「+」)から反転(図7(d)では「−」)に変更し、クロックf3が「1」から「0」に変化するとき、前記略半数の拡散符号の極性状態を反転から非反転に変更する。すなわち、前記略半数の拡散符号がクロックf2の1周期間に反転と非反転の2つの極性状態を呈するようにするため、クロックf2の1周期の間にクロックf3が「0」から「1」へ変化または「1」から「0」へ変化するようにクロックf2とクロックf3のタイミングを設定している。

0040

なお、本実施の形態では、クロックf3がクロックf2の1/2の場合を示しているが、クロックf2の1周期の間に前記略半数の拡散符号に反転と非反転の2つの極性状態が現れるように設定すればよく、クロックf3とクロックf2を等しくしてもよいし、クロックf3がクロックf2より大きくてもよい。
前記略半数は、Nが偶数の場合にはNを2で割った整商でよいが、Nが奇数の場合にはNを2で割った整商に1を加算した値または整商から1を減算した値のいずれかでよい。例えば、N=7の場合の略半数は3または4のいずれかである。

0041

本実施の形態では、最新の拡散信号を出力するのは常にコンパレータ回路13であり、最古の拡散信号を出力するのは常に遅延回路14fである。したがって、拡散信号の新しい方に対応する略半数の拡散符号とは、乗算器15a,15b,15c,15dに対応する拡散符号(略半数が4の場合)あるいは乗算器15a,15b,15cに対応する拡散符号(略半数が3の場合)であり、拡散信号の古い方に対応する略半数の拡散符号とは、乗算器15g,15f,15e,15dに対応する拡散符号(略半数が4の場合)あるいは乗算器15g,15f,15eに対応する拡散符号(略半数が3の場合)である。

0042

図8図1のA点とB点における特徴的な信号波形を示す。この図8は、極性変換回路107によって極性変換される略半数の拡散符号が拡散信号の古い方の略半数に対応する場合を示している。図8から分かるように、ピーク検出器18の出力(図1のB点)である受信信号が「1」から「0」に遷移するときには、極性変換回路107による極性変換をしない図6の場合に比べて、受信信号「0」に対応する負のピークP0’が加算器17の出力(図1のA点)に早めに出現する。その理由は、受信信号が「1」から「0」に遷移する途上において、拡散信号の新しい方の略半数は既に「0」に変化しており、一方、拡散信号の古い方の略半数は未だ「1」のままであるが、この拡散信号の古い方の略半数に対応する拡散符号を極性反転させることで、拡散信号の古い方の略半数を実質的に「0」に変化させることになるからである。同様の理由により、受信信号が「0」から「1」に遷移するときには、極性変換回路107による極性変換をしない場合に比べて、受信信号「1」に対応する正のピークが加算器17の出力に早めに出現する。

0043

また、図9に、極性変換回路107によって極性変換される略半数の拡散符号が拡散信号の新しい方の略半数に対応する場合の信号波形を示す。図9から分かるように、ピーク検出器18の出力(B点)である受信信号が「1」から「0」に遷移するときには、極性変換回路107による極性変換をしない場合に比べて、受信信号「1」に対応する新たな正のピークP1’が加算器17の出力(A点)に出現する。その理由は、拡散信号の新しい方の略半数に対応する拡散符号を極性反転させることで、拡散信号の新しい方の略半数を実質的に「1」に変化させることになるからである。同様の理由により、受信信号が「0」から「1」に遷移するときには、極性変換回路107による極性変換をしない場合に比べて、受信信号「0」に対応する新たな負のピークが加算器17の出力に出現する。

0044

本実施の形態によれば、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができる。また、本実施の形態では、加算器17からの相関ピーク信号がクロックf1,f2や使用する拡散符号に依存しない構成のため、送信する信号のデータレートの高ビット化を図ることができる。
さらに、本実施の形態では、受信信号が「1」から「0」または「0」から「1」に変化するときでも、加算器17の出力に常時ピークが出現するので、検波不能になることがない。その結果、本実施の形態では、受信信号のジッタを大幅に軽減することができる。

0045

[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図10は本発明の第2の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の逆拡散復調器に対して、極性変換回路の設置箇所を変更した構成になっている。すなわち、本実施の形態の極性変換回路108は、乗算器15a〜15gと加算器17との間に設けられている。

0046

極性変換回路108は、乗算器15a〜15gのN個の乗算器出力信号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数の乗算器出力信号を極性変換して出力し、N個の乗算器出力信号のうち前記略半数を除く残りの信号についてはそのまま出力する。極性変換回路108が第3のクロックf3に基づいて動作することは、第1の実施の形態と同様である。

0047

乗算器15a〜15gのN個の乗算器出力信号のうち、拡散信号の新しい方に対応する略半数の乗算器出力信号とは、乗算器15a,15b,15c,15dの出力信号(略半数が4の場合)あるいは乗算器15a,15b,15cの出力信号(略半数が3の場合)であり、拡散信号の古い方に対応する略半数の乗算器出力信号とは、乗算器15g,15f,15e,15dの出力信号(略半数が4の場合)あるいは乗算器15g,15f,15eの出力信号(略半数が3の場合)である。
こうして、本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。

0048

[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図11は本発明の第3の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の逆拡散復調器に対して、極性変換回路の設置箇所を変更した構成になっている。すなわち、本実施の形態の極性変換回路109は、コンパレータ回路13および遅延回路14a〜14fと乗算器15a〜15gとの間に設けられている。

0049

極性変換回路109は、コンパレータ回路13および遅延回路14a〜14fのN個の出力信号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数のサンプルホールド出力信号を極性変換して出力し、N個の出力信号のうち前記略半数を除く残りの信号についてはそのまま出力する。極性変換回路109が第3のクロックf3に基づいて動作することは、第1の実施の形態と同様である。

0050

コンパレータ回路13および遅延回路14a〜14fのN個の出力信号のうち、拡散信号の新しい方に対応する略半数の出力信号とは、コンパレータ回路13および遅延回路14a,14b,14cの出力信号(略半数が4の場合)あるいはコンパレータ回路13および遅延回路14a,14bの出力信号(略半数が3の場合)であり、拡散信号の古い方に対応する略半数の出力信号とは、乗算器14f,14e,14d,14cの出力信号(略半数が4の場合)あるいは乗算器14f,14e,14dの出力信号(略半数が3の場合)である。
こうして、本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。

0051

[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図12は本発明の第4の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態が第1の実施の形態と異なるのは、拡散符号発生回路20へのクロックf2の入力を制御するクロック制御回路19を備え、このクロック制御回路19がピーク検出器18によるピークの検出に応じて拡散符号発生回路20へのクロックf2の入力を制御する点と、拡散符号発生回路20から出力される拡散符号が一方向のみにシフトする点である。

0052

図13に本実施の形態の拡散符号発生回路20の構成の1例を示す。拡散符号発生回路20は、排他的論理和回路161と、この排他的論理和回路161の出力をクロックf2に同期してシフトするシフトレジスタを構成するフリップフロップ回路162a〜162gとからなる。本実施の形態では、フリップフロップ回路162a,162cの出力を排他的論理和回路161に取り込み、この排他的論理和回路161の演算結果をフリップフロップ回路162aの入力に戻すことで拡散符号(本実施の形態ではPN7)を生成している。

0053

排他的論理和回路161への入力の組み合わせを変えるだけで各種の拡散符号を生成することができる。なお,遅延回路14a〜14fや乗算器15a〜15gの数を増やす場合は、拡散符号発生回路20のフリップフロップ回路162の数をそれに合わせて増加させればよい。

0054

以下、本実施の形態の逆拡散復調器の動作を詳細に説明する。コンパレータ回路13および遅延回路14a〜14fの動作は第1の実施の形態と同じである。
拡散符号発生回路20は、拡散符号をクロックf2に同期して出力する。拡散符号発生回路20のフリップフロップ回路162a〜162gから出力される拡散符号は、極性変換回路110に出力される。フリップフロップ回路162a〜162gは縦続接続され、シフトレジスタを構成している。このため、拡散符号はクロックf2に同期して図13右方向にシフトしながら極性変換回路110へ出力される。

0055

極性変換回路110は、拡散符号発生回路20から出力されたN個の拡散符号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数の符号を極性変換して出力し、N個の拡散符号のうち前記略半数を除く残りの符号についてはそのまま出力する。極性変換回路110が第3のクロックf3に基づいて動作することは、第1の実施の形態と同様である。

0056

コンパレータ回路13および遅延回路14a〜14fから出力された拡散信号と極性変換回路110から出力された拡散符号とは、乗算器15a〜15gにより対応する信号毎に乗算され、各乗算器15a〜15gの乗算結果が加算器17により加算されて出力される。ピーク検出器18は、加算器17の出力信号のピークを検出することにより、デジタルの受信信号(ベースバンド信号)を出力する。

0057

第1の実施の形態で説明したように、拡散信号と拡散符号の位相が一致した瞬間に加算器17からは相関ピーク信号(第1の相関ピーク信号と呼ぶ)が得られる。クロック制御回路19は、ピーク検出器18により第1の相関ピーク信号が検出されると、拡散符号発生回路20のフリップフロップ回路162a〜162gへのクロックf2の入力を停止する。これにより、拡散符号はシフトすることなくフリップフロップ回路162a〜162gで保持される。

0058

ピーク検出器18が第1の相関ピーク信号を検出して拡散符号のシフトが実際に停止するまでの遅延時間の間に、拡散信号と拡散符号の位相はクロックf1とクロックf2の差の周波数で変化し続けている。このため、拡散符号のシフトが停止したときには、第1の相関ピーク信号が検出されたときに比べて拡散信号と拡散符号の位相にずれが生じており、拡散符号の位相は拡散信号に対してわずかに進み位相となっている。

0059

拡散符号のシフトが停止した後も、拡散信号はクロックf1に同期してシフトしているため、拡散信号と拡散符号の位相はf1の速度で変化し、拡散符号に対して遅れ位相であった拡散信号の位相は進み位相の方向に変化する。拡散符号のシフトが停止したとき、拡散符号の位相は拡散信号に対してわずかに進み位相となっているだけなので、拡散符号のシフト停止から程無くして拡散信号と拡散符号の位相は再び一致し、相関ピーク信号(第2の相関ピーク信号と呼ぶ)が加算器17から得られる。

0060

クロック制御回路19は、第1の相関ピーク信号に応じて拡散符号発生回路20へのクロックf2の入力を停止した後、ピーク検出器18により第2の相関ピーク信号が検出されると、拡散符号発生回路20のフリップフロップ回路162a〜162gへのクロックf2の入力を再開する。ピーク検出器18が第2の相関ピーク信号を検出して拡散符号のシフトが実際に再開されるまでの遅延時間の間に、拡散信号と拡散符号の位相はクロックf1の周波数で変化し続けている。このため、拡散符号のシフトが再開したときには、第2の相関ピーク信号が検出されたときに比べて拡散信号と拡散符号の位相にずれが生じており、拡散信号の位相は拡散符号に対してわずかに進み位相となっている。

0061

拡散符号のシフトの再開後、拡散信号と拡散符号の位相は再びf1とf2の周波数差で拡散信号に対して拡散符号の位相が進み位相となるように変化し始める。拡散符号のシフトが再開したとき、拡散信号の位相は拡散符号に対してわずかに進み位相となっているだけなので、拡散符号のシフト再開から程無くして拡散信号と拡散符号の位相は再び一致し、相関ピーク信号(第3の相関ピーク信号と呼ぶ)が加算器17から得られる。

0062

クロック制御回路19は、第2の相関ピーク信号に応じて拡散符号発生回路20へのクロックf2の入力を再開した後、ピーク検出器18により第3の相関ピーク信号が検出されると、拡散符号発生回路20へのクロックf2の入力を停止する。
以下同様の制御を繰り返すことにより相関ピーク信号を頻繁に得ることができる。

0063

図12の逆拡散復調器においてクロック制御回路を省略した構成では、相関ピーク信号の得られる周期がクロックf1とクロックf2の和の周波数もしくは差の周波数と、使用する拡散符号の符号長とに依存するが、本実施の形態では、クロックf1,f2や使用する拡散符号に依存せずに相関ピーク信号が得られる。加算器17の出力(図12のA点)およびピーク検出器18の出力(図12のB点)における特徴的な信号波形は図8図9と同様になる。

0064

本実施の形態によれば、第1の実施の形態と同様に、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができる。また、本実施の形態では、加算器17からの相関ピーク信号がクロックf1,f2や使用する拡散符号に依存しない構成のため、送信する信号のデータレートの高ビット化を図ることができる。
さらに、本実施の形態では、受信信号が「1」から「0」または「0」から「1」に変化するときでも、加算器17の出力に常時ピークが出現するので、検波不能になることがない。その結果、本実施の形態では、受信信号のジッタを大幅に軽減することができる。

0065

なお、本実施の形態では、加算器17からの相関ピーク信号を検出するたびに拡散符号発生回路20へのクロックf2の入力を停止/再開する構成としたが、相関ピーク信号を検出して拡散符号発生回路20へのクロックf2の入力を停止した後は、次の相関ピーク信号を検出せずに一定時間待ってからクロックf2の入力を再開する構成にしても同様の効果が得られる。

0066

[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図14は本発明の第5の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図12と同一の構成には同一の符号を付してある。本実施の形態は、第4の実施の形態の逆拡散復調器に対して、極性変換回路の設置箇所を変更した構成になっている。すなわち、本実施の形態の極性変換回路111は、乗算器15a〜15gと加算器17との間に設けられている。

0067

極性変換回路111は、乗算器15a〜15gのN個の乗算器出力信号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数の乗算器出力信号を極性変換して出力し、N個の乗算器出力信号のうち前記略半数を除く残りの信号についてはそのまま出力する。極性変換回路111が第3のクロックf3に基づいて動作することは、第1の実施の形態と同様である。
こうして、本実施の形態においても、第4の実施の形態と同様の効果を得ることができる。

0068

[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図15は本発明の第6の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図12と同一の構成には同一の符号を付してある。本実施の形態は、第4の実施の形態の逆拡散復調器に対して、極性変換回路の設置箇所を変更した構成になっている。すなわち、本実施の形態の極性変換回路112は、コンパレータ回路13および遅延回路14a〜14fと乗算器15a〜15gとの間に設けられている。

0069

極性変換回路112は、コンパレータ回路13および遅延回路14a〜14fのN個の出力信号のうち、逆拡散復調器で受信した順番が新しい方の拡散信号または古い方の拡散信号のいずれかに対応する略半数が第2のクロックf2の1周期間に反転と非反転の2つの極性状態を呈するように前記略半数のサンプルホールド出力信号を極性変換して出力し、N個の出力信号のうち前記略半数を除く残りの信号についてはそのまま出力する。極性変換回路112が第3のクロックf3に基づいて動作することは、第1の実施の形態と同様である。
こうして、本実施の形態においても、第4の実施の形態と同様の効果を得ることができる。

0070

なお、第1の実施の形態から第3の実施の形態の拡散符号発生回路16と拡散符号制御回路169とをDSP(Digital Signal Processor)により構成することが可能であり、また第4の実施の形態から第6の実施の形態の拡散符号発生回路20とクロック制御回路19とをDSPにより構成することも可能である。

0071

[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。本実施の形態の逆拡散復調器は、上記第1の実施の形態から第6の実施の形態のいずれかにおいて、乗算器15a〜15gと加算器17とピーク検出器18とをデジタル回路で構成することを特徴としている。
乗算器15a〜15gに入力される拡散信号および拡散符号は、どちらもデジタル信号なので、図2図3に示したような回路によるアナログ演算を行わなくとも、デジタル回路を用いてデジタル演算を行うことによる逆拡散復調が可能である。

0072

第1の実施の形態における逆拡散復調器の乗算器15a〜15g、加算器17およびピーク検出器18をデジタル回路で構成した場合を考える。乗算器15a〜15gをEXOR(Exclusive-OR)−NOTで構成したとすると、拡散信号と拡散符号の位相が同極性で一致した場合は、各乗算器15a〜15gから出力されるデジタル信号は「1」となり、乗算器の数が7個の場合、加算した結果は「7」となる。逆に、拡散信号と拡散符号の位相が逆極性で一致した場合は、各乗算器15a〜15gから出力されるデジタル信号は「0」となり、加算した結果も「0」となる。

0073

拡散信号と拡散符号の位相が1チップレート以上ずれている場合は、加算器17から出力される結果は「0」と「7」の中間の「3」,「4」程度となる。加算器17から出力される値が「7」の相関ピーク信号は、送信されたベースバンド信号の「1」に相当し、加算器17から出力される値が「0」の相関ピーク信号は、送信されたベースバンド信号の「0」に相当する。したがって、加算器17から出力される「0」付近の相関ピーク信号と「7」付近の相関ピーク信号を検知することにより、送信されたベースバンド信号を復調することができる。

0074

したがって、本実施の形態では、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができ、コンパレータ回路以外を全てデジタル回路で実現できるため、逆拡散復調器の設計が容易になり、逆拡散復調器の小型化を実現することができる。

0075

本発明は、拡散符号を用いた演算により所望の信号を周波数拡散して送信した拡散信号を受信し、この受信した拡散信号を拡散符号を用いた演算により逆拡散して前記所望の信号を取り出す無線通信に適用できる。

図面の簡単な説明

0076

図1は本発明の第1の実施の形態となる逆拡散復調器の構成を示すブロック図である。
本発明の第1の実施の形態の逆拡散復調器に用いる乗算器の1構成例を示す回路図である。
本発明の第1の実施の形態の逆拡散復調器に用いる加算器の1構成例を示す回路図である。
本発明の第1の実施の形態の逆拡散復調器に用いる拡散符号発生回路の1構成例を示すブロック図である。
本発明の第1の実施の形態の逆拡散復調器に用いる拡散符号発生回路の動作を説明する図である。
本発明の第1の実施の形態において極性変換回路を省略した場合の問題点を説明するための図である。
本発明の第1の実施の形態の逆拡散復調器に用いる第2のクロックと第3のクロックのタイミングの1例を示す図である。
本発明の第1の実施の形態の逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形の1例を示す図である。
本発明の第1の実施の形態の逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形の他の例を示す図である。
本発明の第2の実施の形態となる逆拡散復調器の構成を示すブロック図である。
本発明の第3の実施の形態となる逆拡散復調器の構成を示すブロック図である。
本発明の第4の実施の形態となる逆拡散復調器の構成を示すブロック図である。
本発明の第4の実施の形態の逆拡散復調器に用いる拡散符号発生回路の1構成例を示すブロック図である。
本発明の第5の実施の形態となる逆拡散復調器の構成を示すブロック図である。
本発明の第6の実施の形態となる逆拡散復調器の構成を示すブロック図である。
第1の従来技術である逆拡散復調器の構成を示すブロック図である。
第2の従来技術である逆拡散復調器の構成を示すブロック図である。
第2の従来技術である逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形図である。

符号の説明

0077

13…コンパレータ回路、14a〜14f…遅延回路、15a〜15g…乗算器、16、20…拡散符号発生回路、17…加算器、18…ピーク検出器、19…クロック制御回路、107〜112…極性変換回路、MN1〜MN7…NMOSトランジスタ、31、32…負荷抵抗、161…排他的論理和回路、162a〜162g…フリップフロップ回路、160−1…第1の拡散符号発生回路、160−2…第2の拡散符号発生回路、163、166…排他的論理和回路、164a〜164g、167a〜167g…フリップフロップ回路、165a〜165h、168a〜168h…スイッチ、169…拡散符号制御回路。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ