図面 (/)

技術 半導体装置および半導体装置の製造方法

出願人 ソニー株式会社
発明者 大谷秀樹
出願日 2003年8月4日 (17年6ヶ月経過) 出願番号 2003-285619
公開日 2005年3月3日 (15年11ヶ月経過) 公開番号 2005-057027
状態 未査定
技術分野 素子分離 絶縁ゲート型電界効果トランジスタ
主要キーワード 拡散幅 予定量 櫛歯形状 平面レイアウト図 ポリサイド電極 電極形成膜 サイドウォールスペーサー 各拡散層
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年3月3日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

ゲート電極の一方側にソースドレインとなる低濃度拡散層を含む拡散層を形成することで、素子特性を安定化させることを可能とする。

解決手段

半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成され、ゲート電極13の一方側の半導体基板11に第1低濃度拡散層16を介して第1拡散層15が形成され、ゲート電極13の一方側の半導体基板11に第1拡散層15および第1低濃度拡散層16と離間して、第1低濃度拡散層18を介して第2拡散層17が形成され、第1拡散層15および第1低濃度拡散層16と、第2拡散層17および第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下方側に入り込むように半導体基板11に拡散層分離領域21が形成されたものである。

概要

背景

近年、半導体装置高集積化および高機能化にともない、素子構造微細化が急速に進展している。このような中、MOS型の半導体装置は、ゲート電極線幅細線化により集積度の向上と処理速度の高速化が達成される。

図17に示すように、MOS型の半導体装置(MOSトランジスタ101)は、シリコン基板111上にゲート絶縁膜112を介してゲート電極113が形成され、このゲート電極113の一方側における上記シリコン基板111にエクステンション部114を介してソースドレイン領域117が形成され、ゲート電極113の他方側における上記シリコン基板111にエクステンション115を介してソース・ドレイン領域118が形成されているものである。上記エクステンション部114、115はLDD拡散層またはエクステンション拡散層ともいう。なお、ゲート電極113の側壁にはエクステンション部114、115を形成するためのサイドウォールスペーサー116が形成されている(例えば、特許文献1参照。)。なお、図17の(1)は平面レイアウト図を示し、(2)は平面レイアウト図中のA−A線断面図を示す。

このようなMOS型トランジスタ101は、ゲート電極113の細線化にともないエクステンション部(LDD拡散層またはエクステンション拡散層ともいう)114、115を形成するためのイオン注入に際し、ゲート電極113下方への不純物拡散幅x1を抑えることで、エクステンション部114,115とシリコン基板との接合間距離(PN接合間距離)Lを所定値に保つ必要が生じる。このため、イオン注入における注入エネルギー低エネルギー化される傾向にある。

しかしながら、イオン注入が低エネルギー化されると、不純物の拡散幅x1の減少とともに、エクステンション部114、115の拡散深さdも減少する。ここで、イオン注入における注入エネルギー毎の、ゲート絶縁膜112表面から深さ方向における不純物の濃度分布を、図18によって説明する。図18では、不純物濃度最大値ピーク値)が同じになるように模式的に示してある。図18に示すように、注入エネルギーの低下にしたがい、シリコン基板111表面のゲート絶縁膜112側に不純物濃度のピークの深さが移動し、拡散深さdが減少することがわかる。そして、イオン注入の低エネルギー化が進むことにより、不純物の多くがゲート絶縁膜112に導入されている状態となる。

このため、ゲート絶縁膜112中に導入された不純物はMOSトランジスタの素子特性には関与しないので、エクステンション部114、115内の不純物濃度を確保できなくなるといった問題があった。また、イオン注入の低エネルギー化により、注入不純物が注入表面(ゲート絶縁膜112の表面)を削りながら跳ね返る現象、いわゆるスパッタ現象も起こり、エクステンション部114、115内の不純物濃度が確保できなくなるという問題もある。そして、このような問題により、シリコン基板111中に導入される不純物量が予定量の80%〜50%程度に減ってしまい、エクステンション部114、115内の不純物濃度を確保できなくなる要因となっている。

さらに、不純物濃度のピークがゲート絶縁膜112側に移動することにより、ゲート絶縁膜112の膜厚のばらつきに対して、エクステンション部114、115内の不純物濃度が敏感に追従するようになる。同時に、低エネルギーのイオン注入では、元々の不純物の拡散深さが浅いため、ゲート絶縁膜112の膜厚のばらつきに対して、PN接合間距離Lが敏感に追従するようになる。

特開2002−83959号公報

概要

ゲート電極の一方側にソース・ドレインとなる低濃度拡散層を含む拡散層を形成することで、素子特性を安定化させることを可能とする。半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成され、ゲート電極13の一方側の半導体基板11に第1低濃度拡散層16を介して第1拡散層15が形成され、ゲート電極13の一方側の半導体基板11に第1拡散層15および第1低濃度拡散層16と離間して、第1低濃度拡散層18を介して第2拡散層17が形成され、第1拡散層15および第1低濃度拡散層16と、第2拡散層17および第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下方側に入り込むように半導体基板11に拡散層分離領域21が形成されたものである。

目的

ゲート電極下の拡散層における不純物濃度を安定的に確保でき、また各低濃度拡散層間の距離(PN接合間距離)を安定化させることが可能で、これにより安定な素子特性を有する半導体装置、およびこのような半導体装置を得ることができる製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の一方側の前記半導体基板に形成された第1拡散層と、前記ゲート電極の一方側の前記半導体基板に前記第1拡散層と離間して形成された第2拡散層と、前記第1拡散層よりも濃度が低いもので前記第1拡散層の前記ゲート電極側の前記半導体基板に形成された第1低濃度拡散層と、前記第2拡散層よりも濃度が低いもので前記第2拡散層の前記ゲート電極側の前記半導体基板に形成された第2低濃度拡散層と、前記第1拡散層および前記第1低濃度拡散層と、前記第2拡散層および前記第2低濃度拡散層との間を分離するもので、前記ゲート電極の一部下部側に入り込むように、前記半導体基板に形成された拡散層拡散層分離領域とを備えたことを特徴とする半導体装置

請求項2

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項1記載の半導体装置。

請求項3

前記拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されていることを特徴とする請求項1記載の半導体装置。

請求項4

前記半導体装置のゲート長方向に、前記第1拡散層と前記第1低濃度拡散層、前記拡散層拡散層分離領域および前記第2拡散層と前記第2低濃度拡散層が繰り返し連続して形成されているものであって、隣接する前記第1拡散層と前記第2拡散層とは共通化され一つの拡散層で形成されているとともに、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とは共通化され一つの拡散層で形成されていることを特徴とする請求項1記載の半導体装置。

請求項5

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項4記載の半導体装置。

請求項6

前記拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されていることを特徴とする請求項4記載の半導体装置。

請求項7

前記ゲート電極の他方側の前記半導体基板に形成された第3拡散層と、前記ゲート電極の他方側の前記半導体基板に前記第3拡散層と離間して形成された第4拡散層と、前記第3拡散層よりも濃度が低いもので前記第3拡散層の前記ゲート電極側の前記半導体基板に形成された第3低濃度拡散層と、前記第4拡散層よりも濃度が低いもので前記第4拡散層の前記ゲート電極側の前記半導体基板に形成された第4低濃度拡散層と、前記第3拡散層および前記第3低濃度拡散層と、前記第4拡散層および前記第4低濃度拡散層との間を分離するもので、前記第1拡散層拡散層分離領域と離間された状態に、かつ前記ゲート電極の他方側の一部下部に入り込むように前記半導体基板に形成された第2拡散層拡散層分離領域とを備えたことを特徴とする請求項1記載の半導体装置。

請求項8

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第1拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項7記載の半導体装置。

請求項9

前記第3低濃度拡散層および前記第4低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第2拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項7記載の半導体装置。

請求項10

前記第1拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されていることを特徴とする請求項7記載の半導体装置。

請求項11

前記第2拡散層拡散層分離領域は、前記第3拡散層、前記第3低濃度拡散層、前記第4拡散層および前記第4低濃度拡散層よりも深く形成されていることを特徴とする請求項7記載の半導体装置。

請求項12

前記第1低濃度拡散層と前記第3低濃度拡散層、前記第2低濃度拡散層と前記第4低濃度拡散層、および前記第1拡散層拡散層分離領域と前記第2拡散層拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されていることを特徴とする請求項7記載の半導体装置。

請求項13

前記半導体装置のゲート長方向に、前記第1拡散層と前記第1低濃度拡散層、前記拡散層拡散層分離領域および前記第2拡散層と前記第2低濃度拡散層が繰り返し連続して形成されているとともに、前記第3拡散層と前記第3低濃度拡散層、前記拡散層拡散層分離領域および前記第4拡散層と前記第4低濃度拡散層が繰り返し連続して形成されているものであって、隣接する前記第1拡散層と前記第2拡散層とは共通化され一つの拡散層で形成され、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とは共通化され一つの拡散層で形成され、隣接する前記第3拡散層と前記第4拡散層とは共通化され一つの拡散層で形成され、隣接する前記第3低濃度拡散と前記第4低濃度拡散層とは共通化され一つの拡散層で形成されていることを特徴とする請求項7記載の半導体装置。

請求項14

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第1拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項13記載の半導体装置。

請求項15

前記第3低濃度拡散層および前記第4低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第2拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項13記載の半導体装置。

請求項16

前記第1拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されていることを特徴とする請求項13記載の半導体装置。

請求項17

前記第2拡散層拡散層分離領域は、前記第3拡散層、前記第3低濃度拡散層、前記第4拡散層および前記第4低濃度拡散層よりも深く形成されていることを特徴とする請求項13記載の半導体装置。

請求項18

前記第1低濃度拡散層と前記第3低濃度拡散層、前記第2低濃度拡散層と前記第4低濃度拡散層、および前記第1拡散層拡散層分離領域と前記第2拡散層拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されていることを特徴とする請求項13記載の半導体装置。

請求項19

半導体基板に拡散層拡散層分離領域を形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記拡散層拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極および前記拡散層拡散層分離領域をマスクにして前記第1低濃度拡散層と、前記拡散層拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層拡散層分離領域をマスクにして、前記ゲート電極側より前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成するとともに、前記拡散層拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側より前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成する工程と備えたことを特徴とする半導体装置の製造方法。

請求項20

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等とすることを特徴とする請求項19記載の半導体装置の製造方法。

請求項21

前記拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されることを特徴とする請求項19記載の半導体装置の製造方法。

請求項22

半導体基板に複数の拡散層拡散層分離領域をそれぞれ離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記各拡散層拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記拡散層拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成するとともに、前記拡散層拡散層分離領域により前記第1拡散層と分離されるように前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成する工程とを備え、前記第1低濃度拡散と前記第2低濃度拡散層とを形成するに際し、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とを共通化して一つの拡散層で形成するとともに、前記第1拡散と前記第2拡散層とを形成するに際し、隣接する前記第1拡散と前記第2拡散層とを共通化して一つの拡散層で形成することを特徴とする半導体装置の製造方法。

請求項23

前記各第1低濃度拡散層および前記各第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成されることを特徴とする請求項22記載の半導体装置の製造方法。

請求項24

前記拡散層拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されることを特徴とする請求項22記載の半導体装置の製造方法。

請求項25

半導体基板に第1拡散層拡散層分離領域と第2拡散層分離領域とを離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第1拡散層分離領域と前記第2拡散層分離領域とが対向する側の前記第1拡散層分離領域の一部上と前記第2拡散層分離領域の一部上にかかるようにゲート電極を形成する工程と、前記ゲート電極および前記第1、第2拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記第1拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第3低濃度拡散層と、前記第2拡散層分離領域により前記第3低濃度拡散層と分離されるように第4低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成し、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第3低濃度拡散層を介して前記第3低濃度拡散層よりも濃度の高い第3拡散層を形成し、前記拡散層分離領域により前記第3拡散層と分離されるもので前記ゲート電極側に前記第4低濃度拡散層を介して前記第4低濃度拡散層よりも濃度の高い第4拡散層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。

請求項26

前記各第1低濃度拡散層および前記各第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記各拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成されるとともに、前記各第3低濃度拡散層および前記各第4低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記各拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成されることを特徴とする請求項25記載の半導体装置の製造方法。

請求項27

前記各第1拡散層分離領域は、前記各第1拡散層、前記各第1低濃度拡散層、前記各第2拡散層および前記各第2低濃度拡散層よりも深く形成されるとともに前記各第2拡散層分離領域は、前記各第3拡散層、前記各第3低濃度拡散層、前記各第4拡散層および前記各第4低濃度拡散層よりも深く形成されることを特徴とする請求項25記載の半導体装置の製造方法。

請求項28

半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に複数列形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記拡散層分離領域の列の第1拡散層分離領域の列と第2拡散層分離領域の列の2列において前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記第1拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第3低濃度拡散層と、前記第2拡散層分離領域により前記第3低濃度拡散層と分離されるように第4低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層と、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第3低濃度拡散層を介して前記第3低濃度拡散層よりも濃度の高い第3拡散層と、前記拡散層分離領域により前記第3拡散層と分離されるもので前記ゲート電極側に前記第4低濃度拡散層を介して前記第4低濃度拡散層よりも濃度の高い第4拡散層とを形成する工程とを備え、前記第1低濃度拡散と前記第2低濃度拡散層とを形成するに際し、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とを共通化して一つの拡散層で形成し、前記第3低濃度拡散と前記第4低濃度拡散層とを形成するに際し、隣接する前記第3低濃度拡散と前記第4低濃度拡散層とを共通化して一つの拡散層で形成し、前記第1拡散と前記第2拡散層とを形成するに際し、隣接する前記第1拡散と前記第2拡散層とを共通化して一つの拡散層で形成するとともに、前記第3拡散と前記第4拡散層とを形成するに際し、隣接する前記第3拡散と前記第4拡散層とを共通化して一つの拡散層で形成することを特徴とする半導体装置の製造方法。

請求項29

前記第1低濃度拡散層および前記第2低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第1拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項28記載の半導体装置の製造方法。

請求項30

前記第3低濃度拡散層および前記第4低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第2拡散層分離領域が前記ゲート電極下に入り込む長さと同等であることを特徴とする請求項28記載の半導体装置の製造方法。

請求項31

前記第1拡散層分離領域は、前記第1拡散層、前記第1低濃度拡散層、前記第2拡散層および前記第2低濃度拡散層よりも深く形成されることを特徴とする請求項28記載の半導体装置の製造方法。

請求項32

前記第2拡散層分離領域は、前記第3拡散層、前記第3低濃度拡散層、前記第4拡散層および前記第4低濃度拡散層よりも深く形成されることを特徴とする請求項28記載の半導体装置の製造方法。

請求項33

前記第1低濃度拡散層と前記第3低濃度拡散層、前記第2低濃度拡散層と前記第4低濃度拡散層、および前記第1拡散層分離領域と前記第2拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されることを特徴とする請求項28記載の半導体装置の製造方法。

請求項34

前記第1低濃度拡散層と前記第3低濃度拡散層、前記第2低濃度拡散層と前記第4低濃度拡散層、および前記第1拡散層分離領域と前記第2拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されることを特徴とする請求項28記載の半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置および半導体装置の製造方法に関し、特には微細化に適したMOS(Metal Oxide Semiconductor)型トランジスタの構造に係る半導体装置および半導体装置の製造方法に関するものである。

背景技術

0002

近年、半導体装置の高集積化および高機能化にともない、素子構造の微細化が急速に進展している。このような中、MOS型の半導体装置は、ゲート電極線幅細線化により集積度の向上と処理速度の高速化が達成される。

0003

図17に示すように、MOS型の半導体装置(MOSトランジスタ101)は、シリコン基板111上にゲート絶縁膜112を介してゲート電極113が形成され、このゲート電極113の一方側における上記シリコン基板111にエクステンション部114を介してソースドレイン領域117が形成され、ゲート電極113の他方側における上記シリコン基板111にエクステンション115を介してソース・ドレイン領域118が形成されているものである。上記エクステンション部114、115はLDD拡散層またはエクステンション拡散層ともいう。なお、ゲート電極113の側壁にはエクステンション部114、115を形成するためのサイドウォールスペーサー116が形成されている(例えば、特許文献1参照。)。なお、図17の(1)は平面レイアウト図を示し、(2)は平面レイアウト図中のA−A線断面図を示す。

0004

このようなMOS型トランジスタ101は、ゲート電極113の細線化にともないエクステンション部(LDD拡散層またはエクステンション拡散層ともいう)114、115を形成するためのイオン注入に際し、ゲート電極113下方への不純物拡散幅x1を抑えることで、エクステンション部114,115とシリコン基板との接合間距離(PN接合間距離)Lを所定値に保つ必要が生じる。このため、イオン注入における注入エネルギー低エネルギー化される傾向にある。

0005

しかしながら、イオン注入が低エネルギー化されると、不純物の拡散幅x1の減少とともに、エクステンション部114、115の拡散深さdも減少する。ここで、イオン注入における注入エネルギー毎の、ゲート絶縁膜112表面から深さ方向における不純物の濃度分布を、図18によって説明する。図18では、不純物濃度最大値ピーク値)が同じになるように模式的に示してある。図18に示すように、注入エネルギーの低下にしたがい、シリコン基板111表面のゲート絶縁膜112側に不純物濃度のピークの深さが移動し、拡散深さdが減少することがわかる。そして、イオン注入の低エネルギー化が進むことにより、不純物の多くがゲート絶縁膜112に導入されている状態となる。

0006

このため、ゲート絶縁膜112中に導入された不純物はMOSトランジスタの素子特性には関与しないので、エクステンション部114、115内の不純物濃度を確保できなくなるといった問題があった。また、イオン注入の低エネルギー化により、注入不純物が注入表面(ゲート絶縁膜112の表面)を削りながら跳ね返る現象、いわゆるスパッタ現象も起こり、エクステンション部114、115内の不純物濃度が確保できなくなるという問題もある。そして、このような問題により、シリコン基板111中に導入される不純物量が予定量の80%〜50%程度に減ってしまい、エクステンション部114、115内の不純物濃度を確保できなくなる要因となっている。

0007

さらに、不純物濃度のピークがゲート絶縁膜112側に移動することにより、ゲート絶縁膜112の膜厚のばらつきに対して、エクステンション部114、115内の不純物濃度が敏感に追従するようになる。同時に、低エネルギーのイオン注入では、元々の不純物の拡散深さが浅いため、ゲート絶縁膜112の膜厚のばらつきに対して、PN接合間距離Lが敏感に追従するようになる。

0008

特開2002−83959号公報

発明が解決しようとする課題

0009

解決しようとする問題点は、MOS型の半導体装置(MOS型トランジスタ)およびその製造方法においては、上述したMOS型の半導体装置の微細化が進展することにより、エクステンション部の不純物濃度が確保できなかったり、エクステンション部間のPN接合間距離L(いわゆるゲート長)が不安定になったりすることで、素子特性を安定化させることが困難となっている点である。

課題を解決するための手段

0010

本発明に係る半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の一方側の前記半導体基板に形成された第1拡散層と、前記ゲート電極の一方側の前記半導体基板に前記第1拡散層と離間して形成された第2拡散層と、前記第1拡散層よりも濃度が低いもので前記第1拡散層の前記ゲート電極側の前記半導体基板に形成された第1低濃度拡散層と、前記第2拡散層よりも濃度が低いもので前記第2拡散層の前記ゲート電極側の前記半導体基板に形成された第2低濃度拡散層と、前記第1拡散層および前記第1低濃度拡散層と、前記第2拡散層および前記第2低濃度拡散層との間を分離するもので、前記ゲート電極の一部下部側に入り込むように、前記半導体基板に形成された拡散層分離領域とを備えたことを最も主要な特徴とする。

0011

本発明に係る第1の半導体装置の製造方法は、半導体基板に拡散層分離領域を形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極および前記拡散層分離領域をマスクにして前記第1低濃度拡散層と、前記拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成するとともに、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成する工程と備えたことを最も主要な特徴とする。

0012

本発明に係る第2の半導体装置の製造方法は、半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成するとともに、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成する工程とを備え、前記第1低濃度拡散と前記第2低濃度拡散層とを形成するに際し、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とを共通化して一つの拡散層で形成するとともに、前記第1拡散と前記第2拡散層とを形成するに際し、隣接する前記第1拡散と前記第2拡散層とを共通化して一つの拡散層で形成することを最も主要な特徴とする。

0013

本発明に係る第3の半導体装置の製造方法は、半導体基板に第1拡散層分離領域と第2拡散層分離領域とを離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第1拡散層分離領域と前記第2拡散層分離領域とが対向する側の前記第1拡散層分離領域の一部上と前記第2拡散層分離領域の一部上にかかるようにゲート電極を形成する工程と、前記ゲート電極および前記第1、第2拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記第1拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第3低濃度拡散層と、前記第2拡散層分離領域により前記第3低濃度拡散層と分離されるように第4低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層を形成し、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層を形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第3低濃度拡散層を介して前記第3低濃度拡散層よりも濃度の高い第3拡散層を形成し、前記拡散層分離領域により前記第3拡散層と分離されるもので前記ゲート電極側に前記第4低濃度拡散層を介して前記第4低濃度拡散層よりも濃度の高い第4拡散層を形成する工程とを備えたことを最も主要な特徴とする。

0014

本発明に係る第4の半導体装置の製造方法は、半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に複数列形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記拡散層分離領域の列の第1拡散層分離領域の列と第2拡散層分離領域の列の2列において前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第1低濃度拡散層と、前記第1拡散層分離領域により前記第1低濃度拡散層と分離されるように第2低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第3低濃度拡散層と、前記第2拡散層分離領域により前記第3低濃度拡散層と分離されるように第4低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第1低濃度拡散層を介して前記第1低濃度拡散層よりも濃度の高い第1拡散層と、前記拡散層分離領域により前記第1拡散層と分離されるもので前記ゲート電極側に前記第2低濃度拡散層を介して前記第2低濃度拡散層よりも濃度の高い第2拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第3低濃度拡散層を介して前記第3低濃度拡散層よりも濃度の高い第3拡散層と、前記拡散層分離領域により前記第3拡散層と分離されるもので前記ゲート電極側に前記第4低濃度拡散層を介して前記第4低濃度拡散層よりも濃度の高い第4拡散層とを形成する工程とを備え、前記第1低濃度拡散と前記第2低濃度拡散層とを形成するに際し、隣接する前記第1低濃度拡散と前記第2低濃度拡散層とを共通化して一つの拡散層で形成し、前記第3低濃度拡散と前記第4低濃度拡散層とを形成するに際し、隣接する前記第3低濃度拡散と前記第4低濃度拡散層とを共通化して一つの拡散層で形成し、前記第1拡散と前記第2拡散層とを形成するに際し、隣接する前記第1拡散と前記第2拡散層とを共通化して一つの拡散層で形成するとともに、前記第3拡散と前記第4拡散層とを形成するに際し、隣接する前記第3拡散と前記第4拡散層とを共通化して一つの拡散層で形成することを最も主要な特徴とする。

発明の効果

0015

本発明の半導体装置およびその製造方法は、基本的には、ゲート電極の一方側の半導体基板に、拡散層分離領域を挟んで電気的に分離される二つの拡散層(例えば第1拡散層と第2拡散層)とを形成するとともに、各拡散層よりも濃度が低いもので各拡散層のゲート電極側の半導体基板にそれぞれ低濃度拡散層(例えば第1低濃度拡散層、第2低濃度拡散層)を形成したため、低濃度拡散層の半導体基板面方向の広がりを大きくでき、半導体基板における不純物を深さ方向に拡大させることが可能になるという利点がある。この結果、各拡散層における不純物濃度および各低濃度拡散層間の距離(PN接合間距離)が安定し、安定な素子特性を有する半導体装置を得ることができる。

発明を実施するための最良の形態

0016

ゲート電極下の拡散層における不純物濃度を安定的に確保でき、また各低濃度拡散層間の距離(PN接合間距離)を安定化させることが可能で、これにより安定な素子特性を有する半導体装置、およびこのような半導体装置を得ることができる製造方法を提供するという目的を、基本的構成として、ゲート電極の一方側の半導体基板にソース・ドレインとなる低濃度拡散層を含む拡散層を、ゲート電極の一方側下方に一部が入り込むように形成される拡散層分離領域により隔てて形成することで、従来の半導体装置および半導体装置の製造方法と比較し、製造工程に負荷をかけることなく容易に実現した。

0017

本発明の半導体装置に係る第1実施例を、図1の説明図によって説明する。図1は、(1)に平面レイアウト図を示し、(2)に平面レイアウト図におけるA−A線断面図、(3)に平面レイアウト図におけるB−B線断面図を示す。

0018

図1に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜12は、酸化シリコン膜単層膜酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極13は、ポリシリコン電極金属電極ポリサイド電極等、種々の材料を用いることができる。

0019

上記ゲート電極13の一方側の上記半導体基板11には、ソース・ドレイン拡散層となる第1拡散層15がゲート電極13側に第1低濃度拡散層16を介して形成され、また、上記ゲート電極13の一方側の上記半導体基板11には、第1拡散層15および第1低濃度拡散層16と離間して、ソース・ドレイン拡散層となる第2拡散層17がゲート電極13側に第2低濃度拡散層18を介して形成されている。上記第1低濃度拡散層16は第1拡散層15よりも不純物濃度が低い拡散層からなり、上記第2低濃度拡散層18は第2拡散層17よりも不純物濃度が低い拡散層からなる。さらに、上記第1拡散層15および上記第1低濃度拡散層16と、上記第2拡散層17および上記第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には拡散層分離領域21が形成されている。

0020

なお、ゲート電極13の側壁には、上記第1、第2低濃度拡散層16、18を形成するためのサイドウォールスペーサー41が形成されている。このサイドウォールスペーサー41は第1、第2拡散層15、17を形成する側一方のみに形成できれば十分であるので、ゲート電極13に対して第1、第2拡散層15、17と反対側には形成しなくとも差し支えは無い。

0021

上記拡散層分離領域21がゲート電極13の一方側に入り込む長さx5は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx3と同等もしくは同等以上であることが好ましく、上記拡散層分離領域21のように矩形状の場合、x5=x3であることがより好ましい。また、拡散層分離領域21の幅x6が、半導体基板11との第1低濃度拡散層16の接合部と第2低濃度拡散層18の接合部との距離(以下、PN接合間距離という)Lと同等の場合は、ゲート電極13下部に入り込む拡散層分離領域21の長さx5と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx3がほぼ同じになる。

0022

また、上記拡散層分離領域21は、第1拡散層15、第1低濃度拡散層16、第2拡散層17および第2低濃度拡散層18よりも深く形成されている必要がある。拡散層分離領域21の深さは、第1拡散層15と第2拡散層17とを確実に分離するために、第1拡散層15および第2拡散層17の深さの例えば4倍〜5倍程度とすればよい。

0023

上記本発明の第1実施例に係る半導体装置1は、基本的には、ゲート電極13の一方側の半導体基板11に、拡散層分離領域21を挟んで電気的に分離される第1拡散層15と第2拡散層17とを形成するとともに、第1、第2拡散層15、17よりも濃度が低いもので第1、第2拡散層15、17のゲート電極13側の半導体基板11に、それぞれ第1低濃度拡散層16、第2低濃度拡散層18を形成したことから、所定のPN接合間距離Lを得るための第1、第2低濃度拡散層16、18のゲート電極13下に入り込む長さx3を大きくできるので、半導体基板11における不純物の濃度分布を深さ方向に拡大させることが可能になるという利点がある。この結果、第1、第2拡散層15、17における不純物濃度および第1、第2低濃度拡散層16、18のPN接合間距離Lが安定し、安定な素子特性を有する半導体装置を得ることができる。

0024

また、PN接合間距離Lは、拡散層分離領域21の幅x6や形状、および拡散層分離領域21のゲート電極13下へ入り込む長さx5や形状によって固定できる。例えば、所望のPN接合間距離Lと拡散層分離領域21の幅x6を同じにし、さらに第1、第2低濃度拡散層16、18の拡散幅x3と拡散層分離領域21のゲート電極13下へ入り込む長さx5を同じにすると、従来構造のMOSトランジスタと同じPN接合間距離Lを確保することが可能である。

0025

したがって、本発明の半導体装置1は、第1、第2低濃度拡散層16、18を形成する際に、イオン注入を用いた場合そのイオン注入エネルギーを低エネルギー化させることなく、拡散層分離領域21の幅や形状、および拡散層分離領域21のゲート電極13下へ入り込む長さx5や形状を調整することにより、従来と同じPN接合間距離Lを確保することが可能になる。さらに、第1、第2低濃度拡散層16、18を形成するイオン注入においては、所定のPN接合間距離Lを得るための不純物の広がりx3を広げることができるため、不純物が広がり易い軽い注入イオンを用いて、PN接合間距離Lが良好に制御された第1、第2低濃度拡散層16、18を形成することができる。このため、半導体基板11にシリコン基板を用いた場合、シリコンと同程度の大きさのリンイオン(P+)を注入イオンとして用いることが可能になり、イオン注入による半導体基板11の歪みを抑えることができる。

0026

またゲート電極13の幅は、従来、PN接合間距離Lと両側に形成される低濃度拡散層の長さx3の2倍、すなわちL+2・x3が必要であったが、本発明の半導体装置1では、ゲート電極13の幅はL+2・x3よりも狭く形成することができ、x3より少し広い例えば1.5・x3程度とすることができる。また、第1、第2拡散層15、17の幅は、コンタクトが取れる大きさであればよく、従来の拡散層(ソース・ドレイン)よりも縮小することが可能である。

0027

次に、本発明の半導体装置に係る第2実施例を、図2の説明図によって説明する。図2は、(1)に平面レイアウト図を示し、(2)に平面レイアウトにおけるC−C線断面図、(3)に平面レイアウト図におけるD−D線断面図を示す。

0028

図2に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極13は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。

0029

上記ゲート電極13の一方側の上記半導体基板11には、ソース・ドレイン拡散層となる第1拡散層15がゲート電極13側に第1低濃度拡散層16を介して形成され、また、上記ゲート電極13の一方側の上記半導体基板11には、第1拡散層15および第1低濃度拡散層16と離間して、ソース・ドレイン拡散層となる第2拡散層17がゲート電極13側に第2低濃度拡散層18を介して形成されている。上記第1低濃度拡散層16は第1拡散層15よりも不純物濃度が低い拡散層からなり、上記第2低濃度拡散層18は第2拡散層17よりも不純物濃度が低い拡散層からなる。さらに、上記第1拡散層15および上記第1低濃度拡散層16と、上記第2拡散層17および上記第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には拡散層分離領域21が形成されている。

0030

そして、ゲート長方向(図面矢印ア方向)に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域21および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成されている。その隣接する第1拡散層15と第2拡散層17とは共通化され一つの拡散層で形成されているとともに、隣接する第1低濃度拡散16と第2低濃度拡散層18とは共通化され一つの拡散層で形成されている。図面では、一つのトランジスタを構成する拡散層(低濃度拡散層も含む)を分離する拡散層分離領域21が3つの事例を示したが、拡散層分離領域が2つであっても4つ以上であってもよい。

0031

なお、ゲート電極13の側壁には、上記第1、第2低濃度拡散層16、18を形成するためのサイドウォールスペーサー41が形成されている。このサイドウォールスペーサー41は第1、第2拡散層15、17を形成する側一方のみに形成できれば十分であるので、ゲート電極13に対して第1、第2拡散層15、17と反対側には形成しなくとも差し支えは無い。

0032

上記拡散層分離領域21がゲート電極13の一方側に入り込む長さx5は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx3と同等もしくは同等以上であることが好ましく、上記拡散層分離領域21のように矩形状の場合、x5=x3であることがより好ましい。また、拡散層分離領域21の幅x6が、半導体基板11との第1低濃度拡散層16の接合部と第2低濃度拡散層18の接合部との距離(以下、PN接合間距離という)Lと同等の場合は、ゲート電極13下部に入り込む拡散層分離領域21の長さx5と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx3がほぼ同じになる。

0033

また、上記拡散層分離領域21は、第1拡散層15、第1低濃度拡散層16、第2拡散層17および第2低濃度拡散層18よりも深く形成されている必要がある。拡散層分離領域21の深さは、第1拡散層15と第2拡散層17とを確実に分離するために、第1拡散層15および第2拡散層17の深さの例えば4倍〜5倍程度とすればよい。

0034

上記本発明の第2実施例に係る半導体装置2は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域21および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成されている以外、基本的には、前記第1実施例の半導体装置と同様である。この第2実施例の半導体装置2は、前記第1実施例の半導体装置1と比較して、駆動時の電流量を、ソース・ドレイン領域となる第1、第2拡散層15、17の数に比例して多くすることが可能となる。また、前記第1実施例の半導体装置1と同様なる作用・効果を得ることもできる。

0035

本発明の半導体装置に係る第3実施例を、図3の説明図によって説明する。図3は、(1)に平面レイアウト図を示し、(2)に平面レイアウトにおけるE−E線断面図、(3)に平面レイアウト図におけるF−F線断面図を示す。

0036

図3に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極13は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。

0037

上記ゲート電極13の一方側の上記半導体基板11には、ソース・ドレイン拡散層となる第1拡散層15がゲート電極13側に第1低濃度拡散層16を介して形成され、また、上記ゲート電極13の一方側の上記半導体基板11には、第1拡散層15および第1低濃度拡散層16と離間して、ソース・ドレイン拡散層となる第2拡散層17がゲート電極13側に第2低濃度拡散層18を介して形成されている。上記第1低濃度拡散層16は第1拡散層15よりも不純物濃度が低い拡散層からなり、上記第2低濃度拡散層18は第2拡散層17よりも不純物濃度が低い拡散層からなる。さらに、上記第1拡散層15および上記第1低濃度拡散層16と、上記第2拡散層17および上記第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には第1拡散層分離領域22が形成されている。

0038

また、上記ゲート電極13の他方側の上記半導体基板11には、第3拡散層25がゲート電極13側に第3低濃度拡散層26を介して形成され、また、上記ゲート電極13の他方側の上記半導体基板11には、第3拡散層25および第3低濃度拡散層26と離間して、第4拡散層27がゲート電極13側に第4低濃度拡散層28を介して形成されている。上記第3低濃度拡散層26は第3拡散層25よりも不純物濃度が低い拡散層からなり、上記第4低濃度拡散層28は第4拡散層27よりも不純物濃度が低い拡散層からなる。さらに、上記第3拡散層25および上記第3低濃度拡散層26と、上記第4拡散層27および上記第4低濃度拡散層28との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には第2拡散層分離領域32が形成されている。

0039

なお、ゲート電極13の側壁には、上記第1、第2低濃度拡散層16、18および第3、第4低濃度拡散層26、28を形成するためのサイドウォールスペーサー41が形成されている。

0040

上記第1拡散層分離領域22がゲート電極13の一方側に入り込む長さx51は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx31と同等もしくは同等以上であることが好ましく、上記第1拡散層分離領域22のように矩形状の場合、x5=x3であることがより好ましい。同様に、第2拡散層分離領域32がゲート電極13の他方側に入り込む長さx52は、上記第3低濃度拡散層26および第4低濃度拡散層28がゲート電極13の他方側に入り込む長さx32と同等もしくは同等以上であることが好ましく、上記第2拡散層分離領域32のように矩形状の場合、x5=x3であることがより好ましい。また、x31、x32、x51、x52は同等とすることができる。

0041

さらに、第1拡散層分離領域22の幅x6が、半導体基板11との第1低濃度拡散層16の接合部と第2低濃度拡散層18の接合部との距離(以下、PN接合間距離という)Lと同等の場合は、ゲート電極13下部に入り込む拡散層分離領域22の長さx51と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx31がほぼ同じになる。同様に、第2拡散層分離領域32の幅x6が、半導体基板11との第3低濃度拡散層26の接合部と第4低濃度拡散層28の接合部との距離(以下、PN接合間距離という)Lと同等の場合は、ゲート電極13下部に入り込む第2拡散層分離領域32の長さx52と不純物拡散後の第3低濃度拡散層26、第4低濃度拡散層28のゲート電極13下部への広がりx32がほぼ同じになる。

0042

また、上記第1拡散層分離領域22は、第1拡散層15、第1低濃度拡散層16、第2拡散層17および第2低濃度拡散層18よりも深く形成されている必要があり、同様に、上記第2拡散層分離領域32は、第3拡散層25、第3低濃度拡散層26、第4拡散層27および第4低濃度拡散層28よりも深く形成されている必要がある。上記第1拡散層分離領域22の深さは、第1拡散層15と第2拡散層17とを確実に分離するために、第1拡散層15および第2拡散層17の深さの例えば4倍〜5倍程度とすればよく、同様に、第2拡散層分離領域32の深さは、第3拡散層25と第4拡散層27とを確実に分離するために、第3拡散層25および第4拡散層27の深さの例えば4倍〜5倍程度とすればよい。

0043

また、第1低濃度拡散層16と第3低濃度拡散層26、第2低濃度拡散層18と第4低濃度拡散層28、および第1拡散層分離領域22と第2拡散層分離領域32は、ゲート電極13下に半導体基板11に形成されるチャネル領域を挟んで対向する位置に形成されていてもよく、またずれて形成されていてもよい。

0044

上記本発明の第3実施例に係る半導体装置3は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域22および第2拡散層17と第2低濃度拡散層18が形成され、ゲート電極13の他方側に、第3拡散層25と第3低濃度拡散層26、拡散層分離領域32および第4拡散層27と第4低濃度拡散層28が形成されていることから、この第3実施例の半導体装置3は、前記第1実施例の半導体装置1と比較して、駆動時の電流量がソース・ドレイン領域となる拡散層(第1、第2、第3、第4拡散層15、17、25、27)の数が2倍になるので、駆動時の電流量を約2倍にすることが可能となる。

0045

また、ゲート電極13の幅は、従来、PN接合間距離Lと両側に形成される低濃度拡散層の長さx3の2倍、すなわちL+2・x3が必要であったが、本発明の半導体装置1では、ゲート電極13の幅はL+2・x3よりも狭く形成することができ、x3より少し広い例えば1.5・x3程度とすることができる。また、第1、第2拡散層15、17の幅のコンタクトが取れる大きさであればよく、従来の拡散層(ソース・ドレイン)よりも縮小することが可能である。さらに、前記第1実施例の半導体装置1と同様なる作用・効果を得ることもできる。

0046

次に、本発明の半導体装置に係る第4実施例を、図4の説明図によって説明する。図4は、(1)に平面レイアウト図を示し、(2)に平面レイアウトにおけるG−G線断面図、(3)に平面レイアウト図におけるH−H線断面図を示す。

0047

図4に示すように、半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成されている。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極13は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。

0048

上記ゲート電極13の一方側の上記半導体基板11には、ソース・ドレイン拡散層となる第1拡散層15がゲート電極13側に第1低濃度拡散層16を介して形成され、また、上記ゲート電極13の一方側の上記半導体基板11には、第1拡散層15および第1低濃度拡散層16と離間して、ソース・ドレイン拡散層となる第2拡散層17がゲート電極13側に第2低濃度拡散層18を介して形成されている。上記第1低濃度拡散層16は第1拡散層15よりも不純物濃度が低い拡散層からなり、上記第2低濃度拡散層18は第2拡散層17よりも不純物濃度が低い拡散層からなる。さらに、上記第1拡散層15および上記第1低濃度拡散層16と、上記第2拡散層17および上記第2低濃度拡散層18との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には第1拡散層分離領域22が形成されている。

0049

そして、ゲート長方向に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域21および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成されている。その隣接する第1拡散層15と第2拡散層17とは共通化され一つの拡散層で形成されているとともに、隣接する第1低濃度拡散16と第2低濃度拡散層18とは共通化され一つの拡散層で形成されている。

0050

また、上記ゲート電極13の他方側の上記半導体基板11には、ソース・ドレイン拡散層となる第3拡散層25がゲート電極13側に第3低濃度拡散層26を介して形成され、また、上記ゲート電極13の他方側の上記半導体基板11には、第3拡散層25および第3低濃度拡散層26と離間して、ソース・ドレイン拡散層となる第4拡散層27がゲート電極13側に第4低濃度拡散層28を介して形成されている。上記第3低濃度拡散層26は第3拡散層25よりも不純物濃度が低い拡散層からなり、上記第4低濃度拡散層28は第4拡散層27よりも不純物濃度が低い拡散層からなる。さらに、上記第3拡散層25および上記第3低濃度拡散層26と、上記第4拡散層27および上記第4低濃度拡散層28との間を分離するもので、ゲート電極13の一部下部側に入り込むように、上記半導体基板11には第2拡散層分離領域32が形成されている。

0051

そして、ゲート長方向に、第3拡散層25と第3低濃度拡散層26、第2拡散層分離領域32および第3拡散層27と第4低濃度拡散層28が繰り返し連続して形成されている。その隣接する第3拡散層25と第4拡散層27とは共通化され一つの拡散層で形成されているとともに、隣接する第3低濃度拡散26と第4低濃度拡散層28とは共通化され一つの拡散層で形成されている。

0052

図面では、一つのトランジスタを構成する拡散層(低濃度拡散層も含む)を分離する第1、第2拡散層分離領域22、32がそれぞれ3つの事例を示したが、第1、第2拡散層分離領域22、32がそれぞれ2つであってもそれぞれ4つ以上であってもよい。

0053

なお、ゲート電極13の側壁には、上記第1、第2低濃度拡散層16、18および第3、第4低濃度拡散層26、28を形成するためのサイドウォールスペーサー41が形成されている。

0054

上記第1拡散層分離領域22がゲート電極13の一方側に入り込む長さx51は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx31と同等もしくは同等以上であることが好ましく、上記第1拡散層分離領域22のように矩形状の場合、x51=x31であることがより好ましい。同様に、第2拡散層分離領域32がゲート電極13の他方側に入り込む長さx52は、上記第3低濃度拡散層26および第4低濃度拡散層28がゲート電極13の他方側に入り込む長さx32と同等もしくは同等以上であることが好ましく、上記第2拡散層分離領域32のように矩形状の場合、x52=x32であることがより好ましい。また、x31、x32、x51、x52は同等とすることができる。

0055

また、上記第1拡散層分離領域22は、第1拡散層15、第1低濃度拡散層16、第2拡散層17および第2低濃度拡散層18よりも深く形成されている必要があり、また、上記第2拡散層分離領域32は、第3拡散層25、第3低濃度拡散層26、第4拡散層27および第4低濃度拡散層28よりも深く形成されている必要がある。上記第1拡散層分離領域22の深さは、第1拡散層15と第2拡散層17とを確実に分離するために、第1拡散層15および第2拡散層17の深さの例えば4倍〜5倍程度とすればよく、第2拡散層分離領域32の深さは、第3拡散層25と第4拡散層27とを確実に分離するために、第3拡散層25および第4拡散層27の深さの例えば4倍〜5倍程度とすればよく。

0056

また、第1低濃度拡散層16と第3低濃度拡散層26、第2低濃度拡散層18と第4低濃度拡散層28、および第1拡散層分離領域22と第2拡散層分離領域32は、ゲート電極13下に半導体基板11に形成されるチャネル領域を挟んで、図示したように互いに対向する位置に形成されているが、ずれた位置に形成されていてもよい。

0057

上記本発明の第4実施例に係る半導体装置4は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、第1拡散層分離領域22および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成され、ゲート電極13の他方側に、第3拡散層25と第3低濃度拡散層26、第2拡散層分離領域32および第4拡散層27と第4低濃度拡散層28が繰り返し連続して形成されている以外、基本的には、前記第3実施例の半導体装置3と同様である。この第4実施例の半導体装置4は、前記第3実施例の半導体装置3と比較して、駆動時の電流量がソース・ドレイン領域となる第1、第2、第3、第4拡散層15、17、25、27の数に比例して多くすることが可能となる。また、前記第1、第2、第3実施例の半導体装置1、2、3と同様なる作用・効果を得ることもできる。

0058

次に、上記拡散層分離領域の実施例を図5により説明する。ここでは代表して上記第1実施例を一例として説明するが、他の第2、第3、第4実施例においても、図5により説明する拡散層分離領域を適用することができる。

0059

図5(1)に示すように、拡散層分離領域21は、ゲート電極13側に向かって先細りとなる略台形状であってもよく、また図5(2)に示すように、拡散層分離領域21は、ゲート電極13側に向かって先細りとなる略三角形状であってもよい。上記拡散層分離領域21のゲート電極13の下部に入り込む端部形状は、例えば、図5(1)に示すように台形状であってもよく、図5(2)に示すように三角形状であってもよく、図5(3)に示すように、半円形状であってもよい。いま、低濃度拡散層16、18がゲート電極13下方に入り込む長さをx3、拡散層分離領域21がゲート電極13下方に入り込む長さをx5とすると、先細り形状の場合、特に、台形状や半円形状の場合にはx5≧x3であることが好ましく、さらにはx5=x3であることがより好ましい。また、三角形状の場合には、x5>x3である必要がある。

0060

次に、本発明の半導体装置の製造方法に係る第1実施例を、図6および図7によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第1実施例の構成部品と同様なものには同一符号を付与した。

0061

図6(1)の平面レイアウト図およびこの平面レイアウト図中のa−a断面図に示すように、半導体基板11に、隣接する素子アクティブ領域間を分離する素子分離領域20およびこの素子分離領域20に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する拡散層分離領域21を形成する。いま、一つの素子、すなわち、半導体装置(MOSトランジスタ)が形成されるアクティブ領域11aに着目する。本発明のアクティブ領域11aは平面レイアウト的に見て略コ字形状になるように形成される。このため、平面レイアウト的に見て矩形のアクティブ領域11aが形成されるように素子分離領域20を形成するとともに、矩形のアクティブ領域11a側に突き出して3辺が囲まれるようにかつ素子分離領域20に連続して接続するように拡散層分離領域21を形成する。このように、素子分離領域20および拡散層分離領域21を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域11aを形成することができる。

0062

上記素子分離領域20および拡散層分離領域21は、例えば、半導体基板11に通常のトレンチアイソレーション(溝分離)の製造技術により形成されることが好ましい。上記素子分離領域20および拡散層分離領域21は、後に形成される第1拡散層、第1低濃度拡散層、第2拡散層および第2低濃度拡散層よりも深く形成される必要がある。その深さは、第1拡散層と第2拡散層とを確実に分離するために、第1拡散層および第2拡散層の深さの例えば4倍〜5倍程度とすればよい。

0063

次いで、図6(2)の平面レイアウト図およびこの平面レイアウト図中のb−b線断面図に示すように、半導体基板11上にゲート絶縁膜12を形成する。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜12は、通常のMOSトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。

0064

次いで、図6(3)の平面レイアウト図およびこの平面レイアウト図中のc−c線断面図に示すように、上記ゲート絶縁膜12上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極13を得る。その際、ゲート電極13は、上記アクティブ領域11aに3辺が囲まれる拡散層分離領域21の一端部21a上に一部がかかるように形成される。上記ゲート電極13には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極13上部をシリサイド化してポリサイド構造を得ることができる。なお、図6(3)の平面レイアウト図および図7の平面レイアウト図ではゲート絶縁膜の図示は省略した。

0065

次いで、図7(4)の平面レイアウト図およびこの平面レイアウト図中のd−d線断面図に示すように、ゲート電極13、素子分離領域20および拡散層分離領域21をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(アクティブ領域11a)に、第1低濃度拡散層16と、拡散層分離領域21により第1低濃度拡散層16と分離される第2低濃度拡散層18とを形成する。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素アンチモン等を用いることもできる。

0066

このプロセスでは、第1低濃度拡散層16と第2低濃度拡散層18とが同様に形成される。そして、上記第1低濃度拡散層16および第2低濃度拡散層18は、ゲート電極13の一方側に入り込むように形成される。ここで、上記拡散層分離領域21がゲート電極13の一方側に入り込む長さx5は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx3と同等もしくは同等以上となることが好ましく、上記拡散層分離領域21のように矩形状の場合、x5=x3であることがより好ましい。したがって、上記イオン注入は、x5とx3との関係が好ましくなるように、注入エネルギーが設定される。

0067

それによって、第1、第2低濃度拡散層16、18の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極13下の拡散層分離領域21の長さx5を超えて横方向に広がらず、所定の半導体基板11との第1低濃度拡散層16の接合部と第2低濃度拡散層18の接合部との距離(以下、PN接合間距離Lという)が得られるようになる。

0068

また拡散層分離領域21の幅x6が、PN接合間距離Lと同等の場合は、ゲート電極13下部に入り込む拡散層分離領域21の長さx5と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx3がほぼ同じになる。

0069

次いで、図7(5)の平面レイアウト図およびこの平面レイアウト図中のe−e線断面図に示すように、上記ゲート電極13の側部にサイドウォールスペーサー41を形成する。このサイドウォールスペーサー41を形成する工程は、まず、半導体基板11上にゲート電極13を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極13の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー41を形成する際のエッチングによって、ゲート絶縁膜12はサイドウォールスペーサー41と同種の材料からなる場合にはゲート電極13およびサイドウォールスペーサー41に被覆されていない部分が除去される。

0070

次いで、図7(6)の平面レイアウト図およびこの平面レイアウト図中のf−f線断面図に示すように、ゲート電極13、サイドウォールスペーサー41、素子分離領域20および拡散層分離領域21をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第1低濃度拡散層16を介して第1拡散層15を形成する。それとともに、拡散層分離領域21により第1拡散層15と分離されるもので、ゲート電極13側に第2低濃度拡散層18を介して第2拡散層17を形成する。

0071

このプロセスでは、第1拡散層15と第2拡散層17とが同様に形成される。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0072

上記本発明の第1実施例に係る半導体装置の製造方法は、基本的には、ゲート電極13の一方側の半導体基板11に、拡散層分離領域21を挟んで電気的に分離される第1拡散層15と第2拡散層17とを形成するとともに、第1、第2拡散層15、17よりも濃度が低いもので第1、第2拡散層15、17のゲート電極13側の半導体基板11に、それぞれ第1低濃度拡散層16、第2低濃度拡散層18を形成することから、所定のPN接合間距離Lを得るための第1、第2低濃度拡散層16、18のゲート電極13下に入り込む長さx3を大きくできるので、半導体基板11における不純物の濃度分布を深さ方向に拡大させることが可能になるという利点がある。この結果、第1、第2拡散層15、17における不純物濃度および第1、第2低濃度拡散層16、18のPN接合間距離Lを安定的に形成し、安定な素子特性を有する半導体装置を製造することができる。

0073

また、PN接合間距離Lは、拡散層分離領域21の幅x6や形状、および拡散層分離領域21のゲート電極13下へ入り込む長さx5や形状によって固定できる。例えば、所望のPN接合間距離Lと拡散層分離領域21の幅x6を同じにし、さらに第1、第2低濃度拡散層16、18の拡散幅x3と拡散層分離領域21のゲート電極13下へ入り込む長さx5を同じにすると、従来構造のMOSトランジスタと同じPN接合間距離Lを確保することが可能である。

0074

したがって、本発明の半導体装置の製造方法では、第1、第2低濃度拡散層16、18を形成する際に、イオン注入を用いた場合そのイオン注入エネルギーを低エネルギー化させることなく、拡散層分離領域21の幅や形状、および拡散層分離領域21のゲート電極13下へ入り込む長さx5や形状を調整することにより、従来と同じPN接合間距離Lを確保することが可能になる。さらに、第1、第2低濃度拡散層16、18を形成するイオン注入においては、所定のPN接合間距離Lを得るための不純物の広がりx3を広げることができるため、不純物が広がり易い軽い注入イオンを用いて、PN接合間距離Lが良好に制御された第1、第2低濃度拡散層16、18を形成することができる。このため、半導体基板11にシリコン基板を用いた場合、シリコンと同程度の大きさのリンイオン(P+)を注入イオンとして用いることが可能になり、イオン注入による半導体基板11の歪みを抑えることができる。

0075

次に、本発明の半導体装置の製造方法に係る第2実施例を、図8図10によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第2実施例の構成部品と同様なものには同一符号を付与した。

0076

図8(1)の平面レイアウト図およびこの平面レイアウト図中のa−a線断面図に示すように、半導体基板11に、隣接する素子のアクティブ領域間を分離する素子分離領域20およびこの素子分離領域20に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する拡散層分離領域21を形成する。いま、二つの隣接する素子(半導体装置10、例えばMOSトランジスタ)が形成されるアクティブ領域11aに着目する。本発明のアクティブ領域11aは、平面レイアウト的に見て略コ字形状のものが連続的に形成されたものとなるので、いわゆる、櫛歯形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域11aが形成されるように素子分離領域20を形成するとともに、矩形のアクティブ領域11a側に突き出して3辺が囲まれるようにかつ素子分離領域20に連続して接続するように拡散層分離領域21を同一側に離間した状態で複数(図面では一例として三つ)形成する。このように、素子分離領域20および複数の拡散層分離領域21を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域11aを連続的に複数形成することと同等になる。

0077

上記素子分離領域20および複数の拡散層分離領域21は、例えば、半導体基板11に通常のトレンチアイソレーション(溝分離)の製造技術により形成されることが好ましい。上記素子分離領域20および複数の拡散層分離領域21は、後に形成される第1拡散層、第1低濃度拡散層、第2拡散層および第2低濃度拡散層よりも深く形成される必要がある。その深さは、第1拡散層と第2拡散層とを確実に分離するために、第1拡散層および第2拡散層の深さの例えば4倍〜5倍程度とすればよい。

0078

次いで、図8(2)の断面図に示すように、半導体基板11上にゲート絶縁膜12を形成する。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜12は、通常のMOSトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。

0079

次いで、図9(3)の平面レイアウト図に示すように、上記ゲート絶縁膜12〔前記図8の(2)参照〕上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極13を得る。その際、ゲート電極13は、上記アクティブ領域11aに3辺が囲まれる各拡散層分離領域21の一端部21a上に一部がかかるように形成される。上記ゲート電極13には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極13上部をシリサイド化してポリサイド構造を得ることができる。なお、図9および図10の平面レイアウト図ではゲート絶縁膜の図示は省略した。

0080

次いで、図9(4)の平面レイアウト図およびこの平面レイアウト図中のd−d線断面図に示すように、ゲート電極13、素子分離領域20および各拡散層分離領域21をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(各アクティブ領域11a)に、第1低濃度拡散層16と、各拡散層分離領域21により第1低濃度拡散層16と分離される第2低濃度拡散層18とを形成する。ここでは、第1低濃度拡散16と第2低濃度拡散層18とを形成するに際し、隣接する第1低濃度拡散16と第2低濃度拡散層18とを共通化して一つの拡散層で形成する。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0081

このプロセスでは、各第1低濃度拡散層16と各第2低濃度拡散層18とが同様に形成される。そして、各第1低濃度拡散層16および各第2低濃度拡散層18は、ゲート電極13の一方側に入り込むように形成される。ここで、上記拡散層分離領域21がゲート電極13の一方側に入り込む長さx5は、各第1低濃度拡散層16および各第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx3と同等もしくは同等以上となることが好ましく、上記拡散層分離領域21のように矩形状の場合、x5=x3であることがより好ましい。したがって、上記イオン注入は、x5とx3との関係が好ましくなるように、注入エネルギーが設定される。

0082

それによって、第1、第2低濃度拡散層16、18の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極13下の拡散層分離領域21の長さx5を超えて横方向に広がらず、所定の半導体基板11との第1低濃度拡散層16の接合部と第2低濃度拡散層18の接合部との距離(以下、PN接合間距離Lという)が得られるようになる。

0083

また拡散層分離領域21の幅x6が、PN接合間距離Lと同等の場合は、ゲート電極13下部に入り込む拡散層分離領域21の長さx5と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx3がほぼ同じになる。

0084

次いで、図10(5)の平面レイアウト図に示すように、上記ゲート電極13の側部にサイドウォールスペーサー41を形成する。このサイドウォールスペーサー41を形成する工程は、まず、半導体基板11上にゲート電極13を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極13の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー41を形成する際のエッチングによって、ゲート絶縁膜12はサイドウォールスペーサー41と同種の材料からなる場合にはゲート電極13およびサイドウォールスペーサー41に被覆されていない部分が除去される。

0085

次いで、図10(6)の平面レイアウト図およびこの平面レイアウト図中のf−f線断面図に示すように、ゲート電極13、サイドウォールスペーサー41、素子分離領域20および拡散層分離領域21をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第1低濃度拡散層16を介して第1拡散層15を形成するとともに、拡散層分離領域21により第1拡散層15と分離される第2拡散層17をゲート電極13側に第2低濃度拡散層18を介して形成する。上記第1拡散15と第2拡散層17とを形成するに際し、隣接する第1拡散15と第2拡散層17とを共通化して一つの拡散層で形成する。

0086

このプロセスでは、第1拡散層15と第2拡散層17とが同様に形成される。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0087

上記本発明の第2実施例に係る半導体装置の製造方法は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域21および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成する以外、基本的には、前記第1実施例の半導体装置の製造方法と同様である。この第2実施例の半導体装置の製造方法は、前記第1実施例の半導体装置の製造方法と比較して、製造される半導体装置の駆動時の電流量がソース・ドレイン領域となる第1、第2拡散層15、17の数に比例して多くすることが可能となる。また、前記第1実施例の半導体装置の製造方法と同様なる作用・効果を得ることもできる。

0088

次に、本発明の半導体装置の製造方法に係る第3実施例を、図11図13によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第1実施例の構成部品と同様なものには同一符号を付与した。

0089

図11(1)の平面レイアウト図およびこの平面レイアウト図中のa−a断面図に示すように、半導体基板11に、隣接する素子のアクティブ領域間を分離する素子分離領域20およびこの素子分離領域20に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する第1拡散層分離領域22、第2拡散層分離領域32を形成する。

0090

いま、二つの隣接する素子(半導体装置10、例えばMOSトランジスタ)が形成されるアクティブ領域11aに着目する。本発明のアクティブ領域11aは平面レイアウト的に見て略コ字形状のものが対象に形成されていて略H字形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域11aが形成されるように素子分離領域20を形成するとともに、矩形のアクティブ領域11a側に突き出して3辺が囲まれるようにかつ素子分離領域20に連続して接続するように第1拡散層分離領域22と第2拡散層分離領域32とを離間した状態で対向するように形成する。このように、素子分離領域20および複数の第1、第2拡散層分離領域22、32を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域11aを連続的に複数形成することと同等になる。

0091

上記素子分離領域20および第1、第2拡散層分離領域22、32は、例えば、半導体基板11に通常のトレンチアイソレーション(溝分離)の製造技術により形成されることが好ましい。上記素子分離領域20および第1、第2拡散層分離領域22、32は、後に形成される第1拡散層、第1低濃度拡散層、第2拡散層、第2低濃度拡散層、第3拡散層、第3低濃度拡散層、第4拡散層および第4低濃度拡散層よりも深く形成される必要がある。その深さは、第1拡散層と第2拡散層と、および第3拡散層と第4拡散層とを確実に分離するために、第1拡散層、第2、第3および第4拡散層の深さの例えば4倍〜5倍程度とすればよい。

0092

次いで、図11(2)の平面レイアウト図およびこの平面レイアウト図中のb−b線断面図に示すように、半導体基板11上にゲート絶縁膜12を形成する。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜12は、通常のMOSトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。

0093

次いで、図12(3)の平面レイアウト図およびこの平面レイアウト図中のc−c線断面図に示すように、上記ゲート絶縁膜12上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極13を得る。その際、ゲート電極13は、第1、第2拡散層分離領域22、32の各対向する側の一端部22a、32a上に一部がかかるように形成される。なお、図12(3)の平面レイアウト図および図13の平面レイアウト図ではゲート絶縁膜の図示は省略した。

0094

上記ゲート電極13には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極13上部をシリサイド化してポリサイド構造を得ることができる。

0095

次いで、図12(4)の平面レイアウト図およびこの平面レイアウト図中のd−d線断面図に示すように、ゲート電極13、素子分離領域20および第1、第2拡散層分離領域22、32をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(各アクティブ領域11a)に、第1低濃度拡散層16と、各拡散層分離領域21により第1低濃度拡散層16と分離される第2低濃度拡散層18とを形成する。それとともに、上記ゲート電極13の他方側の半導体基板11(各アクティブ領域11a)に、第3低濃度拡散層26と、第2拡散層分離領域32により第3低濃度拡散層26と分離される第4低濃度拡散層28とを形成する。

0096

上記イオン注入では、例えばn型トランジスタを形成する場合にはn型不純物としてリンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0097

このプロセスでは、第1低濃度拡散層16と第2低濃度拡散層18と第3低濃度拡散26と第4低濃度拡散層28とが同様に形成される。そして、上記第1低濃度拡散層16および第2低濃度拡散層18は、ゲート電極13の一方側に入り込むように形成され、上記第3低濃度拡散層26および第4低濃度拡散層28は、ゲート電極13の他方側に入り込むように形成される。ここで、上記第1拡散層分離領域22がゲート電極13の一方側に入り込む長さx51は、上記第1低濃度拡散層16および第2低濃度拡散層18がゲート電極13の一方側に入り込む長さx31と同等もしくは同等以上となることが好ましく、また、上記第2拡散層分離領域32がゲート電極13の他方側に入り込む長さx52は、上記第3低濃度拡散層26および第4低濃度拡散層28がゲート電極13の他方側に入り込む長さx32と同等もしくは同等以上となることが好ましく、上記第1、第2拡散層分離領域22、32のように矩形状の場合、x51=x31、x52=x32であることがより好ましい。したがって、上記イオン注入は、x51とx31との関係およびx52とx32との関係が好ましくなるように、注入エネルギーが設定される。

0098

それによって、第1、第2低濃度拡散層16、18および第3、第4低濃度拡散層26、28の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極13下の第1、第2拡散層分離領域22、32の長さx51、x52を超えて横方向に広がらず、PN接合間距離Lが安定的に得られるようになる。

0099

また第1、第2拡散層分離領域22、32の幅x6が、PN接合間距離Lと同等の場合は、ゲート電極13下部に入り込む第1、第2拡散層分離領域22、32のそれぞれの長さx5と不純物拡散後の第1低濃度拡散層16、第2低濃度拡散層18のゲート電極13下部への広がりx3がほぼ同じになる。

0100

次いで、図13(5)の平面レイアウト図およびこの平面レイアウト図中のe−e線断面図に示すように、上記ゲート電極13の側部にサイドウォールスペーサー41を形成する。このサイドウォールスペーサー41を形成する工程は、まず、半導体基板11上にゲート電極13を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極13の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー41を形成する際のエッチングによって、ゲート絶縁膜12はサイドウォールスペーサー41と同種の材料からなる場合にはゲート電極13およびサイドウォールスペーサー41に被覆されていない部分が除去される。

0101

次いで、図13(6)の平面レイアウト図およびこの平面レイアウト図中のf−f線断面図に示すように、ゲート電極13、サイドウォールスペーサー41および第1、第2拡散層分離領域22、32をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第1低濃度拡散層16を介して第1低濃度拡散層16よりも濃度の高い第1拡散層15を形成するとともに、第1拡散層分離領域22により第1拡散層15と分離されるもので、ゲート電極13側に第2低濃度拡散層18を介して第2低濃度拡散層18よりも濃度の高い第2拡散層17を形成する。それとともに、上記ゲート電極13の他方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第3低濃度拡散層26を介して第3低濃度拡散層26よりも濃度の高い第3拡散層25を形成するとともに、第2拡散層分離領域32により第3拡散層25と分離されるもので、ゲート電極13側に第4低濃度拡散層28を介して第4低濃度拡散層28よりも濃度の高い第4拡散層27を形成する。

0102

このプロセスでは、第1、第2、第3、第4拡散層15、17、25、27が同様に形成される。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0103

上記本発明の第3実施例に係る半導体装置の製造方法は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、拡散層分離領域22および第2拡散層17と第2低濃度拡散層18を形成し、ゲート電極13の他方側に、第3拡散層25と第3低濃度拡散層26、拡散層分離領域32および第4拡散層27と第4低濃度拡散層28を形成することから、この第3実施例の半導体装置の製造方法は、前記第1実施例の半導体装置の製造方法と比較して、駆動時の電流量がソース・ドレイン領域となる拡散層(第1、第2、第3、第4拡散層15、17、25、27)の数が2倍になるので、駆動時の電流量を約2倍にすることが可能となる。また、前記第1実施例の半導体装置1と同様なる作用・効果を得ることもできる。

0104

次に、本発明の半導体装置の製造方法に係る第4実施例を、図14図16によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第4実施例の構成部品と同様なものには同一符号を付与した。

0105

図14(1)の平面レイアウト図およびこの平面レイアウト図中のa−a断面図に示すように、半導体基板11に、素子のアクティブ領域を分離して区画する素子分離領域20およびこの素子分離領域20に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する第1拡散層分離領域22、第2拡散層分離領域32を形成する。本発明のアクティブ領域11aは平面レイアウト的に見て略H字形状のものが連続的に形成されたものとなるので、両側においていわゆる櫛歯形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域11aが形成されるように素子分離領域20を形成するとともに、矩形のアクティブ領域11a側に突き出して3辺が囲まれるようにかつ素子分離領域20の一方側に連続して接続するように複数の第1拡散層分離領域22を離間した状態で形成するとともに、矩形のアクティブ領域11a側に突き出して3辺が囲まれるようにかつ素子分離領域20の他方側に連続して接続するように複数の第2拡散層分離領域32を離間した状態で形成する。このように、素子分離領域20および複数の第1、第2拡散層分離領域22、32を形成することにより、平面レイアウト的に見て略H字形状のアクティブ領域11aを連続的に複数形成することと同等になる。

0106

上記素子分離領域20および第1、第2拡散層分離領域22、32は、例えば、半導体基板11に通常のトレンチアイソレーション(溝分離)の製造技術により形成されることが好ましい。上記素子分離領域20および第1、第2拡散層分離領域22、32は、後に形成される第1拡散層、第1低濃度拡散層、第2拡散層、第2低濃度拡散層、第3拡散層、第3低濃度拡散層、第4拡散層および第4低濃度拡散層よりも深く形成される必要がある。その深さは、第1拡散層と第2拡散層と、および第3拡散層と第4拡散層とを確実に分離するために、第1拡散層、第2、第3および第4拡散層の深さの例えば4倍〜5倍程度とすればよい。

0107

次いで、図14(2)の断面図に示すように、半導体基板11上にゲート絶縁膜12を形成する。上記半導体基板11は、例えばシリコン基板、化合物半導体基板等のMOS型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜12は、通常のMOSトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜12は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。

0108

次いで、図15(3)の平面レイアウト図およびこの平面レイアウト図中のc−c線断面図に示すように、上記ゲート絶縁膜12上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極13を得る。その際、ゲート電極13は、上記アクティブ領域11aに3辺が囲まれる各第1、第2拡散層分離領域22、32の対向する側に一端部22a、32a上に一部がかかるように形成される。上記ゲート電極13には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極13上部をシリサイド化してポリサイド構造を得ることができる。なお、図15(3)の平面レイアウト図および図16の平面レイアウト図ではゲート絶縁膜の図示は省略した。なお、図15(3)以降の平面レイアウト図ではゲート絶縁膜および素子分離領域の図示は省略した。

0109

次いで、図15(4)の平面レイアウト図およびこの平面レイアウト図中のd−d線断面図に示すように、ゲート電極13、素子分離領域(図示せず)および各第1、第2拡散層分離領域22、32をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(各アクティブ領域11a)に、第1低濃度拡散層16と、各拡散層分離領域21により第1低濃度拡散層16と分離される第2低濃度拡散層18とを形成する。ここでは、第1低濃度拡散16と第2低濃度拡散層18とを形成するに際し、隣接する第1低濃度拡散16と第2低濃度拡散層18とを共通化して一つの拡散層で形成するとともに、第3低濃度拡散26と第4低濃度拡散層28とを形成するに際し、隣接する第3低濃度拡散26と第4低濃度拡散層28とを共通化して一つの拡散層で形成する。

0110

例えば、n型トランジスタを形成する場合には、上記イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0111

このプロセスでは、各第1低濃度拡散層16と各第2低濃度拡散層18とが同様に形成され、各第3低濃度拡散層26と各第4低濃度拡散層28とが同様に形成される。そして、各第1低濃度拡散層16および各第2低濃度拡散層18は、ゲート電極13の一方側下方に入り込むように形成され、各第3低濃度拡散層26および各第4低濃度拡散層28は、ゲート電極13の他方側下方に入り込むように形成される。

0112

ここで、上記各第1拡散層分離領域22がゲート電極13の一方側下方に入り込む長さx51は、各第1低濃度拡散層16、各第2低濃度拡散層18がゲート電極13の一方側下方に入り込む長さx31と同等もしくは同等以上となることが好ましく、また上記各第2拡散層分離領域32がゲート電極13の他方側下方に入り込む長さx52は、各第3低濃度拡散層26、各第4低濃度拡散層28がゲート電極13の他方側下方に入り込む長さx32と同等もしくは同等以上となることが好ましい。そして、上記各第1、第2拡散層分離領域22、32のように矩形状の場合、x51=x31、x52=x32であることがより好ましく、またx31、x32、x51、x52は同等とすることができる。したがって、上記イオン注入では、x51とx31との関係、x52とx32との関係が好ましくなるように、注入エネルギーが設定される。

0113

それによって、第1、第2、第3、第4低濃度拡散層16、18、26、28の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極13下の各第1、第2拡散層分離領域22、32の長さx51、x52を超えて横方向に広がらず、所定のPN接合間距離Lが得られるようになる。

0114

また各第1、第2拡散層分離領域22、32の幅x6が、PN接合間距離Lと同等の場合は、ゲート電極13下方に入り込む各第1、第2拡散層分離領域22、32の長さx51、x52と不純物拡散後の第1、第2、第3、第4低濃度拡散層16、18、26、28のゲート電極13下方への広がりx31、x32がほぼ同じになる。

0115

次いで、図16(5)の平面レイアウト図およびこの平面レイアウト図中のe−e線断面図に示すように、上記ゲート電極13の側部にサイドウォールスペーサー41を形成する。このサイドウォールスペーサー41を形成する工程は、まず、半導体基板11上にゲート電極13を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極13の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー41を形成する際のエッチングによって、ゲート絶縁膜12はサイドウォールスペーサー41と同種の材料からなる場合にはゲート電極13およびサイドウォールスペーサー41に被覆されていない部分が除去される。

0116

次いで、図16(6)の平面レイアウト図およびこの平面レイアウト図中のf−f線断面図に示すように、ゲート電極13、サイドウォールスペーサー41、第1拡散層分離領域22および第2拡散層分離領域32をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板11(アクティブ領域11a)に導入することで、上記ゲート電極13の一方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第1低濃度拡散層16を介して、第1低濃度拡散層16よりも濃度が高い第1拡散層15を形成する。それとともに、第1拡散層分離領域22により第1拡散層15と分離され、ゲート電極13側に第2低濃度拡散層18を介して、第2低濃度拡散層18よりも濃度が高い第2拡散層17を形成する。同時に、上記ゲート電極13の他方側の半導体基板11(アクティブ領域11a)に、ゲート電極13側に第3低濃度拡散層26を介して、第3低濃度拡散層26よりも濃度が高い第3拡散層25を形成する。それとともに、第2拡散層分離領域32により第3拡散層25と分離され、ゲート電極13側に第4低濃度拡散層28を介して、第4低濃度拡散層28よりも濃度が高い第4拡散層27を形成する。上記第1拡散15と第2拡散層17とを形成するに際し、隣接する第1拡散15と第2拡散層17とを共通化して一つの拡散層で形成する。また、上記第3拡散25と第4拡散層27とを形成するに際し、隣接する第3拡散25と第4拡散層27とを共通化して一つの拡散層で形成する。

0117

このプロセスでは、第1拡散層15と第2拡散層17と第3拡散層25と第4拡散層27とが同様に形成される。例えば、n型トランジスタを形成する場合には、イオン注入するn型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。

0118

図面では、一つのトランジスタを構成する拡散層(低濃度拡散層も含む)を分離する第1、第2拡散層分離領域22、32がそれぞれ3つの事例を示したが、第1、第2拡散層分離領域22、32がそれぞれ2つであってもそれぞれ4つ以上であってもよい。

0119

また、第1低濃度拡散層16と第3低濃度拡散層26、第2低濃度拡散層18と第4低濃度拡散層28、および第1拡散層分離領域22と第2拡散層分離領域32は、ゲート電極13下に半導体基板11に形成されるチャネル領域を挟んで、図示したように互いに対向する位置に形成されているが、ずれた位置に形成されていてもよい。

0120

上記本発明の第4実施例に係る半導体装置の製造方法は、ゲート電極13の一方側に、第1拡散層15と第1低濃度拡散層16、第1拡散層分離領域22および第2拡散層17と第2低濃度拡散層18が繰り返し連続して形成し、ゲート電極13の他方側に、第3拡散層25と第3低濃度拡散層26、第2拡散層分離領域32および第4拡散層27と第4低濃度拡散層28が繰り返し連続して形成する以外、基本的には、前記第3実施例の半導体装置の製造方法と同様である。この第4実施例の半導体装置の製造方法は、前記第3実施例の半導体装置の製造方法と比較して、製造される半導体装置(MOS型トランジスタ)の駆動時の電流量がソース・ドレイン領域となる第1、第2、第3、第4拡散層15、17、25、27の数に比例して多くすることが可能となる。また、前記第1実施例の半導体装置1と同様なる作用・効果を得ることもできる。

0121

上記各実施例において、上記説明したように、各拡散層および各低濃度拡散層は、素子分離領域、各拡散層分離領域、ゲート電極等をマスクに用いてイオン注入により形成されるが、例えば、素子分離領域でアクティブ領域が区画されない場合には、半導体基板上に各拡散層を区画するレジストマスクを形成して、このレジストマスクと各拡散層分離領域とをマスクに用いて、各拡散層を形成することもできる。また、半導体基板上に各低濃度拡散層を区画するレジストマスクを形成して、このレジストマスクと各拡散層分離領域とをマスクに用いて、各低濃度拡散層を形成することもできる。

0122

本発明の半導体装置および半導体装置の製造方法においては、低濃度拡散層を設けず、その低濃度拡散層の部分も拡散層(ソース・ドレイン)で形成された、いわゆるシングルドレイン構造の半導体装置および半導体装置の製造方法にも適用することができる。また、上記半導体装置としては、n型のMOSトランジスタを一例として説明したが、n型のMOSトランジスタで使用した導電型のp型とn型とを入れ替えてイオン注入エネルギー等のプロセス条件を調整ことにより、p型のMOSトランジスタにも本発明の構成を適用することができる。

0123

前記半導体装置の製造方法における各実施例においては、各拡散層分離領域は平面レイアウト的に見て矩形状に形成したが、前記図5によって説明した拡散層分離領域の形態を取ることもできる。

0124

本発明の半導体装置およびその製造方法は、高集積化されるメモリ回路のMOS型トランジスタ、高集積化されるロジック回路のMOS型トランジスタ、表示装置駆動回路、半導体装置の周辺回路のMOS型トランジスタ等の用途に適用できる。

図面の簡単な説明

0125

本発明の半導体装置に係る第1実施例を示した説明図である。
本発明の半導体装置に係る第2実施例を示した説明図である。
本発明の半導体装置に係る第3実施例を示した説明図である。
本発明の半導体装置に係る第4実施例を示した説明図である。
本発明の半導体装置に係る変形例を示した説明図である。
本発明の半導体装置の製造方法に係る第1実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第1実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第2実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第2実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第2実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第3実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第3実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第3実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第4実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第4実施例を示した説明図である。
本発明の半導体装置の製造方法に係る第4実施例を示した説明図である。
従来の半導体装置としてMOS型トランジスタを示した説明図である。
従来のMOS型トランジスタにおけるイオン注入エネルギーと不純物深さの関係を示した説明図である。

符号の説明

0126

1…半導体装置、11…半導体基板、12…ゲート絶縁膜12…ゲート電極、15…第1拡散層、16…第1低濃度拡散層、17…第2拡散層、18…第2低濃度拡散層、21…拡散層分離領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ