図面 (/)

技術 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法

出願人 三星電子株式会社
発明者 崔ジョン厚朱仁秀崔凡洛許宗茂
出願日 2004年7月16日 (15年8ヶ月経過) 出願番号 2004-209498
公開日 2005年2月17日 (15年1ヶ月経過) 公開番号 2005-045242
状態 拒絶査定
技術分野 電場発光光源(EL) エレクトロルミネッセンス光源 薄膜トランジスタ
主要キーワード 電子器機 シリコーン薄膜 密封キャップ 平面的パターン 光学イメージ キャパシター電極 連結配線 アモルファスシリコンパターン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年2月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

映像表示品質を向上させた電界発光装置薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法を提供する。

解決手段

薄膜トランジスタから順方向に印加された駆動電流有機発光層に印加して発生した赤色光緑色光及び青色光で映像を表示する時、薄膜トランジスタのうち、駆動電流が通過する半導体パターンが工程中エッチングまたは損傷されて駆動電流が半導体パターンを通過しながら変形または歪曲され映像の表示品質が大幅に低下されることを防止する。

概要

背景

このような表示装置において、情報が発光現象により表示される場合には、発光型表示装置(emissive display device)と呼ばれ、反射散乱干渉現象などによって光変造変動が表示される場合には受光型表示装置(non−emissive display device)と呼ばれる。発光型表示装置としては、陰極線管(cathode ray tube:CRT)、プラズマ表示パネルDP発光ダイオードLED及び有機電界発光表示装置などをあげることができる。また、受動型表示装置は液晶表示装置電気化学表示装置及び電気泳動表示装置(electrophoretic image display:EPID)などがある。

テレビ受信機コンピューターモニターなどのような画像表示装置に使われる陰極選管(CRT)は、表示品質及び経済性などの面で最も高い占有率を示す。しかし、重い重量、大きい容積及び高い消費電力などのような多くの短所を有している。

しかし、半導体技術の急速な進歩によって各種電子装置の固体化低電圧及び低電力化とともに電子器機の小型及び軽量化に伴って新しい環境に適合する電子表示装置、即ち、薄くて軽く、低い駆動電圧及び低い消費電力の特徴を取り揃えた平板表示装置に対する要求が急激に増大している。

このような平板表示装置の一つとして有機電界発光表示装置が注目されている。有機電界発光表示装置は使用する材料によって無機電界発光表示装置と有機電界発光表示装置とで大きく分けられる。

無機電界発光表示装置は、一般的に発光部に高い電界印加し、高い電界のなかで電子を、加速して発光中心衝突させてこれによって発光中心を励起することで発光する素子である。

有機電界発光表示装置は、二つの電極の間に有機発光層を形成し、2つの電極からそれぞれ電子と正孔を有機発光層内に注入させて電子と正孔が結合による励起子(excition)を生成し、この励起子が励起状態から基底状態落ちる時、光が発生する原理を利用した素子である。

このような動作原理によって無機電界発光表示装置は100〜200Vの高い駆動電圧を必要とする反面、有機電界発光表示装置は5〜20V程度の低い電圧で駆動することができるという長所のため、これに対する研究がさらに活発に進行されている。また、有機電界発光表示装置は広い視野角高速応答性、高いコントラストなどの優秀な特徴を有している。

有機電界発光表示装置はアクティブマトリックス型表示装置受動マトリックス型表示装置に両方とも適用することができる。アクティブマトリックス型有機電界発光表示装置は、薄膜トランジスタのようなスイッチング素子によって複数個画素に対応する有機電界発光素子を互いに独立的に駆動させる表示装置である。

従来の有機電界発光素子は、順方向電流を利用して映像を表示する電流駆動素子であるので、従来の有機電界発光素子に利用される薄膜トランジスタは大部分アモルファスシリコンより電気的特性が優秀なポリシリコン半導体層(またはチャンネル層)を形成するかLDD(Lightly Dopped Deposition)構造を採用している。

しかし、従来の有機電界発光素子に利用される薄膜トランジスタの半導体層をポリシリコンまたはLDD構造で形成する場合、薄膜トランジスタの構造が複雑になり、製造工程が複雑であり、製造に必要とされる時間が長くなって、構造が複雑になることによって不良発生頻度が大きく増加されるなど多様な問題点を有する。

このような問題点を乗り越えるために最近にはポリシリコンまたはLDD構造の代わりに有機電界発光素子を低い工程温図工程温度、例えば、硝子基板溶融温度図より低い温度図で工程が進行されるアモルファスシリコン及びアモルファスシリコンにドーパントを注入したn+アモルファスシリコンを使用して形成する技術が開発されている。

しかし、アモルファスシリコン及びn+アモルファスシリコンを利用する場合、n+アモルファスシリコンをパターニングする過程でアモルファスシリコンの一部がエッチバックされる。このようにアモルファスシリコンの一部をエッチバックすることは、導電性であるn+アモルファスシリコンがアモルファスシリコンに残っていることができないようにするためであり、このようなエッチバック技術は液晶表示装置用薄膜トランジスタに主に使われている。

しかし、有機電界発光表示装置は電流駆動素子であるのでn+アモルファスシリコンをエッチングする過程で、アモルファスシリコンが少しでもエッチバックされる場合、アモルファスシリコンで流れる電流量歪曲または変更され、これによって有機電界発光表示装置から表示される映像の表示品質が大きく低下される問題点を有する。

また、エッチバック技術によってn+アモルファスシリコンをエッチングする場合、エッチング均一性が低くなって一つの有機電界発光表示装置で局所的に映像の表示品質が互いに異なる問題点も共に有する。

概要

映像の表示品質を向上させた電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法を提供する。 薄膜トランジスタから順方向に印加された駆動電流を有機発光層に印加して発生した赤色光緑色光及び青色光で映像を表示する時、薄膜トランジスタのうち、駆動電流が通過する半導体パターンが工程中エッチングまたは損傷されて駆動電流が半導体パターンを通過しながら変形または歪曲され映像の表示品質が大幅に低下されることを防止する。

目的

従って、本発明はこのような従来の問題点を案したもので、本発明の第1目的は半導体層に流れる電流量を安定させて映像の品質を大きく向上させた電界発光装置の薄膜トランジスタを提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1電極と、前記第1電極上に配置され、前記第1電極を絶縁させる絶縁層と、前記第1電極の位置に対応して前記絶縁層上に配置され、前記第1電極に印加された電圧によって電気的抵抗が減少される第1半導体パターンと、前記第1半導体パターン上に配置され、前記第1半導体パターンの表面損傷により前記第1半導体パターンを通じて流れる電流量歪曲されることを防止するためのエッチング阻止層と、前記エッチング阻止層の第1部分に重なるように前記第1半導体パターンに電気的に連結された第2電極と、第1端部が前記エッチング阻止層の第2部分に重なるように前記第2半導体パターンに電気的に連結され、第2端部が有機発光層の一側に配置されたアノード電極に連結された第3電極と、を含むことを特徴とする電界発光装置薄膜トランジスタ

請求項2

前記エッチング阻止層は窒化シリコン膜(SiNxfilm)または酸化シリコン膜(SiO2film)であることを特徴とする請求項1記載の電界発光装置の薄膜トランジスタ。

請求項3

前記エッチング阻止層の厚さは100Å〜2000Åであることを特徴とする請求項2記載の電界発光装置の薄膜トランジスタ。

請求項4

前記第2電極と前記第1半導体パターンとの間にはドーパント注入された第2半導体パターンと、前記第3電極と前記第1半導体パターンとの間には前記 ドーパントが注入された第3半導体パターンが配置されたことを特徴とする請求項1記載の電界発光装置の薄膜トランジスタ。

請求項5

前記第1半導体パターンはアモルファスシリコン薄膜で、第2半導体パターン及び第3半導体パターンは前記ドーパントがイオン注入されたn+アモルファスシリコン薄膜であることを特徴とする請求項4記載の電界発光装置の薄膜トランジスタ。

請求項6

第1ソース電極に印加されたデータ信号を第1ゲート電極に印加されたタイミング信号によって第1ドレーン電極に出力する第1半導体パターンの上面に前記第1半導体パターンの損傷を防止する第1エッチング阻止パターンが配置された第1薄膜トランジスタと、前記第1薄膜トランジスタから出力された前記データ信号のレベルに対応して第2ソース電極に印加された第1駆動電流の電流量を制御して第2ドレーン電極に第2駆動電流を出力する第2半導体パターンの上面に前記第1半導体パターンのエッチングを防止する第2エッチング阻止パターンが配置された第2薄膜トランジスタと、前記第2駆動電流が印加されるアノード電極、前記透明電極の上面に配置された有機発光層及び前記有機発光層の上面に配置されたカソード電極と、を含む電界発光装置。

請求項7

前記第1ゲート電極はゲートバスラインに連結され、第1ソース電極は前記データバスラインに連結され、前記第2ゲート電極は前記第1ドレーン電極に連結され、前記第2ソース電極は前記第1駆動電流を提供する電力供給ラインに連結されたことを特徴とする請求項6記載の電界発光装置。

請求項8

前記第1ドレーン電極及び前記電力供給ラインには指定された時間の間前記第2ゲート電極に前記データ信号を印加するストレージキャパシタンスが形成されたことを特徴とする請求項7記載の電界発光装置。

請求項9

前記第1及び第2エッチング阻止層は窒化シリコン膜または酸化シリコン膜であり、100Å〜2000Åの厚さを有することを特徴とする請求項6記載の電界発光装置。

請求項10

前記第1半導体パターンの上面には第1部分が前記第1エッチング阻止層に重ねられた第1n+アモルファスシリコンパターン及び前記第1部分と離隔された第2部分が前記第2エッチング阻止パターンに重ねられた第2n+アモルファスシリコンパターンを含むことを特徴とする請求項6記載の電界発光装置。

請求項11

前記第2半導体パターンの上面には第1部分が前記第2エッチング阻止層に重ねられた第3n+アモルファスシリコンパターンと、前記第1部分と離隔された第2部分が前記第3エッチング阻止パターンに重ねられた第4n+アモルファスシリコンパターンと、を含むことを特徴とする請求項6記載の電界発光装置。

請求項12

基板に形成された第1導電層パターニングして第1ゲート電極を有するゲートバスライン及び第2ゲート電極を形成する段階と、前記基板の全面的にかけて第1絶縁層を形成する段階と、前記絶縁層の全面的にかけて第1半導体層を形成する段階と、前記第1半導体層のうち前記第1及び第2ゲート電極と対応する部分にそれぞれ第1及び第2エッチング阻止パターンを形成する段階と、前記基板上に前記第1及び第2エッチング阻止パターンが覆われるように第2半導体層を形成する段階と、前記第2半導体層の全面的にかけて第2導電層を形成する段階と、前記第2導電層、前記第2半導体層及び前記第1半導体層をパターニングして、前記第1ゲート電極と対応する所に第1半導体パターンと、前記第1半導体パターンに連結された第1ソース電極を有するデータバスラインと、前記第1半導体パターンに連結された第1データ電極と、第2ゲート電極と対応する所に第2半導体パターンと、前記第2半導体パターンに連結された第2ソース電極を有する電力供給ラインと、前記第2半導体パターンに連結された第2ドレーン電極とを形成する段階と、前記第2ドレーン電極に連結された有機発光素子を形成する段階と、を含むことを特徴とする電界発光装置の製造方法。

請求項13

前記第2ゲート電極を形成する段階において前記第2ゲート電極にはストレージキャパシターが形成されることを特徴とする請求項12記載の電界発光装置の製造方法。

請求項14

前記第2ドレーン電極を形成する段階と前記有機発光素子を形成する段階との間には前記第1ドレーン電極の一部を露出させる第1コンタクトホールと、前記第2ゲート電極の一部を露出させる第2コンタクトホールと、前記第2ドレーン電極の一部を露出させる第3コンタクトホールとを含む第2絶縁層を形成する段階をさらに含むことを特徴とする請求項12記載の電界発光装置の製造方法。

請求項15

前記有機発光素子を形成する段階は前記基板に形成された第3導電層をパターニングして前記第1ドレーン電極及び前記第2ゲート電極を連結する連結配線と、前記第2ドレーン電極に連結されたアノード電極とを形成する段階と、前記アノード電極の上面に有機発光層を形成する段階と、前記アノード電極の上面にカソード電極を形成する段階と、を含むことを特徴とする請求項12記載の電界発光装置の製造方法。

請求項16

前記アノード電極を形成する段階と前記有機発光層を形成する段階との間には前記アノード電極の一部を開口させる第4コンタクトホールと、前記有機発光層と対応する部分が開口された第3絶縁層とを形成する段階をさらに含むことを特徴とする請求項15記載の電界発光装置の製造方法。

技術分野

0001

本発明は電界発光装置薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法に関し、特に、映像表示品質をより向上させる電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法に関する。最近、表示装置の役目はますます重要となり、各種電子表示装置が多様な産業分野に広く使われている。一般に、表示装置は電気的信号形態を有する情報を光学イメージ形態で人間に伝達する装置として、人間と電子機器を連結するインターフェースする役目を遂行する。

背景技術

0002

このような表示装置において、情報が発光現象により表示される場合には、発光型表示装置(emissive display device)と呼ばれ、反射散乱干渉現象などによって光変造変動が表示される場合には受光型表示装置(non−emissive display device)と呼ばれる。発光型表示装置としては、陰極線管(cathode ray tube:CRT)、プラズマ表示パネルDP発光ダイオードLED及び有機電界発光表示装置などをあげることができる。また、受動型表示装置は液晶表示装置電気化学表示装置及び電気泳動表示装置(electrophoretic image display:EPID)などがある。

0003

テレビ受信機コンピューターモニターなどのような画像表示装置に使われる陰極選管(CRT)は、表示品質及び経済性などの面で最も高い占有率を示す。しかし、重い重量、大きい容積及び高い消費電力などのような多くの短所を有している。

0004

しかし、半導体技術の急速な進歩によって各種電子装置の固体化低電圧及び低電力化とともに電子器機の小型及び軽量化に伴って新しい環境に適合する電子表示装置、即ち、薄くて軽く、低い駆動電圧及び低い消費電力の特徴を取り揃えた平板表示装置に対する要求が急激に増大している。

0005

このような平板表示装置の一つとして有機電界発光表示装置が注目されている。有機電界発光表示装置は使用する材料によって無機電界発光表示装置と有機電界発光表示装置とで大きく分けられる。

0006

無機電界発光表示装置は、一般的に発光部に高い電界印加し、高い電界のなかで電子を、加速して発光中心衝突させてこれによって発光中心を励起することで発光する素子である。

0007

有機電界発光表示装置は、二つの電極の間に有機発光層を形成し、2つの電極からそれぞれ電子と正孔を有機発光層内に注入させて電子と正孔が結合による励起子(excition)を生成し、この励起子が励起状態から基底状態落ちる時、光が発生する原理を利用した素子である。

0008

このような動作原理によって無機電界発光表示装置は100〜200Vの高い駆動電圧を必要とする反面、有機電界発光表示装置は5〜20V程度の低い電圧で駆動することができるという長所のため、これに対する研究がさらに活発に進行されている。また、有機電界発光表示装置は広い視野角高速応答性、高いコントラストなどの優秀な特徴を有している。

0009

有機電界発光表示装置はアクティブマトリックス型表示装置受動マトリックス型表示装置に両方とも適用することができる。アクティブマトリックス型有機電界発光表示装置は、薄膜トランジスタのようなスイッチング素子によって複数個画素に対応する有機電界発光素子を互いに独立的に駆動させる表示装置である。

0010

従来の有機電界発光素子は、順方向電流を利用して映像を表示する電流駆動素子であるので、従来の有機電界発光素子に利用される薄膜トランジスタは大部分アモルファスシリコンより電気的特性が優秀なポリシリコン半導体層(またはチャンネル層)を形成するかLDD(Lightly Dopped Deposition)構造を採用している。

0011

しかし、従来の有機電界発光素子に利用される薄膜トランジスタの半導体層をポリシリコンまたはLDD構造で形成する場合、薄膜トランジスタの構造が複雑になり、製造工程が複雑であり、製造に必要とされる時間が長くなって、構造が複雑になることによって不良発生頻度が大きく増加されるなど多様な問題点を有する。

0012

このような問題点を乗り越えるために最近にはポリシリコンまたはLDD構造の代わりに有機電界発光素子を低い工程温図工程温度、例えば、硝子基板溶融温度図より低い温度図で工程が進行されるアモルファスシリコン及びアモルファスシリコンにドーパントを注入したn+アモルファスシリコンを使用して形成する技術が開発されている。

0013

しかし、アモルファスシリコン及びn+アモルファスシリコンを利用する場合、n+アモルファスシリコンをパターニングする過程でアモルファスシリコンの一部がエッチバックされる。このようにアモルファスシリコンの一部をエッチバックすることは、導電性であるn+アモルファスシリコンがアモルファスシリコンに残っていることができないようにするためであり、このようなエッチバック技術は液晶表示装置用薄膜トランジスタに主に使われている。

0014

しかし、有機電界発光表示装置は電流駆動素子であるのでn+アモルファスシリコンをエッチングする過程で、アモルファスシリコンが少しでもエッチバックされる場合、アモルファスシリコンで流れる電流量歪曲または変更され、これによって有機電界発光表示装置から表示される映像の表示品質が大きく低下される問題点を有する。

0015

また、エッチバック技術によってn+アモルファスシリコンをエッチングする場合、エッチング均一性が低くなって一つの有機電界発光表示装置で局所的に映像の表示品質が互いに異なる問題点も共に有する。

発明が解決しようとする課題

0016

従って、本発明はこのような従来の問題点を案したもので、本発明の第1目的は半導体層に流れる電流量を安定させて映像の品質を大きく向上させた電界発光装置の薄膜トランジスタを提供することにある。

0017

また、本発明の第2目的は前記薄膜トランジスタを有する電界発光装置を提供することにある。

0018

また、本発明の第3目的は前記電界発光装置の製造方法を提供することにある。

課題を解決するための手段

0019

このような本発明の第1目的を具現するため、本発明は第1電極と、第1電極上に配置されて、第1電極を絶縁させる絶縁層と、第1電極の位置に対応して絶縁層上に配置され、第1電極に印加された電圧によって電気的抵抗が減少される第1半導体パターンと、第1半導体パターン上に配置され、第1半導体パターンの表面損傷によって第1半導体パターンを通じて流れる電流量が歪曲されることを防止するためのエッチング阻止層と、エッチング阻止層の第1部分に重なるように第1半導体パターンに電気的に連結された第2電極と第1端部がエッチング阻止層の第2部分に重なるように第2半導体パターンに電気的に連結され、第2端部が有機発光層の一側に配置されたアノード電極に連結された第3電極と、を含む電界発光装置の薄膜トランジスタを提供する。

0020

また、本発明の第2目的を具現するため、本発明は第1ソース電極に印加されたデータ信号を第1ゲート電極に印加されたタイミング信号によって第1ドレーン電極に出力する第1半導体パターンの上面に第1半導体パターンの損傷を防止する第1エッチング阻止パターンが配置された第1薄膜トランジスタと、第1薄膜トランジスタから出力されたデータ信号のレベルに対応して第2ソース電極に印加された第1駆動電流の電流量を制御して第2ドレーン電極に第2駆動電流を出力する第2半導体パターンの上面に第1半導体パターンのエッチングを防止する第2エッチング阻止パターンが配置された第2薄膜トランジスタと、第2駆動電流が印加されるアノード電極、透明電極の上面に配置された有機発光層及び有機発光層の上面に配置されたカソード電極と、を含む電界発光装置を提供する。

0021

また、本発明の第3目的を具現するため、本発明は基板に形成された第1導電層をパターニングして第1ゲート電極を有するゲートバスライン及び第2ゲート電極を形成する段階と、基板の全面的にかけて第1絶縁層を形成する段階と、絶縁層の全面的にかけて第1半導体層を形成する段階と、第1半導体層のうち第1及び第2ゲート電極と対応する部分にそれぞれ第1及び第2エッチング阻止パターンを形成する段階と、基板上に第1及び第2エッチング阻止パターンが覆われるように第2半導体層を形成する段階と、第2半導体層の全面的にかけて第2導電層を形成する段階と、第2導電層、第2半導体層及び第1半導体層をパターニングして、第1ゲート電極と対応する所に第1半導体パターン、第1半導体パターンに連結された第1ソース電極を有するデータバスライン、第1半導体パターンに連結された第1データ電極、第2ゲート電極と対応する所に第2半導体パターン、第2半導体パターンに連結された第2ソース電極を有する電力供給ライン及び第2半導体パターンに連結された第2ドレーン電極を形成する段階と、第2ドレーン電極に連結された有機発光素子を形成する段階と、を含む電界発光装置の製造方法を提供する。

0022

本発明によると、有機電界発光装置に含まれた薄膜トランジスタの半導体パターンが損傷されないようにして、半導体パターンに流れる電流量が歪曲または変更されることを防止し有機電界発光装置から発生した映像の表示品質を大きく向上させる。

0023

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。

0024

図1は本発明による電界発光装置の薄膜トランジスタ示す概念図である。

0025

図1に示すように、薄膜トランジスタ(100)は、第1電極(110)、絶縁層(120)、半導体パターン(130)、エッチング阻止パターン(140)、第2電極(150)及び第3電極(160)を含む。本実施例で薄膜トランジスタ(100)は基板(10)の上面に形成される。

0026

第1電極(110)は基板(10)の上面に形成される。第1電極(110)は例えば、アルミニウムアルミニウム合金、銅及び銅合金などのように加工性がすぐれて、電気的抵抗が非常に低い導電性薄膜である。本実施例で、第1電極(110)には半導体パターン(130)の電気的抵抗を急激に減少させるためのしきい電圧以上の電圧が印加される。

0027

絶縁層(120)は第1電極(110)の上面に配置される。本実施例で、絶縁層(120)は基板(10)に形成された第1電極(110)が覆われるように全面的にかけて亘って形成される。絶縁層(120)は透明で電気的抵抗が高い酸化シリコーン薄膜、窒化シリコーン薄膜などで形成される。

0028

半導体パターン(130)は絶縁層(120)の上面に配置される。本実施例で、半導体パターン(130)は第1半導体パターン(132)、第2半導体パターン(134)及び第3半導体パターン(136)で構成される。第1半導体パターン(132)はアモルファスシリコン薄膜をパターニングして形成し、第2半導体パターン(134)及び第3半導体パターン(136)はアモルファスシリコン薄膜に導電性不純物であるドーパントが注入されたn+アモルファスシリコン薄膜(n+)をパターニングして形成される。

0029

具体的に、第1半導体パターン(132)は絶縁層(120)のうち第1電極(110)の上部に配置される。第1半導体パターン(132)は第1電極(110)の平面的より多少大きい平面的を有する。第1半導体パターン(132)は、第1電極(110)に印加されたしきい電圧以上の電圧によって電気的抵抗が電子の移動が可能な位に低くなる。

0030

第2半導体パターン(134)及び第3半導体パターン(136)は、第1半導体パターン(132)の上面に配置される。第2半導体パターン(134)及び第3半導体パターン(136)は、第1半導体パターン(132)の上面に相互所定の間隔で離隔されて形成にされている。

0031

エッチング阻止パターン(140)は第1半導体パターン(132)の上面に配置される。エッチング阻止パターン(140)の第1端部(140a)には第2半導体パターン(134)の一部がオーバーラップされ、エッチング阻止パターン(140)の第2端部(140b)には第3半導体パターン(146)の一部がオーバーラップされる。エッチング阻止パターン(140)は第2半導体パターン(134)及び第3半導体パターン(136)が形成される途中工程において、第1半導体パターン(132)がエッチバックされることを防止する。従って、第1半導体パターン(132)に流れる電流量の変更または歪曲は防止される。本実施例で、エッチング阻止パターン(140)は窒化シリコーン薄膜または酸化シリコーン薄膜が使用され、エッチング阻止パターン(140)の厚さは望ましくは100Å〜2000Å位であることが望ましい。

0032

第2電極(150)は、第2半導体パターン(134)と電気的に連結され、第3電極(160)は第3半導体パターン(136)と電気的に連結される。望ましくは、第2電極(150)は第2半導体パターン(134)と等しい形状形象及び等しい平面パターン的を有し、第3電極(136)は第3半導体パターン(136)と等しい形状形象及び等しい平面的パターンを有する。第2電極(150)及び第3電極(160)は加工性が豊かで、電気的抵抗が非常に小さなアルミニウムまたはアルミニウム合金で形成される。本実施例で、第3電極(160)は有機発光層(180)の一側に配置されたアノード電極(170)に連結され、第3電極(160)から出力された駆動電流をアノード電極(170)に伝達する。

0033

本の実施例によれば、ドーパントがイオン注入されたn+アモルファスシリコン薄膜及びn+アモルファスシリコン薄膜の下部に配置されたアモルファスシリコン薄膜の間にエッチング阻止パターンを形成して、n+アモルファスシリコン薄膜をパターニングする工程において、途中アモルファスシリコン薄膜がエッチングされることを防止する。そして、してアモルファスシリコン薄膜を通過する電流量が変更されたり、るか歪曲されることを防止して、有機電界発光装置の映像品質が低下されることを防止する。

0034

図2は本発明による電界発光装置を示す概念図である。図3図2の電界発光装置を示す平面図で、図4図3のA−A線に沿って切断した断面図である。

0035

図2ないし図4に示すように、電界発光装置(200)は図2参照符号10で示された基板上に形成される。電界発光装置(200)はスイッチングトランジスタ(TFT1)、駆動トランジスタ(TFT2)、ストレージキャパシター(Cst)、ゲートバスライン(GBL)、データバスライン(DBL)、電力供給ライン(PSL)及び有機発光素子(EL)を含む。

0036

ゲートバスライン(GBL)は、図2に示された座標係の第1方向に形成される。ゲートバスライン(GBL)は電気的抵抗が非常に低いアルミニウム、アルミニウム合金などで形成される。本実施例では一つのゲートバスライン(GBL)が図示されているが、基板(10)には複数個のゲートバスライン(GBL)が形成される。例えば、フルカラー表示を実施し、解像図が1024×768である電界発光装置(200)は768個のゲートバスライン(GBL)を有する。各ゲートバスライン(GBL)は第1方向に伸び、複数個が第2方向に平行に配置される。第2方向は第1方向に対して実質的に垂直であるする。一方、ゲートバスライン(GBL)はゲート電極部(GE)をさらに含む。ゲート電極部(GE)はゲートバスライン(GBL)からは第2方向に延長される。ゲート電極部(GE)はフルカラー表示を遂行し、解像図が1024×768である電界発光装置(200)の場合には、でゲートバスライン(GBL)から1024×3個が等しい間隔に形成される。

0037

データバスライン(DBL)は図2に示された第2方向に延在するように形成される。データバスライン(DBL)は電気的抵抗が非常に低いアルミニウム、アルミニウム合金などで形成される。本実施例では1個のデータバスライン(DBL)が図示されているが、基板(10)には複数個のデータバスライン(DBL)が形成される。例えば、フルカラー表示を実施し、解像図が1024×768である電界発光装置(200)は1023×3個のデータバスライン(DBL)を有する。各データバスライン(DBL)は第2方向に伸び、複数個が第1方向に平行に配置される。一方、データバスライン(DBL)はソース電極部(SE)をさらに含む。ソース電極部(SE)はデータバスライン(DBL)からは第1方向に延長される。ソース電極部(SE)はフルカラー表示を実施し、解像図が1024×768である電界発光装置の場合には、でデータバスライン(DBL)から768個が同一の間隔で形成される。

0038

電力供給ライン(PSL)は、各データバスライン(DBL)と隣接する所に形成される。電力供給ライン(PSL)はデータバスライン(DBL)と等しく第2方向に延長される。電力供給ライン(PSL)では直流信号(Vdd)が印加される。

0039

スイッチングトランジスタ(TFT1)と駆動トランジスタ(TFT2)は、ゲートバスライン(GBL)、データバスライン(DBL)及び電力供給ライン(PSL)により取り囲まれた画素領域(210)ごとに形成される。

0040

スイッチングトランジスタ(TFT1)は、第1ゲート電極(G1)、第1半導体パターン(C1)、第1エッチング阻止パターン(ES1)、第1ソース電極(S1)及び第1ドレーン電極(D1)で構成される。

0041

第1ゲート電極(G1)はゲートバスライン(GBL)から延長された各ゲート電極部(GE)と電気的に連結される。

0042

第1半導体パターン(C1)は第1ゲート電極(G1)の上面に配置される。図4に示すように、第1半導体パターン(C1)は絶縁物質からなる絶縁層(220)によって第1ゲート電極(G1)と絶縁される。本実施例で、第1半導体パターン(C1)は第1アモルファスシリコンパターン(ASP1)、第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)で構成される。本実施例で、図2に図示された第1半導体パターン(C1)はアモルファスシリコン薄膜をパターニングしたアモルファスシリコンパターンである。第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)は、第1アモルファスシリコンパターン(ASP1)の上面に相互所定の間隔に離隔されて配置される。本実施例で、第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)は、導電性不純物であるドーパントが注入されたn+アモルファスシリコン薄膜をパターニングして形成される。

0043

第1エッチング阻止パターン(ES1)は、第1アモルファスシリコンパターン(ASP1)と、第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)との間に介在される。第1エッチング阻止パターン(ES1)は、第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)が形成される過程において、で第1アモルファスシリコンパターン(ASP1)がエッチングまたは損傷されないようにする。結果的に第1アモルファスシリコンパターン(ASP1)に流れる電流量が変更または歪曲されることを防止する。

0044

第1ソース電極(S1)は、第1n+アモルファスシリコンパターン(nASP1)の上面に配置され、第1n+アモルファスシリコンパターン(nASP1)に電気的に連結される。第1ソース電極(S1)の一部はデータバスライン(DBL)から延長されたソース電極部(SE)と電気的に連結される。

0045

第1ドレーン電極(D1)は第2n+アモルファスシリコンパターン(nASP2)の上面に配置され、第2n+アモルファスシリコンパターン(nASP2)に電気的に連結される。

0046

一方、図2に図示されたように駆動トランジスタ(TFT2)は画素領域(210)に配置される。駆動トランジスタ(TFT2)は第2ゲート電極(G2)、第2半導体パターン(C2)、第2エッチング阻止パターン(ES2)、第2ソース電極(S2)及び第2ドレーン電極(D2)で構成される。

0047

第2ゲート電極(G2)はスイッチングトランジスタ(TFT1)の第1ドレーン電極(D1)に電気的に連結される。

0048

第2半導体パターン(C2)は第2ゲート電極(G2)の上面に配置される。望ましくは、第2半導体パターン(C2)は絶縁物質からなる絶縁層(220)によって第2ゲート電極(G2)と絶縁される。本実施例で、第2半導体パターン(C2)は第2アモルファスシリコンパターン(ASP2)、第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)で構成される。本実施例で、第2アモルファスシリコンパターン(ASP2)は、アモルファスシリコン薄膜をパターニングして形成される。第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)は、第2アモルファスシリコンパターン(ASP2)の上面に相互所定の間隔で離隔されて配置される。本実施例で第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)は、導電性不純物であるドーパントが注入されたn+アモルファスシリコン薄膜をパターニングして形成される。

0049

第2エッチング阻止パターン(ES2)は、第2アモルファスシリコンパターン(ASP2)と、第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)との間に介在される。第2エッチング阻止パターン(ES2)は、第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)が形成される過程において、で第2アモルファスシリコンパターン(ASP2)がエッチングまたは損傷されないようにし、結果的に第2アモルファスシリコンパターン(ASP2)に流れる電流量が変更または歪曲されることを防止する。

0050

第2ソース電極(S2)は第3n+アモルファスシリコンパターン(nASP3)の上面に配置され、電力供給ライン(PSL)に電気的に連結される。

0051

第2ドレーン電極(D2)は第4n+アモルファスシリコンパターン(nASP4)の上面に配置され、有機発光素子(300)に連結される。

0052

ストレージキャパシタンス(Cst)は第2ゲート電極(G2)の一部である第1キャパシター電極部(Cst1)、電力供給ライン(PSL)の一部である第2キャパシター電極部(Cst2)、及び第1キャパシター電極部(Cst1)と第2キャパシター電極部(Cst2)との間に配置された誘電層によって行われる。誘電層は、絶縁層(220)からなる。ストレージキャパシタンス(Cst)は、一つのフレームの時間の間、第2ゲート電極部(G2)がターン-オン状態を維持するようにする。

0053

有機発光素子(300)は、図3に示す連結電極(305)、アノード電極(310)、有機発光層(320)及びカソード電極(330)で構成される。スイッチングトランジスタTFT1及びTFT2上には、参照符号340(図示せず)は第1層間絶縁膜340及びで、350は第2層間絶縁膜350が順に形成されているである。

0054

連結電極(305)は、スイッチングトランジスタ(TFT1)の第1ドレーン電極(D1)及びスイッチングトランジスタ(TFT2)の第2ゲート電極(G2)を連結する。連結電極(305)はアノード電極(310)のを成す物質と等しい物質で形成することが望ましい。

0055

アノード電極(310)は駆動トランジスタ(TFT2)の第2ドレーン電極(D2)に連結され、アノード電極(310)及び第2ドレーン電極(D2)には電力供給ライン(PSL)から供給された駆動電流が印加される。アノード電極(310)は透明で導電性であるインジウム錫酸化物またはインジウム亜鉛酸化物などからなる。

0056

有機発光層(320)は赤色有機発光物質緑色有機発光物質及び青色有機発光物質のうちいずれか一つからなる。各有機発光層(320)はアノード電極(310)とカソード電極(330)との間に配置される。

0057

カソード電極(330)はアノード電極(310)と向い合い、望ましくは抵抗が非常に低いアルミニウム及びアルミニウム合金などのような金属薄膜からなる。

0058

スイッチングトランジスタ(TFT1)の第1ゲート電極(G1)にゲートバスライン(GBL)からタイミング信号が印加されると、第1ソース電極(S1)は、データバスライン(DBL)からのデータ信号を第1ドレーン電極(D1)に出力する。第1ドレーン電極(D1)は、スイッチングトランジスタ(TFT2)の第2ゲート電極(G2)に、データ信号を印加する。よって、印加されるデータ信号のレベルに応じてスイッチングトランジスタ(TFT2)がターンオンし、よって、そのデータ信号のレベルに応じて、スイッチングトランジスタ(TFT2)の第2ソース電極(S2)に印加された直流信号(Vdd)の電流量が調整される。スイッチングトランジスタ(TFT2)の第2ドレーン電極(D2)には、電流量が調整された後の直流信号(Vdd)が出力される。

0059

上より、本の実施例によると、画素領域ごとに配置された薄膜トランジスタのアモルファスシリコンパターンが、アモルファスシリコンパターンの上面に配置されたn+アモルファスシリコンパターンを形成する途中において、エッチングまたは損傷されることを防止して、電界発光装置から発生する映像の表示品質をより向上させることができる。

0060

以下、本発明による電界発光装置を製造する方法に対して具体的に説明することにする。

0061

図5は本発明により第1マスクで第1ゲート電極及び第2ゲート電極を形成することを示す概念図である。図6図5のB−B線に沿って切断した断面図である。

0062

図5及び図6に示すように、基板(10)には全面的にかけてゲート金属薄膜化学気相蒸着またはスパッタリングなどの方法によって蒸着される。ゲート金属薄膜の表面にはフォトレジスト薄膜が塗布される。フォトレジスト薄膜は基板(10)にアラインされた第1パターンマスクによって露光される。第1パターンマスクによってゲート金属の表面にはフォトレジストパターンが形成される。ゲート金属薄膜はフォトレジストパターンをマスクとして用いてエッチングされ、フォトレジストパターンは現象されて除去される。従って、ゲート金属薄膜から基板(10)にはゲート電極部(GE)が形成されたゲートバスライン(GBL)、ストレージキャパシタンス(Cst)の第1キャパシター電極部(Cst1)を有する第2ゲート電極(G2)が同時に形成される。

0063

番目のパターンマスクによって形成されたゲートバスライン(GBL)は、図5に示された座標係の第1方向に沿って基板(10)上に形成される。ゲートバスライン(GBL)からは第2方向にゲート電極部(GE)が形成される。この時、ゲート電極部(GE)の一部は第1ゲート電極(G1)である。第2ゲート電極(G2)はゲート電極部(GE)と所定の距離離隔された所に形成される。第2ゲート電極(G2)は第1方向に形成され、第2ゲート電極(G2)からは第1キャパシター電極部(Cst1)が延長して形成される。第1キャパシター電極部(Cst1)は第2方向にゲートバスライン(GBL)と離隔されるように延長される。

0064

図7は本発明により第2マスクで第1、第2エッチング阻止層を形成することを示す概念図である。図8図7のC−C線に沿って切断した断面図である。

0065

図7及び図8に示すように、基板(10)には全面的にかけて絶縁層(220)が形成される。絶縁層(220)はゲート電極部(GE)が形成されたゲートバスライン(GBL)、第2ゲート電極(G2)及び第1キャパシター電極部(Cst1)をすべて覆う。図8に示すように、絶縁層(220)の上面には化学気相蒸着などの方法によって第1半導体層(230)が形成される。本実施例で、第1半導体層(230)はアモルファスシリコン薄膜である。絶縁層(220)の全面的にかけて形成された第1半導体層(230)には、エッチング阻止層が形成される。エッチング阻止層は第1半導体層(230)の上面に全面的にかけて形成される。続いて、エッチング阻止層(230)の上面にはスピンコーティングスリットコーティングなどの方法によってフォトレジスト薄膜が形成される。続いて、第2パターンマスクは、基板(10)にアラインされ、フォトレジスト薄膜は第2パターンマスクによって局所的に露光される。第2パターンマスクによってエッチング阻止層の上面に形成されたフォトレジスト薄膜はパターニングされ、エッチング阻止層にはフォトレジストパターンが形成される。エッチング阻止層は、フォトレジストパターンによって塞げられない部分は全部エッチングされて除去される。従って、第1半導体層(230)の上面には、第1エッチング阻止パターン(ES1)及び第2エッチング阻止パターン(ES2)が形成される。第1エッチング阻止パターン(ES1)は絶縁層(220)のうち第1ゲート電極(G1)の上面に局所的に形成され、第2エッチング阻止パターン(ES2)は第2ゲート電極(G2)の上面に局所的に形成される。

0066

図9は本発明により第3マスクで第1、第2ソース電極及び第1、第2ドレーン電極を形成することを示す概念図である。図10図9のD−D断面に沿って切断した断面図である。

0067

図9及び図10に示すように、第1エッチング阻止パターン(ES1)及び第2エッチング阻止パターン(ES2)が全部覆われるように、図8に図示された第1半導体層(230)の上面には化学気相蒸着などの方法によって第2半導体層が形成される。第2半導体層の上面には化学気相蒸着またはスパッタリング方法によって、ソース/ドレーン金属薄膜が形成される。ソース/ドレーン金属薄膜の上面にはスピンコーティング方法またはスリットコーティング方法によってフォトレジスト薄膜が塗布される。フォトレジスト薄膜が形成された基板(10)には第3パターンマスクがアラインされる。第3パターンマスクによってフォトレジスト薄膜には露光が実施される。従って、ソース/ドレーン金属薄膜の上面にはフォトレジストパターンが形成される。フォトレジストパターンのうち、第1エッチング阻止パターン(ES1)及び第2エッチング阻止パターン(ES2)の中央に対応する所は他の所よりフォトレジストパターンの高さが低く形成される。フォトレジストパターンの高さを互いに異なるようにするために、第3パターンマスクのうち、第1エッチング阻止パターン(ES1)及び第2エッチング阻止パターン(ES2)の中央部分はスリット露光される。続いて、ソース/ドレーン金属薄膜はフォトレジストパターンをマスクとして用いてパターニングされる。このとき、高さの低いフォトレジストパターンが形成された第1エッチング阻止パターン(ES1)及び第2エッチング阻止パターン(ES2)の中央部分においては、完全にソース/ドレーン金属薄膜がエッチングされるようになる。よって、ソース/ドレーン金属薄膜のパターニングによって、基板(10)には第1ソース電極(S1)が形成されたデータバスライン(DBL)、第1ドレーン電極(D1)、第2ソース電極部(S2)が形成された電力供給ライン(PSL)及び第2ドレーン電極(D2)が同時に形成される。続いて、第1ソース電極(S1)が形成されたデータバスライン(DBL)、第1ドレーン電極(D1)、第2ソース電極(D2)が形成された電力供給ライン(PSL)、第2ドレーン電極(D2)をマスクとして用いて、第2半導体層及び第1半導体層(230)が共ににパターニングされる。第2半導体層は第1ソース電極(S1)が形成されたデータバスライン(DBL)、第1ドレーン電極(D1)、第2ソース電極(S2)が形成された電力供給ライン(PSL)及び第2ドレーン電極(D2)の形状と等しくパターニングされる。従って、第1ソース電極(S1)の下部には、第1n+アモルファスシリコンパターン(nASP1)が形成されて、第1ドレーン電極(D1)の下部には第2n+アモルファスシリコンパターン(nASP2)が形成される。一方、第2ソース電極(S2)の下部には第3n+アモルファスシリコンパターン(nASP3)が形成され、第2ドレーン電極(D2)の下部には第4n+アモルファスシリコンパターン(nASP4)が形成される。第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)は相互に所定の間隔で離隔され、第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)も相互に所定の間隔で離隔されて形成される。

0068

第1半導体層は、第1ソース電極(S1)が形成されたデータバスライン(DBL)、第1ドレーン電極(D1)、第2ソース電極(S2)が形成された電力供給ライン(PSL)及び第2ドレーン電極(D2)がマスク役割をすることでこれらの形状と等しくパターニングされる。従って、第1n+アモルファスシリコンパターン(nASP1)及び第2n+アモルファスシリコンパターン(nASP2)の底面には、第1アモルファスシリコンパターン(ASP1)が形成され、第3n+アモルファスシリコンパターン(nASP3)及び第4n+アモルファスシリコンパターン(nASP4)の底面には第2アモルファスシリコンパターン(ASP2)が形成される。この時、第1アモルファスシリコンパターン(ASP1)は、第1n+アモルファスシリコンパターン(nASP1)、第1エッチング阻止パターン(ES1)及び第2n+アモルファスシリコンパターン(nASP2)によって中央部分のエッチングが防止される。第2アモルファスシリコンパターン(ASP2)も第3n+アモルファスシリコンパターン(nASP3)、第2エッチング阻止パターン(ES2)及び第4n+アモルファスシリコンパターン(nASP4)によって中央部分のエッチングが防止される。

0069

図11は本発明により第4マスクを使用して第1ドレーン電極及び第2ドレーン電極にコンタクトホールを形成することを示す概念図である。図12図10のE−E断面に沿って切断した断面図である。

0070

図11及び図12に示すように、基板(10)には化学気相蒸着方法などによって全面的にかけて第1層間絶縁膜(240)が形成される。第1層間絶縁膜(240)の上面にはスピンコーティングまたはスリットコーティングなどの方法によってフォトレジスト薄膜が形成される。第4パターンマスクによってフォトレジスト薄膜は、パターニングされて基板(10)にはフォトレジストパターンが形成される。フォトレジストパターンによって第1層間絶縁膜(240)はエッチングされる。第1層間絶縁膜(240)には第1ドレーン電極(D1)を露出させる第1コンタクトホール(CT1)、第2ゲート電極(G2)の一部を露出させる第2コンタクトホール(CT2)及び第2ドレーン電極(D2)の一部を露出させる第3コンタクトホール(CT3)が形成される。

0071

図13は本発明により第5パターンマスクで連結電極及びアノード電極を形成することを示す概念図である。図14図13のF−F断面に沿って切断した断面図である。

0072

図13及び図14に示すように、パターニングされた第1層間絶縁膜(240)の上面には、全面的にかけて透明で、電気的抵抗が非常に低い導電性アノード薄膜が形成される。アノード薄膜の表面にはスピンコーティングまたはスリットコーティング方法によってフォトレジスト薄膜が塗布され、第5パターンマスクは基板(10)にアラインされる。フォトレジスト薄膜は、第5パターンマスクを通過した光により露光されてフォトレジスト薄膜はパターニングされる。従って、アノード薄膜の上面にはフォトレジストパターンが形成される。アノード薄膜のうち、フォトレジストパターンによって塞げられない部分は全部エッチングされてアノード電極(310)及び連結電極(305)が形成される。アノード電極(310)は、第3コンタクトホール(CT3)を媒介にして第2ドレーン電極(D2)に連結され、連結電極(305)は第1コンタクトホール(CT1)を媒介にして第1ドレーン電極(D1)に電気的に連結され、及びさらに第2コンタクトホール(CT2)を媒介にして第2ゲート電極(G2)に電気的に連結される。

0073

最後に、図3または図4に示すように、第1層間絶縁膜(340)の上面には第2層間絶縁膜(350)が形成され、第2層間絶縁膜(350)の上面にはスピンコーティングまたはスリットコーティング方法によりフォトレジスト薄膜が形成される。第6パターンマスクが基板(10)にアラインされた状態で第6パターンマスクに光が走査されてフォトレジスト薄膜はパターニングされて第2層間絶縁膜(350)の上面にはフォトレジストパターンが形成される。

0074

フォトレジストパターンによって第2層間絶縁膜(350)はパターニングされて第2層間絶縁膜(350)にはアノード電極(310)が露出されるように開口が形成される。

0075

アノード電極(310)の上面には赤色有機発光層緑色有機発光層及び青色有機発光層で構成さた有機発光層が形成され、有機発光層(320)の上面には有機発光層(320)を被覆している金属薄膜をパターニングして形成したカソード電極(330)が形成される。

0076

カソード電極(330)の後側には有機発光層(320)を酸素または水分から保護するための密封キャップなどをさらに形成することが望ましい。

発明の效果

0077

以上、説明したように、有機発光層に印加される駆動電流を制御する薄膜トランジスタの半導体層の損傷によって駆動電流の変更及び歪曲による映像の品質低下を防止する效果を有する。

0078

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

図面の簡単な説明

0079

本発明による電界発光装置の薄膜トランジスタを示す概念図である。
本発明による電界発光装置を示す概念図である。
図2の電界発光装置を示す平面図である。
図3のA−A線に沿って切断した断面図である。
本発明により第1マスクで第1ゲート電極及び第2ゲート電極を形成することを示す概念図である。
図5のB−B線に沿って切断した断面図である。
本発明により第2マスクで第1、第2エッチング阻止層を形成することを示す概念図である。
図7のC−C線に沿って切断した断面図である。
本発明により第3マスクで第1、第2ソース電極及び第1、第2ドレーン電極を形成することを示す概念図である。
図9のD−D断面に沿って切断した断面図である。
本発明により第4マスクで第1ドレーン電極及び第2ドレーン電極にコンタクトホールを形成することを示す概念図である。
図10のE−E断面に沿って切断した断面図である。
本発明により第5パターンマスクで連結電極及びアノード電極を形成することを示す概念図である。
図13のF−F断面に沿って切断した断面図である。

符号の説明

0080

10基板
100薄膜トランジスタ
110 第1電極
120絶縁層
130半導体パターン
132 第1半導体パターン
134 第2半導体パターン
136 第3半導体パターン
140エッチング阻止パターン
140a 第1端部
140b 第2端部
150 第2電極
160 第3電極
180、320有機発光層
200電界発光装置
300有機発光素子
305連結電極
310アノード電極
330 カソード電極

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 半導体装置、および半導体装置の作製方法」が 公開されました。( 2019/09/12)

    【課題】オン電流が大きい半導体装置を提供する。【解決手段】トランジスタは、基板の上に配置された酸化物230aと、酸化物230aの上に配置された酸化物230bと、酸化物230aおよび酸化物230bを覆う... 詳細

  • リンテック株式会社の「 ガスバリア性フィルム、及び封止体」が 公開されました。( 2019/09/12)

    【課題】酸素や水蒸気等の気体の透過を防止する効果が高くガスバリア性に優れ、且つ、引張応力に対して破断し難く適度な柔軟性と強度とを備えた、ガスバリア性フィルムを提供する。【解決手段】本発明のガスバリア性... 詳細

  • 株式会社ジャパンディスプレイの「 光センサ装置」が 公開されました。( 2019/09/12)

    【課題】 高感度の光センサ装置を提供する。【解決手段】 光センサ装置は、絶縁基板10と、第1導電層CL1と、絶縁基板10と第1導電層CL1との間に配置された光センサ素子SEと、を備える。光センサ素... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ