図面 (/)

技術 ビット同期回路および光伝送システム局側装置

出願人 株式会社日立コミュニケーションテクノロジー
発明者 矢島祐輔芦賢浩加沢徹
出願日 2003年6月17日 (17年6ヶ月経過) 出願番号 2003-171680
公開日 2005年1月13日 (15年11ヶ月経過) 公開番号 2005-012305
状態 特許登録済
技術分野 光伝送方式 デジタル伝送方式における同期 光通信システム
主要キーワード 累計動作 検出所要 隣接位相 オフセット閾値 現在周期 位相切替 最短値 現在位相
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2005年1月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

受信バーストデータの全領域にわたる最適位相追従が可能なビット同期回路および光伝送システム局側装置を提供すること。

解決手段

受信バーストデータを多相データ列に変換する多相データサンプル部50と、最適位相データ列を示す制御信号を発生する位相判定部51と、多相データ列のうち、上記制御信号が示す最適位相データ列を選択的に通過させる出力データ選択部55と、上記最適位相データ列を上記基準クロックに同期したデータ列に変換するデータ同期化部60とからなり、位相判定部51が、同一バーストデータ受信期間中に上記最適位相データ列の検出動作を繰り返して実行し、最適位相が変動した時、上記出力データ選択部55が、上記データ同期化部60に供給する最適位相データ列を動的に切替えるようにしたビット同期回路。

概要

背景

複数の端末装置から送信されたバースト信号中継する伝送ステムとして、例えば、ITU−T勧告G.983.1“High Speed Optical Access Systems based on Passive Optical Network (PON) Techniques”(非特許文献1)に規定されたPONシステムがある。PONシステムは、図2に示すように、局側装置LT(Optical Line Terminal)1(1A、1B)に収容された光ファイバ11(11−1〜11−m)を光カプラスターカプラ)12で複数の支線光ファイバ13(13−1〜13−m)に分岐し、各支線光ファイバに加入者側装置ONU(Optical Network Unit)10(10−1〜10−n)を接続した構成をもつポイント対マルチポイント光伝送システムである。

概要

受信バーストデータの全領域にわたる最適位相追従が可能なビット同期回路および光伝送システム局側装置を提供すること。受信バーストデータを多相データ列に変換する多相データサンプル部50と、最適位相データ列を示す制御信号を発生する位相判定部51と、多相データ列のうち、上記制御信号が示す最適位相データ列を選択的に通過させる出力データ選択部55と、上記最適位相データ列を上記基準クロックに同期したデータ列に変換するデータ同期化部60とからなり、位相判定部51が、同一バーストデータ受信期間中に上記最適位相データ列の検出動作を繰り返して実行し、最適位相が変動した時、上記出力データ選択部55が、上記データ同期化部60に供給する最適位相データ列を動的に切替えるようにしたビット同期回路。

目的

本発明の目的は、バーストデータの受信期間中にも最適位相への動的な切替えが可能なビット同期回路および光伝送システム局側装置を提供する

効果

実績

技術文献被引用数
4件
牽制数
4件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

時系列的に受信されるバーストデータを装置内の基準クロック同期化するためのビット同期回路であって、受信バーストデータを互いに位相の異なる多相データ列に変換する多相データサンプル部と、上記多相データ列から基準クロックに対して最も位相余裕のある最適位相データ列を検出し、該最適位相データ列を示す制御信号を発生する位相判定部と、上記データサンプル部から出力された多相データ列のうち、上記制御信号が示す最適位相データ列を選択的に通過させる出力データ選択部と、上記出力データ選択部を通過したデータ列を上記基準クロックに同期したデータ列に変換して出力するデータ同期化部とを有し、上記位相判定部が、同一バーストデータの受信期間中に上記最適位相データ列の検出動作を繰り返して実行し、最適位相が変動した時、上記出力データ選択部が、上記位相判定部から出力される制御信号に応じて、上記データ同期化部に供給する最適位相データ列を動的に切替えることを特徴とするビット同期回路。

請求項2

前記位相判定部が、前記基準クロック周期で最適位相データ列を検出する第1手段と、上記第1手段による最適位相データ列の検出回数を位相別に累計し、累計値基準値に達した位相を最適位相として、前記最適位相データ列を示す制御信号を発生する第2手段とを有し、上記第2手段が、最適位相決定の都度、位相別検出回数をクリアして、上記位相別検出回数の累計を繰り返すようにしたことを特徴とする請求項1に記載のビット同期回路。

請求項3

前記第2手段が、各バーストデータにおける最初の最適位相を第1の累計基準値で決定し、その後は、上記第1の累計基準値とは異なる第2の累計基準値で最適位相を決定することを特徴とする請求項2に記載のビット同期回路。

請求項4

前記第2の累計基準値を前記第1の累計基準値よりも大きくしたことを特徴とする請求項3に記載のビット同期回路。

請求項5

前記最適位相データ列の動的な切替えに伴って前記出力データ選択部からの出力データ列に発生するデータ連続性乱れ補正するための手段を備えたことを特徴とする請求項1〜請求項4の何れかに記載のビット同期回路。

請求項6

前記多相データサンプル部から出力された最遅位相のデータ列から欠落補充データ列を生成し、上記欠落補充データ列を前記最適位相データ列と並列的に前記データ同期化部に供給するための手段を有し、前記位相判定部が、最適位相データの連続性を乱す所定条件位相変動を検出して、データ列補正信号を発生するための手段を有し、前記データ同期化部が、上記データ列補正信号に応じて、前記最適位相データ列と上記欠落補充データ列の中から出力データ列として転送すべきデータを選択するデータ転送制御手段を備えることを特徴とする請求項1〜請求項4の何れかに記載のビット同期回路。

請求項7

前記データ列補正信号の発生手段が、前記データ列補正信号として、最適位相が最遅位相から最進位相に変化したことを検出して第1制御信号を発生し、最適位相が最進位相から最遅位相に変化したことを検出して第2制御信号を発生し、前記データ転送制御手段が、前記最適位相データ列に対して、上記第1制御信号の発生時に供給されたデータを削除し、上記第2制御信号発生時に供給された最適位相データの直前に、上記第2制御信号発生時に供給された欠落補充データを補充するように、前記データの選択動作を行なうことを特徴とする請求項6に記載のビット同期回路。

請求項8

前記データ同期化部が、前記最適位相データ列の一部を蓄積するための第1メモリと、前記欠落補充データ列の一部を蓄積するための第2メモリと、上記第1、第2メモリからの読出しデータを前記出力データ列として選択的に出力するセレクタとを有し、前記データ転送制御手段が、前記第1、第2制御信号に応じて、上記セレクタと、上記第1、第2メモリへのデータの書込みおよび読出しを動的に制御することを特徴とする請求項7に記載のビット同期回路。

請求項9

1または複数の光ファイバを収容し、各光ファイバから光カプラ分岐された複数の支線光ファイバを介して複数の加入者側装置と接続される光伝送システム用の局側装置であって、上記各光ファイバを収容する各加入者線インタフェースが、上記光ファイバから受信した光信号電気信号に変換するための光/電気変換部に接続して、請求項1〜請求項8の何れかに記載されたビット同期回路を備えたことを特徴とする光伝送システム局側装置。

請求項10

1または複数の光ファイバを収容し、各光ファイバから光カプラで分岐された複数の支線光ファイバを介して複数の加入者側装置と接続される光伝送システム用の局側装置であって、上記各光ファイバを収容する各加入者線インタフェースが、上記光ファイバから受信した光信号を電気信号に変換するための光/電気変換部に接続して、請求項2〜請求項4の何れかに記載されたビット同期回路を有し、上記光/電気変換部が、受信バーストデータ毎に光信号識別用可変閾値を設定し、各バーストデータ間に発生する無信号区間内に上記閾値オフセット値リセットして、次バーストデータの光信号を待つ自動閾値制御(ATC)機能を備え、上記ビット同期回路が、上記光/電気変換部から供給される閾値リセット信号応答して、マスク期間を開始し、次バーストデータの光信号識別用可変閾値が確定した後にマスク期間を終了させるマスク信号の発生手段を有し、前記位相判定部の第2手段が、上記マスク信号が示すマスク期間中は、前記位相別検出回数の累計動作休止し、検出回数をクリアした状態を維持することを特徴とする光伝送システム局側装置。

技術分野

0001

本発明は、高速バースト信号装置内基準クロックに同期したデータ列に変換するためのビット同期回路および伝送ステムに関し、更に詳しくは、位相変動追従性に優れた高速バースト信号用のビット同期回路および光伝送システム局側装置に関する。

0002

複数の端末装置から送信されたバースト信号を中継する伝送システムとして、例えば、ITU−T勧告G.983.1“High Speed Optical Access Systems based on Passive Optical Network (PON) Techniques”(非特許文献1)に規定されたPONシステムがある。PONシステムは、図2に示すように、局側装置OLT(Optical Line Terminal)1(1A、1B)に収容された光ファイバ11(11−1〜11−m)を光カプラスターカプラ)12で複数の支線光ファイバ13(13−1〜13−m)に分岐し、各支線光ファイバに加入者側装置ONU(Optical Network Unit)10(10−1〜10−n)を接続した構成をもつポイント対マルチポイントの光伝送システムである。

0003

PON区間において、局側装置1から加入者側装置10に向かう下り方向のデータ伝送には、例えば、53バイトのATMセルが適用され、端末装置10から局側装置1に向かう上り方向のデータ伝送には、例えば、ATMセルに3バイトのオーバヘッドを付与した56バイトのセルが適用される。局側装置1は、局側装置内の基準クロックに同期した周波数f0、またはその逓倍周波数下り方向通信フレームを生成する。下り方向の通信フレームは、例えば、622.08Mbit/sの伝送速度を有し、各フレームは連続した224個のセルからなり、27セルに一個頻度制御セルが挿入される。PON区間の制御セルはPLOAMセルと呼ばれている。

0004

一方、上り方向の通信フレームは、下り方向よりも遅い100Mbit/sから155.52Mbit/s程度の伝送速度を有し、例えば、155.52Mbit/sの上り方向フレームは、53セルからなり、図3に示すように、複数の加入者側装置10−1〜10−nからの転送セルB(B1−1、B1−2、・・・、Bn−1、Bn−2、・・・)が光ファイバ11−1上で時分割多重される。

0005

各加入者側装置10は、下りフレームから基準クロックを抽出し、これに同期した周波数f0で、3バイトのオーバヘッドOHと53バイトのペイロード(ATMセル部)PLDとからなる56バイト長のセル(バーストデータ)Bを送出する。セルBの送出は、局側装置1がPLOAMセルで各加入者側装置10に指定したバースト期間(以下、バーストスロットと言う)Tb内に行なわれる。各バーストスロットの期間Tbは、数μ秒のオーダーである。また、オーバヘッドOHは、無信号のガードタイムGTと、プリアンブルPRと、デリミタDLとからなる。

0006

光スプリッタ12で分岐される支線光ファイバ13区間の長さは一様でないため、各加入者側装置が送信した上り伝送方向のセル(バーストデータ)は、基準クロックに対してそれぞれ異なった位相差で局側装置1に到達する。従って、局側装置1は、“1”、“0”の交番ビット列からなるプリアンブルPRの受信期間内に受信バースト毎のビット同期確立し、後続するデリミタDLでペイロードの先頭識別して、ATMセルを受信処理する必要がある。

0007

上述したビット同期用の代表的な回路技術として、例えば、PLL(Phase Locked Loop)や弾性表面波SAWフィルタからなるタイミング抽出回路によって、受信データからタイミングクロックを抽出し、該クロックに基づいて受信データをラッチするタイミングクロック抽出方式(従来技術1)と、装置内基準クロックから位相の異なる複数の内部クロックを生成しておき、受信データの位相に対して最も位相余裕のある内部クロックを選択してデータを受信処理する最適位相クロック選択方式(従来技術2)と、受信データから位相の異なる複数のデータ列を生成し、装置内基準クロック対して最も位相余裕のあるデータ列を選択する最適位相データ選択方式(従来技術3)とが知られている。

0008

最適位相クロック選択型(従来技術2)のビット同期回路は、例えば、図4に示すように、受信データと同一周波数をもつ装置内基準クロックCLから、1/n周期ずつ位相を異なるn相の基準クロックを生成するn相クロック生成部41と、受信データを上記n相の基準クロックでラッチし、位相の異なるn相のデータ列に変換する多相データサンプル部42と、該多相データサンプル部42から出力されるn相のデータ列について、隣接位相のデータ列間で比較処理を行うことによって、入力データの変化点を検出し、受信データ位相に対して最も位相余裕のある最適位相クロックを選択するための制御信号を発生する位相判定部43と、上記制御信号に従ってn相基準クロックの中から最適位相クロックを選択するクロック選択部44と、受信データを一時的に蓄積するためのFIFOバッファ45とからなり、受信データを上記最適位相クロックに従ってFIFOバッファ45に書込み、装置内基準クロックCLによって読出すようになっている。

0009

上記最適位相クロック選択型に属するビット同期回路は、例えば、特開平7−193562号(特許文献1)、特開平9−181713号(特許文献2)、特開平10−247903号(特許文献3)、特開平11−308204号(特許文献4)に開示されている。

0010

最適位相データ選択型(従来技術3)のビット同期回路は、例えば、図5に示すように、受信データを装置内基準クロックCLの1/n周期ずつ位相をずらしたn相のデータ列に変換する多相データサンプル部46と、該多相データサンプル部46から出力されるn相のデータ列について、隣接位相のデータ列間で比較処理を行うことによって、入力データの変化点を検出し、基準クロックCLに対して最も位相余裕のある最適位相データ列を選択するための制御信号を発生する位相判定部47と、多相データサンプル部46から出力されるn相のデータ列のうち、上記制御信号が示す最適位相データ列を選択的に出力する出力データ選択部48と、出力データ選択部48からの出力データを基準クロックCLに同期してラッチし、リタイミングされたデータ列として出力する出力データ同期化部49とからなる。
上記最適位相データ選択型に属するビット同期回路は、例えば、特開平9−162853号(特許文献5)、特開平9−36849号(特許文献6)に開示されている。

0011

PONシステムで局側装置1が受信する光信号は、光ファイバを通過中に減衰し、光信号の受信レベル送信元(加入者側装置)によって異なっているため、光電気変換部のATC(Automatic Threshold Control:自動閾値制御)機能によって、プリアンブルPRの受光レベルに応じて、バーストデータ毎に信号識別閾値可変に制御している。例えば、図6に示すように、オフセット閾値TH0でバーストデータB1のプリアンブルPR1の光信号を検出し、プリアンブルPR1の受光レベルに応じて、バーストデータB1用のATC閾値TH1を設定する。バーストデータB1の受信処理が終了すると、次バーストデータのガードタイムGT期間内に、ATC閾値をオフセット閾値TH0にリセットし、該オフセット閾値によって次バーストデータB2のプリアンブルPR2を検出する。

0012

光伝送システムでは、信号伝送媒体である光ファイバを通過中に光信号レベルが減衰するため、光伝送距離延ばすためには、光信号の受信部における受光感度の向上が要求される。受光レベルの低いバーストデータに対して最適なATC閾値を設定するためには、ガードタイムGT期間に設定する上記オフセット閾値TH0の値をできるだけ小さくする必要がある。しかしながら、オフセット閾値TH0の値を小さくすればするほど、光電気変換部がノイズに対して敏感になるため、ビット同期回路に誤った信号が入力され、ビット同期回路が誤動作する可能性がある。

0013

この問題に対処するため、例えば、特開平10−327159号(特許文献7)では、ATC閾値がリセットされてから次のバーストデータが受信されるまでの一定の期間、マスク信号によって、ビット同期回路の受信データを強制的に論理値“0”に固定することが提案されている。

背景技術

0014

【非特許文献1】
ITU−T勧告G.983.1“High Speed Optical Access Systems based on Passive Optical Network (PON) Techniques”
【特許文献1】
特開平7−193562号
【特許文献2】
特開平9−181713号
【特許文献3】
特開平10−247903号
【特許文献4】
特開平11−308204号
【特許文献5】
特開平9−162853号
【特許文献6】
特開平9−36849号
【特許文献7】
特開平10−327159号

0015

通信ネットワークにおけるトラフィック量の増加に伴って、アクセス網に適用されるPONシステムでも伝送速度の高速化が必要となり、例えば、ITU−T勧告G.984やIEEE勧告802.3ahにおいて、従来の100Mbit/sオーダーの伝送速度をGbit/sクラスにまで高速化したPONシステム(以下、G−PONと言う)の標準化が進められている。G−PONでは、加入者側装置10から局側装置1に向かう上り伝送方向のデータが、従来の固定長バーストデータ(ATMセル)形式に代えて、可変長バーストデータとなり、最大バースト長も従来の数μsより遥かに長い1ms程度にまで拡張される可能性がある。

0016

然るに、伝送速度が高速化されたG−PONシステムの局側装置用のビット同期回路を設計する場合、本質的にクロック抽出に時間がかかるタイミングクロック抽出方式(従来技術1)では、バーストデータ毎に長いプリアンブル区間を必要とし、実効的な伝送速度の低下をまねく。従って、G−PONシステムでは、ビット同期を高速化できる最適位相クロック選択方式(従来技術2)または最適位相データ選択方式(従来技術3)が有望となる。

0017

G−PONシステムでは、システムの柔軟性向上させるために、上り方向と下り方向のデータ周波数非同期となったシステム構成について考慮しておく必要がある。また、加入者側装置によって上り方向のデータ転送速度が異なるシステム構成、例えば、局側装置1の基準クロック周波数f0に対して、加入者側装置からの受信バーストのデータ周波数がf1〜fnの如く多様化したシステム構成についても考慮しておく必要がある。

0018

従来の最適位相クロック選択型または最適位相データ選択型のビット同期回路では、プリアンブルの受信期間中に一旦、最適位相が決まると、バーストデータの受信期間中は、最適位相クロックまたは最適位相データを変更することなく、受信データのビット同期を行なっていた。しかしながら、バーストデータ長が拡張されたG−PONのビット同期回路に最適位相クロック選択方式または最適位相データ選択方式を採用した場合、プリアンブル領域で決定した最適位相クロックまたは最適位相データが、ペイロード領域で発生する位相変動や周波数非同期によって、最適位相から外れる可能性がある。この場合、プリアンブル領域で決定した最適位相クロックまたは最適位相データに基づくリタイミングデータ不定になり、出力データにビットエラーが発生する。このため、G−PON用のビット同期回路には、受信バーストデータの全領域にわたる位相追従機能が必要となる。

0019

然るに、最適位相クロック選択方式では、ペイロード領域でのクロック切替えのタイミング制御と、クロック切替え時に発生するノイズ処理が容易でない。一方、最適位相データ選択方式では、後述するように、受信データの位相が装置内基準クロックに対して1周期以上変動した場合、最適位相データへの切替え時にデータの欠落重複によりデータ連続性乱れると言う問題がある。

発明が解決しようとする課題

0020

本発明の目的は、バーストデータの受信期間中にも最適位相への動的な切替えが可能なビット同期回路および光伝送システム局側装置を提供することにある。
本発明の他の目的は、受信バーストデータの全領域にわたる最適位相追従が可能なビット同期回路および光伝送システム局側装置を提供することにある。
本発明の更に他の目的は、バーストデータ受信中の最適位相追従過程で発生するデータ連続性の乱れを補正可能なビット同期回路および光伝送システム局側装置を提供することにある。

0021

上記目的を達成するため、本発明によるビット同期回路は、受信バーストデータを互いに位相の異なる多相のデータ列に変換する多相データサンプル部と、上記多相データ列から基準クロックに対して最も位相余裕のある最適位相データ列を検出し、該最適位相データ列を示す制御信号を発生する位相判定部と、上記データサンプル部から出力された多相データ列のうち、上記制御信号が示す最適位相データ列を選択的に通過させる出力データ選択部と、上記出力データ選択部を通過したデータ列を上記基準クロックに同期したデータ列に変換して出力するデータ同期化部とを有し、上記位相判定部が、同一バーストデータの受信期間中に上記最適位相データ列の検出動作を繰り返して実行し、最適位相が変動した時、上記出力データ選択部が、上記位相判定部から出力される制御信号に応じて、上記データ同期化部に供給する最適位相データ列を動的に切替えることを特徴とする。

0022

更に詳述すると、上記位相判定部は、例えば、基準クロック周期で最適位相データ列を検出する第1手段と、上記第1手段による最適位相データ列の検出回数を位相別に累計し、累計値基準値に達した位相を最適位相として、最適位相データ列を示す制御信号を発生する第2手段とを有し、上記第2手段が、最適位相決定の都度、位相別検出回数をクリアして、位相別検出回数の累計を繰り返すようにしたことを特徴とする。ここで、各バーストデータにおける最初の最適位相を第1の累計基準値で決定し、その後は、上記第1の累計基準値より大きい第2の累計基準値で最適位相を決定するようにすれば、ビット同期引き込みの迅速化と、バースト区間での安定したビット同期が可能となる。

0023

本発明の1つの特徴は、ビット同期回路が、最適位相データ列の動的な切替えに伴って出力データ選択部からの出力データ列に発生するデータ連続性の乱れを補正するための手段を備えたことにある。

0024

本発明の1実施例では、出力データ列に発生するデータ連続性の乱れを補正するために、ビット同期回路が、上記多相データサンプル部から出力された最遅位相のデータ列から欠落補充データ列を生成し、欠落補充データ列を最適位相データ列と並列的に前記データ同期化部に供給するための手段を有し、上記位相判定部が、最適位相データの連続性を乱す所定条件の位相変動を検出して、データ列補正信号を発生するための手段を有し、上記データ同期化部が、上記データ列補正信号に応じて、最適位相データ列と欠落補充データ列の中から出力データ列として転送すべきデータを選択するデータ転送制御手段を備える。

0025

上記データ列補正信号の発生手段は、データ列補正信号として、例えば、最適位相が最遅位相から最進位相に変化したことを検出して第1制御信号を発生し、最適位相が最進位相から最遅位相に変化したことを検出して第2制御信号を発生する。この場合、データ転送制御手段は、最適位相データ列に対して、上記第1制御信号の発生時に供給されたデータを削除し、上記第2制御信号発生時に供給された最適位相データの直前に、上記第2制御信号発生時に供給された欠落補充データを補充するように、データの選択動作を行なう。

0026

本発明は、少なくとも1本の光ファイバを収容し、各光ファイバから光カプラで分岐された複数の支線光ファイバを介して複数の加入者側装置と接続される光伝送システム用の局側装置において、上記各光ファイバを収容する各加入者線インタフェースが、上記光ファイバから受信した光信号を電気信号に変換するための光/電気変換部に接続して、上述したビット同期回路を備えたことを特徴とする。

課題を解決するための手段

0027

本発明の他の特徴は、上記光/電気変換部が、受信バーストデータ毎に光信号識別用可変閾値を設定し、各バーストデータ間に発生する無信号区間内に上記閾値をオフセット値にリセットして、次バーストデータの光信号を待つ自動閾値制御(ATC)機能を備え、上記ビット同期回路が、上記光/電気変換部から供給される閾値リセット信号応答して、マスク期間を開始し、次バーストデータの光信号識別用可変閾値が確定した後にマスク期間を終了させるマスク信号の発生手段を有し、上述した位相判定部の第2手段が、上記マスク信号が示すマスク期間中は、位相別検出回数の累計動作休止し、検出回数をクリアした状態を維持するようにしたことにある。
本発明の更に他の特徴と動作は、図面を参照して説明する以下の実施例から明らかになる。

0028

図7は、本発明のビット同期回路が適用されるG−PONシステムの局側装置1Aの構成を示す。
局側装置1Aは、PON区間の光ファイバ11(11−1〜11−m)に接続される1または複数の加入者線インタフェース2(2−1〜2−m)と、中継網14に接続される1または複数の局内/局間インタフェース4(4−1〜4−k)と、これらのインタフェース間でデータ交換するスイッチ部3とからなる。

0029

図8は、加入者線インタフェース2−i(i=1〜m)の1実施例を示す。
加入者線インタフェース2−iは、光ファイバ11−iに接続された光送受信部21と、光送受信部21で受信した上り方向の光信号を電気信号に変換するための光/電気変換部22と、光/電気変換部22に接続されたビット同期回路23と、ビット同期回路23からシリアルに出力されるビット信号を所定ビット単位並列データに変換する直並列変換部24と、直並列変換部24の出力データを識別して上り方向フレームの終端処理を行ない、上り方向フレームに含まれるユーザデータを上りデータバッファ26に蓄積する上りフレーム終端部25と、上りデータバッファ26の蓄積データを装置内の伝送速度で読出し、必要に応じてフォーマット変換した後、スイッチ部3に転送する装置内インタフェース27とを有する。

0030

上りフレーム終端部25は、上り方向フレームから各加入者側装置の送信データ蓄積状況を示す通知情報キュー情報)を抽出し、上り帯域制御部28に転送する。上り帯域制御部28は、管理者が予め指定した帯域設定情報と、上りフレーム終端部25から通知されたキュー情報とに基づいて、各加入者側装置に割当てるべき上り伝送方向の帯域を計算し、帯域管理テーブル29の内容を周期的に更新している。

0031

スイッチ部3から加入者線インタフェース2−iに振り分けられた下り伝送方向のユーザデータは、装置内インタフェース27から下りデータバッファ30に入力され、一時的に蓄積した後、下りフレーム生成部31により読み出される。下りフレーム生成部31は、下りデータバッファ30から読み出されたユーザデータ群監視制御データを付与して下り伝送方向フレームを生成し、電気光変換部32に出力する。光信号に変換された下り伝送方向フレームは、光送受信部21を介して光ファイバ11−iに送出される。

0032

図1は、ビット同期回路23の1実施例を示す。
本発明によるビット同期回路23は、最適位相データ選択方式を改良したものであり、多相データサンプル部50と、位相判定部51と、出力データ選択部55と、出力データ同期化部60とを備えている。

0033

多相データサンプル部50は、光/電気変換部22からシリアルに出力される受信信号(受信データ)をn相のデータ列DT(DT#0〜DT#n−1)に変換して出力する。上記n相データ列DT(DT#0〜DT#n−1)は、基準クロックCLの位相φ0に位相整合して出力されるが、内容的には、互いに基準クロックを1/n周期ずつずらしたタイミングにおける受信データのサンプリング値を示している。すなわち、多相データサンプル部50は、例えば、基準クロックCLを遅延して生成したn相のクロックCL#0〜CL#n−1で受信信号をラッチし、ラッチされたn相の信号を基準クロックCLに同期して読み出すことによってn相データ列を生成する。

0034

この場合、n相クロックCL#0〜CL#n−1は、受信信号または基準クロックCLのn倍の周波数をもつ高速クロックをn分周してもよいし、受信信号のn/2倍の周波数をもつクロックをその立ち上がりトリガとしてn/2分周し、その立ち下がりをトリガとしてn/2分周したものであってもよい。n相クロックCL#0〜CL#n−1は、リング発振器等を含む電圧制御発振器で生成することもできる。n相クロックを使用する代わりに、基準クロックのn倍の周波数でサンプリングした受信信号をnビットシフトレジスタに入力し、各ビット位置の蓄積データを基準クロック周期で並列的に読み出すようにしてもよい。

0035

位相判定部51は、上記n相データ列に含まれる受信信号の変化点から最適位相を識別し、該最適位相とマスク信号生成部54が発生するマスク信号Mとに基づいて、出力データ同期化部60に与えるべき切替え制御信号SCとデータ列補正信号SPを発生する。

0036

出力データ同期化部60は、出力データ選択部55とデータ転送制御部58とからなる。上記位相判定部51で生成した切替え制御信号SCは出力データ選択部55に与えられ、データ列補正信号SPはデータ転送制御部58に与えられる。出力データ選択部55は、多相データサンプル部50から出力されるn相データ列DT#0〜DT#n−1の中から、上記切替え制御信号SCに従って最適位相データ列D1を選択し、データ蓄積部57に供給する。

0037

本発明では、上記位相判定部51は、各バーストデータのプリアンブル領域の受信期間中のみならず、後続するペイロード領域の受信期間中も最適位相に追従し、上記切替え制御信号SCとデータ列補正信号SPを適宜発生する。

0038

本実施例では、多相データサンプル部50から出力されるn相データ列DT#0〜DT#n−1のうち、最遅位相のデータ列DT#n−1を欠落補充データ供給部56に供給しておき、データ列DT#n−1を最適位相データ列切替え時に発生する欠落データ補充用データD2として、最適位相データ列D1と同期させてデータ蓄積部57に供給する。

0039

データ蓄積部57は、最適位相データ列D1と欠落補充用データD2を一時的に蓄積するための第1、第2のバッファメモリを有し、これらのバッファメモリへのデータの書込みと読出しは、データ転送制御部58から供給される制御信号に従って制御されている。データ転送制御部58は、データ列補正信号SPに応じて、最適位相データ列D1の書込みと読出しを制御し、第1、第2バッファメモリからの読出しデータを選択的に出力することにより、重複データの削除と欠落データの補充を行なって、最適位相切替えに伴うデータ列の乱れを補正した形の出力データ列Doutを得る。

0040

図9は、位相判定部51の1実施例を示す。
位相判定部51は、装置内基準クロックCLの周期毎に、n相データ列DT(DT#0〜DT#n−1)のうちで装置内基準クロック位相φ0に対して最も位相余裕のあるデータ列を検出し、該データ列の位相を示す最適位相情報を発生するための最適位相検出部510と、最適位相データ列の検出回数を位相別に複数周期にわたって累計し、累計値が所定の基準値に達したデータ列を最適位相データ列と決定して、この最適位相データ列を示す平均化位相情報を出力する積分部520と、平均化位相情報とマスク信号Mに基づいて切替え制御信号SCとデータ列補正信号SP(進相制御信号SPaと遅相制御信号SPd)とを生成するための切替え制御部530とからなる。

0041

最適位相検出部510では、n相データ列DT#0〜DT#n−1を変化点パルス生成部511に供給すると共に、n相データ列のうちで最遅位相のデータ列DT#n−1を最遅位相データ遅延回路512で1周期分遅延して、変化点パルス生成部511に供給している。変化点パルス生成部511は、並列的に入力される現在周期(t=τ)におけるn相データ列DT#0(τ)〜DT#n−1(τ)と、前周期(t=τ−1)における最遅位相のデータ列DT#n−1(τ−1)について、隣接位相のデータ列間の排他的論理和をとることにより、信号変化の有無を示すn系列パルス(変化点パルス)を生成し、変化点エンコーダ513に出力する。

0042

変化点エンコーダ513は、n系列の変化点パルスから信号変化があったデータ列を検出し、該データ列の位相識別番号を出力する。信号変化が複数のデータ列で発生した場合は、複数の位相識別番号が生成されるが、同時に3つ以上のデータ列で信号変化が検出された場合は、信号変化が短周期ノイズに起因したものと判断し、位相識別番号の出力を抑制する。

0043

上記位相識別番号は、遅延回路514と最適位相演算部515に供給される。最適位相演算部515は、変化点エンコーダ513から出力された現在周期における位相識別番号と、遅延回路514から出力された1周期前の位相識別番号とに基づいて最適な位相の識別番号を判定し、最適位相情報S510として出力する。このように、2周期分の位相識別番号とその個数信号変化点発生数)から最適位相識別番号を判定することにより、ビット同期回路への入力信号デューティが変動した場合でも、最適位相を正確に判定することが可能となる。

0044

積分部520は、上記最適位相情報S510が供給される位相別データ計数部521および有効データ計数部522と、位相別データ計数部521に接続された位相識別番号保持部523とからなる。

0045

位相別データ計数部521は、n相データ列DT#0〜DT#n−1の位相識別番号と対応したn個のカウンタからなり、基準クロックCLの周期毎に、最適位相情報S510が示す位相識別番号と対応したカウンタの計数値インクリメントする。位相別データ計数部521は、計数値が一定値Nに達した時、該カウンタの識別番号(位相識別番号)を位相識別番号保持部523に出力すると共に、該位相別データ計数部521内の全ての計数値と有効データ計数部522の計数値をゼロにするためのリセット信号RST1を発生する。位相識別番号保持部523に保持された位相識別番号は、平均化位相情報S520として切替え制御部530に出力される。

0046

有効データ計数部522は、最適位相情報S510の入力回数、すなわち、バーストデータの入力ビット数カウントするためのカウンタを有し、該カウンタの計数値が一定値K(但し、N≦K<n(N−1))に達した時、上記カウンタと位相別データ計数部521内の全ての計数値をリセットするためのリセット信号RST2を発生する。位相別データ計数部521と有効データ計数部522は、マスク信号生成部54が発生するマスク信号Mがオフの期間中は、計数値をリセットした状態で計数動作を停止しており、マスク信号Mがオンの期間中に上述した計数動作を行う。

0047

ビット同期回路51において、各バーストデータの先頭部分で瞬時に同期引き込みを達成するためには、積分部520の平均化時間を極力短くする必要があるが、一旦、同期が確立した後は、瞬時ノイズに起因する誤った位相切替えを抑制するために、積分部520の平均化時間を或る程度長くすることが望まれる。

0048

そこで、本発明の好ましい実施例では、上記積分部520において、計数値パラメータNとしてN1、N2(但し、N1<N2)、計数値パラメータKとしてK1、K2(但し、K1<K2)の2種類を用意しておき、ガードタイムGTの受信期間中にATCがオフセット閾値TH0にリセットされた時、計数値パラメータとしてN1、K1を設定することによって、プリアンブルPRの受信期間に高速度の同期引き込みを行い、同期引き込み後にパラメータN2、K2に切替える。これによって、バーストデータが長くなった場合でも、ペイロード受信期間中のノイズ誤動作を抑制でき、バーストデータ毎の高速同期引き込みとノイズ耐力の両方を満足させることが可能となる。

0049

切替え制御部530は、位相比較部531と位相保持部532とからなる。
位相比較部531は、上記基準クロックの各周期で、平均化位相情報S520が示す位相識別番号を切替え制御信号SCとして出力している。位相比較部531は、積分部520から出力される平均化位相情報S520と、現在位相保持部532に保持されている現在の位相情報とを装置内基準クロックCL周期で比較し、位相情報(最適位相の識別子)に変化があった時、新たな位相情報を現在位相保持部532に保持する。

0050

現在位相保持部532に保持されている現在の位相情報が最進位相(データ列DT#0の位相)を示し、平均化位相情報S520が最遅位相(データ列DT#n−1の位相)を示した時、位相比較部531は、最遅位相への切替え制御信号SCと共に、進相制御信号SPaを発生する。現在位相保持部532に保持されている現在の位相情報が最遅位相を示し、新たな位相情報が最進位相を示した場合は、上記進相制御信号SPaの代わりに、遅相制御信号SPdを発生する。

0051

現在位相保持部532に保持された位相情報は、マスク信号Mがオフ状態の間はクリアされており、マスク信号がオン状態にある時、積分部520から出力された新たな位相情報が現在位相保持部532に保持される。位相比較部531は、マスク信号Mがオフ状態の間は、進相制御信号SPaと遅相制御信号SPdの発生動作を抑制している。

0052

図10は、積分部520の他の実施例を示す。
本実施例では、位相別データ計数部521をn系列のNビットカウンタ525−1〜525−nと、これらのカウンタに接続されたデコーダ524およびエンコーダ526で構成している。最適位相情報S510は、デコーダ524でデコードされ、最適位相情報S510が示す位相識別子と対応したNビットカウンタにカウントパルスが入力される。カウント動作の結果、何れかのNビットカウンタ525−jのカウント値がNに達した時、エンコーダ526が上記Nビットカウンタ525−jと対応した位相識別子を平均化位相情報S520として出力する。

0053

有効データ計数部522は、Kビットカウンタで構成され、デコーダ524の出力パルスORゲート527を介して上記Kビットカウンタに入力される。従って、Kビットカウンタは、最適位相情報S510の入力回数をカウントすることになる。Kビットカウンタ522の出力と、Nビットカウンタ525−1〜525−nの出力は、ORゲート529に入力され、ORゲート529の出力がこれらのカウンタのリセット信号RST(RST1+RST2)となる。本実施例では、マスク信号Mをインバータ528を介して上記ORゲート529に入力することにより、マスク信号Mがオフ状態にある時、Kビットカウンタのカウント値がKに達した時、または何れかのNビットカウンタ525のカウント値がNに達した時、リセット信号RSTを発生するようにしている。

0054

図11は、マスク信号生成部54の構成を示し、図12は、受信信号とマスク区間Tmとの関係を示す。ここに示した例では、各バーストは、無信号区間(ガードタイム)とプリアンブルPRに続いてペイロードを含んでいる。
マスク信号は、無信号区間でATC閾値がオフセット閾値TH0にリセットされてから次バーストデータのATC閾値が確定するまでの間にノイズによる誤動作を抑制するためのものである。

0055

図12に示した例では、マスク区間Tmの最短値Tminは、ATC閾値がオフセット値TH0にリセットされてから次バーストデータB12用のATC閾値TH2が確定する迄の区間であり、その最大値Tmaxは、ATC閾値がオフセット値TH0にリセットされてから、次バーストデータB12のプリアンブルPRに初期ビット同期確立に必要な期間Tbsを残した期間となる。従って、マスク信号生成部54は、プリアンブル長からATC閾値TH2の確定所要期間Δtとビット同期確立所要期間Tbsとを除いた期間Tw内に、プリアンブル信号を識別して、マスク区間Tmを終了させる。

0056

マスク信号生成部54は、図11に示すように、n相データ列DT(DT#0〜TD#n−1)に対してプリアンブル信号パタンを照合して、プリアンブル(PR)検出信号を発生するパタン照合部541と、ATCリセット信号をトリガとしてマスク信号Mをオフ状態にし、プリアンブル検出信号に応答してマスク信号Mをオン状態に戻す信号発生部545とからなる。

0057

図13は、パタン照合部541の1実施例を示す。
パタン照合部541は、データ列DT#0〜DT#n−1と対応する複数の照合部541−1〜541−nと、ORゲート544と、プリアンブルパタンの発生部545とからなる。各照合部541−i(i=1〜n)は、パタン発生部545から供給されるプリアンブルパタンY(t)と入力データXi(t)=DT#iとの相互相関演算を行なう相互相関演算部542と、上記相相関演算部542に接続された判定部543とからなり、相互相関演算部542の演算結果が「+1」または「−1」の時、判定部543からパタン検出信号が発生する。従って、何れかの照合部がパタン検出信号が発生した時、ORゲート544から信号発生部545にプリアンブル(PR)検出信号が出力される。

0058

ここでは、パタン照合部541をデータ列DT#0〜DT#n−1と対応するn個の照合部541−1〜541−nで構成したが、照合部の個数は相数nよりも少なくてもよい。例えば、n=4の場合に、2個の照合部を用意し、第1照合部にデータ列DT#0、第2照合部にデータ列DT#2を入力し、どちらかの照合部でプリアンブルパタンが検出された時、ORゲート544からプリアンブル(PR)検出信号が出力されるようにしてもよい。

0059

上述したプリアンブルパタンの検出所要時間(ウインドウ幅)は、図12に示した区間Tw内に設定できればよい。本発明の特徴の1つは、パタン照合部541がプリアンブル検出信号を発生した時点で、信号発生部545がマスク信号Mをオン状態に戻し、最適位相への追従動作が開始されるようにした点にある。

0060

最適位相データ選択型のビット同期回路では、受信信号(受信データ)の位相変動によって受信データ位相と装置内基準クロックの位相とが1周期以上ずれた場合、最適位相データの切替えに伴って、出力データ列にデータ(ビット)の欠落または重複が発生する。

0061

図14は、装置内基準クロックCLの周波数をf0、受信信号(受信データ)の周波数をf1とし、相数n=4とした場合のデータの欠落と重複の発生原因を示す。
図14において、(A)は受信データ列、(C)は装置内基準クロックCLを示す。また、(B)は、多相データサンプル部50において、基準クロック周期の1/4ずつ位相をずらした多相クロックC0、C1、C2、C3(但し、クロックC0は基準クロックCLと同相)の立ち上がりのタイミングで上記受信データ列をサンプリングした場合に得られるデータ列D#0、D#1、D#2、D#3を示す。

0062

(D)は、データ列D#0、D#1、D#2、D#3を基準クロックの位相φ0で位相整合した場合のデータ列DT#0、DT#1、DT#2、DT#3を示す。(D)に示したデータ列が、多相データサンプル部50から出力されるn相データ列DTとなる。ここで、データ列DT#0とDT#3の内容を比較して明らかなように、最遅位相データ列DT#3は、最進位相データ列DT#0よりも1周期分進んだ内容となることが判る。

0063

データの欠落は、例えば、局側装置と加入者側装置との間に存在する定常的な周波数偏差や、ジッタ(Jitter)またはワンダ(Wander)による一時的な周波数変動に起因して、周波数の関係がf1>f0の状態で、最適位相データ選択制御によって、最適位相が最進位相から最遅位相に切替えられた場合に発生する。現時点で最進位相データ列が選択されていると言うことは、受信データの変化点が、最進位相データ列DT#0と最遅位相データ列DT#3との中間付近に位置していることを意味している。従って、出力データ選択部55が、切替え制御信号SCに従って、最適位相データ列を最進位相データ列DT#0から隣接位相である最遅位相データ列DT#3に切替えた場合、(E)に示すように、選択部出力データD1において、データの一部(この例では、データc)が欠落する。

0064

データの重複は、周波数の関係がf1<f0の状態で、最適位相が最遅位相から隣接位相である最進位相に切替えられた場合に発生する。すなわち、出力データ選択部55が、切替え制御信号SCに従って、最遅位相データ列DT#3から最進位相データ列DT#0への切替えを行なった場合、(F)に示すように、選択部出力データD1において、データの一部(この例では、データc)が重複する。

0065

本発明において、上述したデータ連続性の乱れ(欠落データと重複データの発生)は、図1に示した欠落補充データ供給部56と出力データ同期化部60(データ蓄積部57とデータ転送制御部58)によって補正される。

0066

図15は、データ蓄積部57の1実施例を示す。
データ蓄積部57は、出力データ選択部55から供給される最適位相データ列D1の一部を一時的に蓄積するためのメモリ571と、欠落補充データ供給部56から供給される欠落補充データ列D2の一部を一時的に蓄積するためのメモリ572と、これらのメモリからの読出しデータを選択的に出力するセレクタ573とからなる。

0067

メモリ571へのデータD1の書込みと読出しは、書込み制御信号WAと読出し制御信号RAによって制御され、メモリ572へのデータD2の書込みと読出しは、書込み制御信号WBと読出し制御信号RBによって制御され、セレクタ573によるデータ選択は、選択制御信号SELによって制御されている。これらの制御信号は、図17で後述するデータ転送制御部58から与えられる。

0068

図16は、データ蓄積部57の機能を模式的に示した図である。
(A)は、図14と対応させて、出力データ選択部55による最進位相データ列DT#0から最遅位相データ列DT#3への切替え前後における最適位相データ列D1と欠落補充データ列D2を示している。図14では、最遅位相データ列DT#3は、最進位相データ列DT#0よりも1周期進んだ内容となっているが、欠落補充データ供給部56で最遅位相データ列DT#3を所定時間遅延して出力することによって、メモリ571、572には、欠落補充データ列D2と最適位相データ列D1とが同期した形で供給されている。

0069

出力データ選択部55が、切替え制御信号SCに従って最進位相データ列DT#0から最遅位相データ列DT#3への切替えを行なった時、メモリ571に供給される最適位相データ列D1からデータcが欠落する。そこで、本発明では、上記最進位相データ列DT#0から最遅位相データ列DT#3への切替え直後のデータ(この例では、データd)をメモリ571から読み出すタイミングで、読出し制御信号RAによるメモリ571からのデータ読出しを1周期分抑制する読出しディセーブル制御を行う。

0070

メモリ571からのデータ読出しの抑制期間中は、選択制御信号SELによって、セレクタ573に、メモリ572から読み出された欠落補充データcを出力データDoutとして出力させる。欠落補充データcの読出しが完了すると、メモリ571と572の次の読出しデータが一致する。従って、選択制御信号SELによって、セレクタ573の選択データをメモリ571側の切替え、メモリ571からのデータ読出し動作通常状態に戻すことによって、メモリ571から読み出されたデータd以降の最適位相データ列を出力データDoutとする。

0071

(B)は、最遅位相データ列DT#3から最進位相データ列DT#0への切替え前後における最適位相データ列D1と欠落補充データ列D2を示している。この場合、メモリ571に供給される最適位相データ列D1で、位相切替え直後のデータbが切替え直前のデータbと重複している。
そこで、本発明では、メモリ571に上記位相切替え直後の入力データbを書込むタイミングで、書込み制御信号WAによる最適位相データ列D1のメモリ571への書込みを1周期分抑制する書込みディセーブル制御を行う。この書込みディセーブル制御によって、メモリ571には重複データbを削除した最適位相データ列が書込まれることになり、メモリ571から正常な出力データ列Doutを読み出すことが可能となる。

0072

尚、重複データが発生すると、メモリ571に入力される最適位相データ列D1と、メモリ572に入力される欠落補充データ列D2との間で、互いに対応関係にあるデータの書込みタイミングに1周期分のずれが発生するが、メモリ571と572にそれぞれ複数周期分のデータを蓄積し、書込まれたデータを数周期遅れて読み出すようにしておけば、(A)の場合と同様、出力データDoutへの影響はない。

0073

図17は、データ転送制御部58の1実施例を示す。
データ転送制御部58は、書込み制御信号WAを発生するための第1書込み制御部581と、読出し制御信号RAおよび選択制御信号SELを発生するための第1読出し制御部582と、書込み制御信号WBを発生するための第2書込み制御部583と、読出し制御信号RBを発生するための第2読出し制御部584とからなり、これらの制御部は、装置内基準クロックCL(φ0)に同期してそれぞれの制御信号を生成する。

0074

前述したように、位相判定部51は、最進位相データ列DT#0から最遅位相データ列DT#3への切替え時(欠落データ発生時)に進相制御信号SPaを発生し、最遅位相データ列DT#3から最進位相データ列DT#0への切替え時(重複データ発生時)に遅相制御信号SPdを発生している。これらの進相制御信号SPaと遅相制御信号SPdは、第1書込み制御部581に入力されている。

0075

第1書込み制御部581は、メモリ571のメモリ領域を循環的に使用してデータ列D1を格納するように、装置内基準クロックCLに同期して、循環的な書込みアドレスを発生し、書込み制御信号WAとして出力する。進相制御信号SPaが入力された時は、その時点でのデータ書込みアドレス図16の(A)におけるデータdの書込みアドレス)を第1読出し制御部582に通知し、このアドレスでデータを読み出す時に読出しディセーブル制御を実行すべきことを指示する。遅相制御信号SPdが入力された時は、重複データ(図16の(B)におけるデータb)を廃棄するために、1周期分、メモリ571へのデータ書込みディセーブル制御を行なった後、通常の書込み制御信号WAの発生モードに戻る。

0076

第1読出し制御部582は、第1書込み制御部581と同様、メモリ571のメモリ領域を循環的にアクセスして受信データを読み出すように、装置内基準クロックCLに同期して循環的に読出しアドレスを発生し、読出し制御信号RAとして出力する。但し、次の読出しアドレスが上記第1書込み制御部581から通知された書込みアドレスに一致する場合は、セレクタ573の選択制御信号SELを切替え、1周期分、メモリ571のデータ読出しディセーブル制御を行ない、次の周期で、選択制御信号SELを元に戻し、上記書込みアドレスに一致した読出しアドレスを読出し制御信号RAとして出力する。

0077

第2書込み制御部583は、第1書込み制御部581と同様、メモリ572のメモリ領域を循環的に使用してデータ列D2を格納するように、装置内基準クロックCLに同期して循環的に書込みアドレスを発生し、書込み制御信号WBとして出力する。第2読出し制御部584は、第1読出し制御部582と同様、メモリ572のメモリ領域を循環的にアクセスして受信データを読み出すように、装置内基準クロックCLに同期して循環的に読出しアドレスを発生し、読出し制御信号RBとして出力する。

発明を実施するための最良の形態

0078

以上の実施例によれば、バーストデータの受信期間中の位相追従が可能となり、バーストデータ受信中に位相変動や、受信データと装置内基準クロックとの間の同期ずれが発生した場合でも、出力データ選択部で基準クロックに最適な位相をもつデータ列への動的な切替えが可能となる。また、最適位相が最進位相から最遅位相、または最遅位相から最進位相に切換えられたために、出力データ選択部の出力においてデータの連続性に乱れが生じた場合でも、これらの乱れを出力データ同期化部で補正することによって、連続性を保証した正常な同期化バーストデータを得ることが可能となる。

図面の簡単な説明

0079

以上の説明から明らかなように、本発明によれば、バーストデータの受信中に最適位相に柔軟に追従できるため、バーストデータが拡張、多様化されるG−PON用として好適なビット同期回路を提供できる。

図1
本発明によるビット同期回路の構成を示す図。
図2
本発明が適用されるPONシステムのネットワーク構成を示す図。
図3
PON区間の上り方向のデータ伝送を説明するための図。
図4
従来の最適位相クロック選択方式のビット同期回路の基本構成を示す図。
図5
従来の最適位相データ選択方式のビット同期回路の基本構成を示す図。
図6
PONシステムにおける自動閾値制御(ATC)を説明するための図。
図7
本発明のビット同期回路が適用されるPON局側装置の構成を示す図。
図8
PON局側装置における加入者線インタフェースの1実施例を示す図。
図9
図1に示したビット同期回路における位相判定部51の1実施例を示す図。
図10
図9に示した位相判定部51における積分部520の1実施例を示す図。
図11
図1に示したビット同期回路におけるマスク信号生成部54の1実施例を示す図。
図12
受信信号とマスク区間Tmとの関係を示す図。
図13
図11に示したマスク信号生成部54におけるパタン照合部541の1実施例を示す図。
図14
最適位相データの切替え伴うデータの欠落と重複の発生原因を説明するための図。
図15
図1に示したビット同期回路におけるデータ蓄積部57の1実施例を示す図。
図16
データ蓄積部57の機能を模式的に示した図。
図17
図1に示したビット同期回路におけるデータ転送制御部58の1実施例を示す図。
【符号の説明】
1:局側装置、2:加入者線インタフェース、3:スイッチ部、4:局内/局間インタフェース、10:加入者側装置、23:ビット同期回路、50:多相データサンプル部、51:位相判定部、54:マスク信号生成部、55:出力データ選択部、56:欠落補充データ供給部、57:データ蓄積部、58:データ転送制御部、60:出力データ同期化部、510:最適位相検出部、520:積分部、530:切替え制御部、541:パタン照合部、545:信号発生部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ