図面 (/)

技術 CMOSイメージセンサの製造方法

出願人 インテレクチュアル・ヴェンチャーズ・II・リミテッド・ライアビリティ・カンパニー
発明者 李源鎬
出願日 2004年3月25日 (16年9ヶ月経過) 出願番号 2004-088332
公開日 2004年11月18日 (16年1ヶ月経過) 公開番号 2004-327967
状態 特許登録済
技術分野 固体撮像素子 光信号から電気信号への変換
主要キーワード Nチャネル 入出力領域 光学映像 硬化ステップ 光感知 伝送トランジスタ フローティングノード バッファ増幅器
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2004年11月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

サリサイド防止膜形成領域内の異なるゲート幅ゲート上にサリサイド層を安定して形成することができるCMOSイメージセンサの製造方法を提供すること。

解決手段

画素領域である第1領域20、第2領域30、及び入出力領域である第3領域40が画定され、これらの領域上に異なるゲート幅のトランジスタを有する半導体基板10上にサリサイド防止膜15及びBARC膜16を形成した後、第3領域40を覆う第1パターン17を形成し、第1領域20のゲート13A上の防止膜15が露出するまでBARC膜16をエッチバックした後パターン17を除去し、第1領域20を覆う第2パターン18を形成し、第2領域30のゲート13B上の防止膜15が露出するまでBARC膜16をエッチバックした後パターン18を除去し、第1領域20及び第2領域30のゲート13A、13B上が十分に露出するまで、防止膜15をエッチバックする。

概要

背景

CMOSイメージセンサ光学映像電気的信号に変換させる半導体素子であって、光を感知する光感知部と、感知した光を電気的に信号処理してデータ化するロジック回路部とを含んで構成されている。CMOSイメージセンサは、各画素にCMOS技術を利用して形成されたMOSトランジスタを備えており、これを利用して逐次出力を検出するスイッチング方式によって動作するようになっている。

このようなCMOSイメージセンサは、通常、各単位画素に、受光素子である1個のフォトダイオードと、4個のNMOSトランジスタとを備えている。これらの4個のNMOSトランジスタは、フォトダイオードに集められる光電荷フローティングノード伝送する伝送トランジスタ、フローティングノードに保存されている電荷を排出してリセットさせるリセットトランジスタソースフォロワバッファ増幅器として作用する駆動トランジスタ、及びスイッチング及びアドレッシング役割をする選択トランジスタを含んで構成されている。

このようなCMOSイメージセンサでは動作速度の向上のためサリサイド層の適用が可能である。サリサイド層は、通常、ポリシリコン配線で構成されるゲート電極上とソースドレイン領域が形成される活性領域上との両方に形成される。しかし、CMOSイメージセンサにおいては、画素領域のフォトダイオードの保護、及び入出力(I/O)領域の高抵抗確保のため、サリサイド層をゲート電極上にのみ形成することが好ましかった。このためCMOSイメージセンサでは活性領域上面にはサリサイド層が形成されないように、サリサイド工程前に画素領域と入出力領域とをマスキングしていた。このようなサリサイド防止用マスクを利用する方法を以下に示す。

まず、半導体基板上に形成された活性領域、トランジスタのゲート電極及びゲートスペーサを覆うように、半導体基板上にサリサイド防止膜を形成し、該サリサイド防止膜上にBARC膜を形成する。次いで、ゲート電極上面の前記サリサイド防止膜が露出するまで、前記BARC膜をエッチバックした後、さらにゲート電極上面が露出するまでサリサイド防止膜をエッチバックする。このようにした後、サリサイド工程を行うことによって、露出されたゲート電極上にサリサイド層を形成し、活性領域の上にはサリサイド層が形成されないようにしていた。

概要

サリサイド防止膜形成領域内の異なるゲート幅ゲート上にサリサイド層を安定して形成することができるCMOSイメージセンサの製造方法を提供すること。画素領域である第1領域20、第2領域30、及び入出力領域である第3領域40が画定され、これらの領域上に異なるゲート幅のトランジスタを有する半導体基板10上にサリサイド防止膜15及びBARC膜16を形成した後、第3領域40を覆う第1パターン17を形成し、第1領域20のゲート13A上の防止膜15が露出するまでBARC膜16をエッチバックした後パターン17を除去し、第1領域20を覆う第2パターン18を形成し、第2領域30のゲート13B上の防止膜15が露出するまでBARC膜16をエッチバックした後パターン18を除去し、第1領域20及び第2領域30のゲート13A、13B上が十分に露出するまで、防止膜15をエッチバックする。 D

目的

本発明は上記課題を解決するためになされたものであって、活性領域上にサリサイド層が形成されるのを防ぐためサリサイド防止膜が形成される領域において、異なるゲート幅を有するトランジスタのゲート電極上にサリサイド層を安定して形成することができるCMOSイメージセンサの製造方法を提供することを目的としている。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

フィールド酸化膜により画素領域である第1領域、第2領域、及び入出力領域である第3領域が画定されており、これらの領域上に、活性領域、ゲート絶縁膜ゲート電極、及びゲートスペーサを有するトランジスタが形成された半導体基板であって、前記第2領域に形成された前記トランジスタの前記ゲート電極は前記第1領域に形成された前記トランジスタの前記ゲート電極より広いゲート幅を有する半導体基板上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、前記サリサイド防止膜上にBARC膜を形成するBARC膜形成ステップと、前記BARC膜上に前記第3領域を選択的に覆う第1フォトレジストパターンを形成する第1フォトレジストパターン形成ステップと、前記第1フォトレジストパターンをマスクとして、前記第1領域のゲート電極上面のサリサイド防止膜が露出するまで、前記第1領域及び前記第2領域の前記BARC膜をエッチバックする第1エッチバックステップと、前記第1フォトレジストパターンを除去する第1フォトレジストパターン除去ステップと、前記BARC膜及び前記サリサイド防止膜上に前記第1領域を選択的に覆う第2フォトレジストパターンを形成する第2フォトレジストパターン形成ステップと、前記第2フォトレジストパターンをマスクとして、前記第2領域のゲート電極上面のサリサイド防止膜が露出するまで、前記第2領域及び前記第3領域の前記BARC膜をエッチバックする第2エッチバックステップと、前記第2フォトレジストパターンを除去する第2フォトレジストパターン除去ステップと、前記第1領域及び前記第2領域のゲート電極上面が十分に露出するまで、前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップとを含むことを特徴とするCMOSイメージセンサの製造方法。

請求項2

前記サリサイド防止膜は、HLD酸化膜またはO3−USG膜からなることを特徴とする請求項1記載のCMOSイメージセンサの製造方法。

請求項3

前記第1フォトレジストパターンは、前記第3領域を選択的に覆うサリサイド防止用マスクを利用して形成することを特徴とする請求項1記載のCMOSイメージセンサの製造方法。

請求項4

前記第2フォトレジストパターンを、Nチャネルストップレチクルネガティブフォトレジスト膜とを用いた露光及び現像を行って形成することを特徴とする請求項1記載のCMOSイメージセンサの製造方法。

請求項5

前記第1フォトレジストパターン形成ステップより前に、前記BARC膜を硬化させるBARC膜硬化ステップをさらに含むことを特徴とする請求項1記載のCMOSイメージセンサの製造方法。

請求項6

前記BARC膜の硬化を、ハードベークまたはUVベークで行うことを特徴とする請求項5記載のCMOSイメージセンサの製造方法。

技術分野

0001

本発明はCMOSイメージセンサの製造方法に関し、特にサリサイド(Salicide)層を有するCMOSイメージセンサの製造方法に関する。

背景技術

0002

CMOSイメージセンサは光学映像電気的信号に変換させる半導体素子であって、光を感知する光感知部と、感知した光を電気的に信号処理してデータ化するロジック回路部とを含んで構成されている。CMOSイメージセンサは、各画素にCMOS技術を利用して形成されたMOSトランジスタを備えており、これを利用して逐次出力を検出するスイッチング方式によって動作するようになっている。

0003

このようなCMOSイメージセンサは、通常、各単位画素に、受光素子である1個のフォトダイオードと、4個のNMOSトランジスタとを備えている。これらの4個のNMOSトランジスタは、フォトダイオードに集められる光電荷フローティングノード伝送する伝送トランジスタ、フローティングノードに保存されている電荷を排出してリセットさせるリセットトランジスタソースフォロワバッファ増幅器として作用する駆動トランジスタ、及びスイッチング及びアドレッシング役割をする選択トランジスタを含んで構成されている。

0004

このようなCMOSイメージセンサでは動作速度の向上のためサリサイド層の適用が可能である。サリサイド層は、通常、ポリシリコン配線で構成されるゲート電極上とソースドレイン領域が形成される活性領域上との両方に形成される。しかし、CMOSイメージセンサにおいては、画素領域のフォトダイオードの保護、及び入出力(I/O)領域の高抵抗確保のため、サリサイド層をゲート電極上にのみ形成することが好ましかった。このためCMOSイメージセンサでは活性領域上面にはサリサイド層が形成されないように、サリサイド工程前に画素領域と入出力領域とをマスキングしていた。このようなサリサイド防止用マスクを利用する方法を以下に示す。

0005

まず、半導体基板上に形成された活性領域、トランジスタのゲート電極及びゲートスペーサを覆うように、半導体基板上にサリサイド防止膜を形成し、該サリサイド防止膜上にBARC膜を形成する。次いで、ゲート電極上面の前記サリサイド防止膜が露出するまで、前記BARC膜をエッチバックした後、さらにゲート電極上面が露出するまでサリサイド防止膜をエッチバックする。このようにした後、サリサイド工程を行うことによって、露出されたゲート電極上にサリサイド層を形成し、活性領域の上にはサリサイド層が形成されないようにしていた。

発明が解決しようとする課題

0006

しかしながら、前記BARC膜のエッチバック工程は、画素領域を基準としてなされるため、画素領域のトランジスタのゲート幅より広いゲート幅を有するトランジスタが形成される別の領域では、画素領域でのBARC膜のエッチバックが完了しても、ゲート電極上面のサリサイド防止膜が露出されない場合があった。このため、その後、サリサイド防止膜のエッチバック工程を行っても、ゲート電極上面が十分に露出されない場合が生じ、安定したサリサイド層が形成されないという問題があった。そのため、製造したCMOSイメージセンサの特性及び信頼性が損なわれてしまうという問題があった。

0007

本発明は上記課題を解決するためになされたものであって、活性領域上にサリサイド層が形成されるのを防ぐためサリサイド防止膜が形成される領域において、異なるゲート幅を有するトランジスタのゲート電極上にサリサイド層を安定して形成することができるCMOSイメージセンサの製造方法を提供することを目的としている。

課題を解決するための手段

0008

本発明に係るCMOSイメージセンサの製造方法は、フィールド酸化膜により画素領域である第1領域、第2領域、及び入出力領域である第3領域が画定されており、これらの領域上に、活性領域、ゲート絶縁膜、ゲート電極、及びゲートスペーサを有するトランジスタが形成された半導体基板であって、前記第2領域に形成された前記トランジスタの前記ゲート電極は前記第1領域に形成された前記トランジスタの前記ゲート電極より広いゲート幅を有する半導体基板上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、前記サリサイド防止膜上にBARC膜を形成するBARC膜形成ステップと、前記BARC膜上に前記第3領域を選択的に覆う第1フォトレジストパターンを形成する第1フォトレジストパターン形成ステップと、前記第1フォトレジストパターンをマスクとして、前記第1領域のゲート電極上面のサリサイド防止膜が露出するまで、前記第1領域及び前記第2領域の前記BARC膜をエッチバックする第1エッチバックステップと、前記第1フォトレジストパターンを除去する第1フォトレジストパターン除去ステップと、前記BARC膜及び前記サリサイド防止膜上に前記第1領域を選択的に覆う第2フォトレジストパターンを形成する第2フォトレジストパターン形成ステップと、前記第2フォトレジストパターンをマスクとして、前記第2領域のゲート電極上面のサリサイド防止膜が露出するまで、前記第2領域及び前記第3領域の前記BARC膜をエッチバックする第2エッチバックステップと、前記第2フォトレジストパターンを除去する第2フォトレジストパターン除去ステップと、前記第1領域及び前記第2領域のゲート電極上面が十分に露出するまで、前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップとを含むことを特徴としている。

0009

また、前記サリサイド防止膜は、HLD酸化膜またはO3−USG膜からなることが望ましい。

0010

また、前記第1フォトレジストパターンは、前記第3領域を選択的に覆うサリサイド防止用マスクを利用して形成することが望ましい。

0011

また、前記第2フォトレジストパターンを、Nチャネルストップレチクルネガティブフォトレジスト膜とを用いた露光及び現像を行って形成することが望ましい。

0012

また、前記第1フォトレジストパターン形成ステップより前に、前記BARC膜を硬化させるBARC膜硬化ステップをさらに含むことが望ましく、好ましくは、前記BARC膜の硬化を、ハードベークまたはUVベークで行う。

発明の効果

0013

本発明に係るCMOSイメージセンサの製造方法によれば、活性領域上にサリサイド層が形成されるのを防ぐためサリサイド防止膜が形成される領域において、異なるゲート幅を有するトランジスタのゲート電極上にサリサイド層を安定して形成することができる。これにより、工程の再現性及び安定性を向上させ、製造するCMOSイメージセンサの特性及び信頼性を向上させることができる。

発明を実施するための最良の形態

0014

以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら説明する。

0015

図1Aないし図1Dは、本発明の実施の形態に係るCMOSイメージセンサの製造過程における断面構造工程順に示した図である。

0016

図1Aに示すように、まず、フィールド酸化膜11により画素領域である第1領域20、第2領域30、及び入出力領域である第3領域40が画定されており、これらの領域上に、活性領域、ゲート絶縁膜12、ゲート電極13A、13B、13C、及びゲートスペーサ14を有するトランジスタが形成された半導体基板10を準備する。この半導体基板10においては、第2領域30に形成されたトランジスタのゲート電極13Bは画素領域である第1領域20に形成されたトランジスタのゲート電極13Aより広いゲート幅を有する。

0017

次いで、サリサイド防止膜形成ステップとして、上記のようにトランジスタが形成された半導体基板10上にサリサイド防止膜15を形成する。サリサイド防止膜15は酸化膜、好ましくはHLD酸化膜またはO3−USG膜からなっており、約600ないし約700Åの厚さに形成する。

0018

次いで、BARC膜形成ステップとして、サリサイド防止膜15上にBARC膜16を塗布して形成する。BARC膜16は、少なくともゲート電極13A、13B、13Cの厚さより厚い厚さを有し、BARC膜16上面がゲート電極13A、13B、13C上のサリサイド防止膜15上面より上方に位置するように形成する。本実施の形態では、その後BARC膜硬化ステップとして、BARC膜16を硬化させる。BARC膜16の硬化を、ハードベーク(hard bake)またはUVベーク(UV−bake)で行う。

0019

次いで、第1フォトレジストパターン形成ステップとして、BARC膜16上に入出力領域である第3領域40を選択的に覆う第1フォトレジストパターン17を形成する。従来、このようなサリサイド防止用マスクの形成には、画素領域と入出力領域との両方をマスキングするフォトレジストパターンを形成していたが、本実施の形態に係るCMOSイメージセンサの製造方法においては、画素領域である第1領域20を露出し、入出力領域である第3領域40を選択的に覆う第1フォトレジストパターン17を形成する。第1フォトレジストパターン17は、第3領域40を選択的に覆うサリサイド防止用マスクを利用して形成するとよい。

0020

次いで、図1Bに示すように、第1エッチバックステップとして、第1フォトレジストパターン17(図1A参照)をマスクとして、画素領域である第1領域20のゲート電極13A上面のサリサイド防止膜15が露出するまで、第1領域20及び第2領域30のBARC膜16をエッチバックする。このエッチバックを行った後でも、画素領域である第1領域20より広いゲート幅を有するトランジスタが形成される第2領域30では、通常、ゲート電極13B上面のサリサイド防止膜15が露出されず、サリサイド防止膜15上にBARC膜16が所定厚さ残留している。

0021

次いで、第1フォトレジストパターン除去ステップとして、通常の方法により第1フォトレジストパターン17を除去する。

0022

次いで、第2フォトレジストパターン形成ステップとして、BARC膜16及び露出されたサリサイド防止膜15上に、第2領域30及び第3領域40を露出し、画素領域である第1領域20を選択的に覆う第2フォトレジストパターン18を形成する。この第2フォトレジストパターン18を形成するために専用のレチクルを用意してもよいが、本実施の形態では製造コストの上昇を抑えるため、CMOSイメージセンサの別の製造工程において、画素領域を選択的に開口させるNチャネルストップ用レチクルとネガティブフォトレジスト膜とを用いた露光及び現像を行って第2フォトレジストパターン18を形成している。

0023

次いで、図1Cに示すように、第2エッチバックステップとして、第2フォトレジストパターン18(図1B参照)をマスクとして、第2領域30及び入出力領域である第3領域40のBARC膜16を、第2領域30のゲート電極13B上面のサリサイド防止膜15が十分に露出するまで、エッチバックする。その際、入出力領域である第3領域40においては、ゲート電極13C上面に依然としてBARC膜16が残留している。

0024

次いで、第2フォトレジストパターン除去ステップとして、通常の方法により第2フォトレジストパターン18を除去する。

0025

次いで、図1Dに示すように、サリサイド防止膜エッチバックステップとして、第1領域20及び第2領域30の各々のゲート電極13A、13B上面が十分に露出するまで、サリサイド防止膜15をエッチバックする。この際、入出力領域である第3領域40ではゲート電極13C上に残留するBARC膜16によりゲート電極13C上面が露出されないので、後述するサリサイド工程の際にゲート電極13C上にサリサイド層が形成されるのを防ぐことができる。これにより、入出力領域で従来よりも高い抵抗の確保が可能となる。

0026

その後、図示していないが、基板上に第3フォトレジストパターンを形成して、活性領域上にサリサイド層が形成されない領域をマスキングし、他の領域を露出させた後、露出された領域のBARC膜とサリサイド防止膜とを除去し、第3フォトレジストパターンを除去した後、サリサイド工程を行う。

0027

本実施の形態に係るCMOSイメージセンサの製造方法によれば、画素領域より広いゲート幅を有するトランジスタが形成される別の領域に対して、BARC膜を2回に分けてエッチバックすることにより、サリサイド層を形成すべきゲート電極上のサリサイド防止膜を選択的に露出させ、該サリサイド防止膜を選択的にエッチバックすることにより、ゲート電極上面を十分に露出させることができる。その際、入出力領域のゲート電極上面はサリサイド防止膜に覆われており露出されない。したがって、活性領域上にサリサイド層が形成されるのを防ぐためサリサイド防止膜が形成される領域において、異なるゲート幅を有するトランジスタのゲート電極上にサリサイド層を安定して形成することができる。これにより、工程の再現性及び安定性を向上させ、製造するCMOSイメージセンサの特性及び信頼性を向上させることができる。また、入出力領域でのサリサイド層の形成を防ぐことができるので、従来よりも高い抵抗を確保することができる。

0028

なお、本発明は、上述した実施の形態の範囲に限定されるものではない。本発明の技術的範囲から逸脱することなく多くの変更や置き換えが可能であり、それらも本発明の技術的範囲に属する。

図面の簡単な説明

0029

本発明の実施の形態に係るCMOSイメージセンサの製造過程において、半導体基板上にサリサイド防止膜及びBARC膜を形成し、該BARC膜上に入出力領域である第3領域を選択的に覆う第1フォトレジストパターンを形成した状態を示す断面図である。
本発明の実施の形態に係るCMOSイメージセンサの製造過程において、BARC膜をエッチバックした後、第1フォトレジストパターンを除去し、BARC膜及び露出されたサリサイド防止膜上に画素領域である第1領域を選択的に覆う第2フォトレジストパターンを形成した状態を示す断面図である。
本発明の実施の形態に係るCMOSイメージセンサの製造過程において、BARC膜をエッチバックして第2領域のゲート電極上面のサリサイド防止膜を露出させた後、第2フォトレジストパターンを除去した状態を示す断面図である。
本発明の実施の形態に係るCMOSイメージセンサの製造過程において、サリサイド防止膜をエッチバックして第1領域及び第2領域のゲート電極上面を露出させた状態を示す断面図である。

符号の説明

0030

10半導体基板
11フィールド酸化膜
12ゲート絶縁膜
13A、13B、13Cゲート電極
14ゲートスペーサ
15サリサイド防止膜
16BARC膜
17 第1フォトレジストパターン
18 第2フォトレジストパターン
20 第1領域
30 第2領域
40 第3領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • コニカミノルタ株式会社の「 近赤外線吸収性組成物、近赤外線吸収性膜及び固体撮像素子用イメージセンサー」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明の課題は、長期間にわたる保存における、構成材料の分散安定性及び近赤外線カット安定性に優れた近赤外線吸収性組成物と、これを用いて形成した近赤外線吸収性膜と、当該近赤外線吸収性膜を... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • シャープ株式会社の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】位相差AFの精度を従来よりも向上させる。【解決手段】撮像装置(100)において、画素アレイ(10)には、異なる偏光特性を有する偏光フィルタを備えた複数の位相差画素によって、偏光ユニットが構成さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ