図面 (/)

技術 電磁ビームを放出する半導体チップおよびその製造方法

出願人 オスラムオプトセミコンダクターズゲゼルシャフトミットベシュレンクテルハフツング
発明者 シュテファンバーダードミニクアイゼルトベルトルトハーンシュテファンカイザー
出願日 2003年9月30日 (17年3ヶ月経過) 出願番号 2003-341558
公開日 2004年4月22日 (16年8ヶ月経過) 公開番号 2004-128507
状態 特許登録済
技術分野 発光ダイオード LED素子(パッケージ以外)
主要キーワード 目標破断個所 ストラクチャ化 延在面 熱伝導接触 表面構造化 半導体層スタック 部分面 択一選択
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2004年4月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

窒化物半導体材料ベースとして、n導電性半導体層11、p導電性半導体層13、その間の電磁ビーム生成領域12を有してエピタキシャル製造された半導体層スタック1と、支持板50と、その間に配置され、半導体層スタックから支持板方向に送射された電磁ビームを反射するミラー層40とを備えて成る半導体チップ光取り出し効率がそれ程技術コストをかけずに高められるようにする。

解決手段

ミラー層は、ビーム生成領域の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしている複数の平坦反射部分面14を有している。

概要

背景

 窒化物III−V化合物半導体材料ベースにした半導体層スタックとは、主立った特性が窒化物III−V化合物半導体材料によって決められている全部の半導体層スタックと捉えることができる。窒化物III−V化合物半導体材料は、V格子点窒素、殊にGaN,InGaN,AlGaNおよびInGaAlNを有している全部の半導体材料である。半導体層スタックは例えば従来のpn接合二重ヘテロ構造単一量子井戸構造(SQW構造)または多重量子井戸構造MQW構造)を有していることができる。この種の構造は当業者には公知であり、従ってここでの詳しい説明は省略する。

 冒頭に述べた形式半導体チップ電気エネルギー電磁エネルギーに変換するかまたはその逆である。これらはこのために通例1つの半導体ダイオード構造を有している。これはp導電性半導体層とn導電性の半導体層との間のいわゆる活性領域に電磁ビームを生成する。この種のチップの問題は、電磁ビームを生成する領域において生成されたビームのできるだけ多くの成分をチップから取り出すことである。

 一般に、支持体に配置されている、ビームを生成する半導体層スタックを含んでいる所謂薄膜LEDチップLED=Light Emitting Diode)では、薄い半導体層が成長基板ウェハ上でエピタキシャル成長される。この成長基板ウェハは、半導体層が支持体に例えばボンディングし直された後で剥がされる。

 この種の半導体チップは例えばDE10020464A1から公知である。そこでは、半導体層スタックの発出射面とは反対側の半導体層スタック表面にリフレクタが実現される。リフレクタは誘電体ミラーによってまたは同時に、半導体基体電気的なコンタクト形成のためにも用いられる反射性金属コンタクト面によって形成される。光の取り出しを改善するために、半導体基体の空いている表面全体が粗面化されて、半導体基体と周囲との間の取り出し面での全反射が妨げられ、ひいては半導体チップの光利用効率が高められるようにしている。

 この形式の半導体チップにおいて不都合なのは、取り出し面の粗面化のために少なくとも1つの付加的な工程が必要であり、このために付加的な時間、ひいてはコストがかかることになるということである。更に、この半導体チップの光利用効率は理論的最大値からまだ格段に離れている。

 今日まで、冒頭に述べた形式の半導体チップでは、p導電性の半導体層に向けられている半導体チップの光利用効率を改善するようにした措置は公知ではない。p導電性の窒化物III−V化合物半導体層の特別な問題は化学的または機械的処理に対して敏感であることである。このように処理された表面に低い熱伝導接触抵抗を有するコンタクトを製造するのは非常に難しい。それ故にエッチングまたは機械的な粗面化を用いてp導電性の半導体層を表面構造化するのは好ましくない。

 それ故に通例は択一選択的に、n導電性の半導体層がRIE(reactive ion etching)を用いてテクスチャ化される。いずれにせよこの方法は、n導電性の半導体層が成長基板ウェハから剥がされていることを前提としている。成長基板ウェハが取り除かれた側は、構造化のために必要なマスク層被着することができるようにするために、まず平坦化もされなければならない。表面をこのために適しているエッチング装置において構造化しかつその後でマスク層を除去するという別の工程が必要である。
DE10020464A1

概要

窒化物半導体材料をベースとして、n導電性の半導体層11、p導電性半導体層13、その間の電磁ビーム生成領域12を有してエピタキシャル製造された半導体層スタック1と、支持板50と、その間に配置され、半導体層スタックから支持板方向に送射された電磁ビームを反射するミラー層40とを備えて成る半導体チップの光取り出し効率がそれ程技術コストをかけずに高められるようにする。ミラー層は、ビーム生成領域の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしている複数の平坦な反射部分面14を有している。

目的

 本発明の課題は、高められた光利用効率を有しかつ大きな技術コストを必要としない、冒頭に述べた形式の半導体チップを提供することである。更に本発明の課題は、この種の半導体チップを製造するための方法を開発することである。

効果

実績

技術文献被引用数
0件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

 電磁ビームを放出する半導体チップであって、窒化物半導体材料ベースとしてエピタキシャル形成された半導体層スタック(1)を備え、該半導体層スタックはn導電性半導体層(11)と、p導電性半導体層(13)と、該両半導体層(11,13)間に配置されている、電磁ビームを生成する領域(12)とを有しており、前記半導体層スタック(1)が配置されている支持板(50)を備え、かつ該半導体層スタック(1)と支持板(50)との間に配置されているミラー層(40)を備え、該ミラー層は該半導体層スタック(1)から前記支持板(50)の方向に送射された電磁ビームを反射するそういう形式のものにおいて、前記ミラー層(40)は複数の平坦反射部分面(14)を有しており、該反射部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしていることを特徴とする半導体チップ。

請求項2

 p導電性半導体層(13)は支持板(50)の方の側にありかつミラー層(40)は該p導電性半導体層(13)の反射面(131)を用いて形成されており、該反射面は複数の部分面(14)を有しており、該部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしている請求項1記載の半導体チップ。

請求項3

 電磁ビームを放出する半導体チップであって、窒化物半導体材料をベースとしてエピタキシャル製造された半導体層スタック(1)を備え、該半導体層スタックはn導電性の半導体層(11)と、p導電性半導体層(13)と、該両半導体層(11,13)間に配置されている、電磁ビームを生成する領域(12)とを有しており、前記半導体層スタック(1)が配置されている支持板(50)を備え、かつ該半導体層スタック(1)と支持板(50)との間に配置されているミラー層(40)を備えたそういう形式のものにおいて、前記n導電性の半導体層(11)は前記支持板(50)とは反対の側にありかつ該n導電性の半導体層(11)または該n導電性の半導体層(11)上に存在している取り出し層(16)はビーム取り出し面(111)を有しており、該ビーム取り出し面はというと複数の平坦な取り出し部分面(14)を有しており、該取り出し部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ15°および70°の間の角度をなしていることを特徴とする半導体チップ。

請求項4

 取り出し層(16)は少なくとも部分的に、n導電性の半導体層(11)上に配置されている請求項2記載の電磁ビームを放出する半導体チップ。

請求項5

 n導電性の半導体層(11)または該n導電性の半導体層(11)上に存在している取り出し層(16)がビーム取り出し面(111)を有しており、該ビーム取り出し面はというと複数の平坦な取り出し部分面(14)を有しており、該取り出し部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ15°および70°の間の角度をなしている請求項1,2または4のいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項6

 反射部分面(14)ないし取り出し部分面(14)はピラミッド形状構造部(15)を請求項1から5までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項7

 ミラー層(40)は複数の異なっている層を有している請求項1から6までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項8

 ミラー層(40)は反射率の高い層(41)および/または保護層(42)および/または結合層(43)を有している請求項1から7までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項9

 反射率の高い層(41)は銀またはアルミニウムを含有している請求項8記載の電磁ビームを放出する半導体チップ。

請求項10

 保護層(42)はチタン窒化物を含んでいる請求項8または9記載の電磁ビームを放出する半導体チップ。

請求項11

 結合層(43)は金、錫および/またはこれら金属の合金から成っている請求項8から10までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項12

 n導電性の半導体層(11)の上に存在している取り出し層(16)はSiCを含有しているかまたはSiCから成っている請求項1から11までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項13

 半導体層スタック(1)は少なくとも1つのトレンチ(17)を有しており、該トレンチは複数の個別半導体層要素(18)を形成している請求項1から12までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項14

 前記半導体層要素(18)が平面において円、六角形四角形三角形またはこれらの形状の組み合わせを有するように延在している複数のトレンチ(17)が設けられている請求項11記載の電磁ビームを放出する半導体チップ。

請求項15

 前記半導体層要素(18)はそれぞれ、最大で10個のピラミッド形状の構造部(15)を含んでいる直径または幅を有している請求項11または12記載の電磁ビームを放出する半導体チップ。

請求項16

 単数ないし複数のトレンチ(17)は少なくとも、これらが少なくともビームを生成する領域(12)を切断する形で通っているような深さである請求項11から13までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項17

 単数ないし複数のトレンチ(17)の幅は少なくとも、トレンチの深さの2倍である請求項11から14までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項18

 単数ないし複数のトレンチ(17)は電気的に絶縁性でかつビームを生成する領域(12)から生成されるビームを通す材料(19)によって充填されている請求項11から15までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項19

 n導電性の半導体層(11)にビームを通す導電性のコンタクト層(2)が配置されている請求項11から15までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項20

 コンタクト層(2)はインジウム錫酸化物および/またはZnOを含んでいる請求項17記載の電磁ビームを放出する半導体チップ。

請求項21

 半導体チップは薄膜素子であり、該薄膜素子から、成長基板ウェハ(10)がエピタキシャル形成された半導体層スタック(1)の成長後少なくとも部分的に除去されている請求項1から20までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項22

 p導電性半導体層(13)はマグネシウムによってドーピングされている請求項1から19までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項23

 支持板(50)は砒化ガリウムまたは銅を含んでいる請求項1から20までのいずれか1項記載の電磁ビームを放出する半導体チップ。

請求項24

 電磁ビームを放出する、複数の半導体チップを製造するための方法であって、(a) 成長基板ウェハ(10)を用意し、(b) 該成長基板ウェハ(10)に、p導電性半導体層(13)と、n導電性の半導体層(11)と、該両半導体層(11,13)間に配置されている、電磁ビームを生成する領域(12)とを有している半導体層列エピタキシャル成長させ、ここでn導電性の半導体層(11)がまず成長基板ウェハ(10)に成長され、かつp導電性半導体層表面に複数の平坦な部分面(14)が形成され、該部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしており、(c) p導電性半導体層(13)上にミラー層(40)を被着し、(d) 該ミラー層(40)に支持板(50)を生成または被着し、(e) 前記成長基板ウェハ(10)の少なくとも一部を半導体層スタック(1)から除去し、(f) 前記n導電性の半導体層(11)にコンタクト層(2)を被着し、(g) 工程(a)ないし(f)で生成されたウェハを個別半導体チップに個別化するという工程を有している電磁ビームを放出する、複数の半導体チップを製造するための方法。

請求項25

 電磁ビームを放出する、複数の半導体チップを製造するための方法であって、(a) 成長基板ウェハ(10)を用意し、(b) 該成長基板ウェハ(10)に、p導電性半導体層(13)と、n導電性の半導体層(11)と、該両半導体層(11,13)間に配置されている、電磁ビームを生成する領域(12)とを有している半導体層列をエピタキシャル成長させ、ここでn導電性の半導体層(11)がまず成長基板ウェハ(10)に成長され、(c) p導電性半導体層(13)上に面状にミラー層(40)を被着し、(d) 該ミラー層(40)に支持板(50)を生成または被着し、(e) 前記成長基板ウェハ(10)の少なくとも一部を半導体層スタック(1)から除去し、(ea) 露出されているn導電性の半導体層(11)または成長基板ウェハ(10)の残っている部分をエッチングまたは機械的にストラクチャ化して、該n導電性の半導体層(11)の表面または成長基板ウェハの表面に複数の平坦な部分面(14)が形成され、該部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ15°および70°の間の角度をなしており、(f) 前記n導電性の半導体層(11)にコンタクト層(2)を被着し、(g) 工程(a)ないし(f)で生成されたウェハを個別半導体チップに個別化するという工程を有している電磁ビームを放出する、複数の半導体チップを製造するための方法。

請求項26

 前記工程(e)の後に、成長基板ウェハ(10)の残っている部分がn導電性の半導体層(11)の電気的なコンタクト形成のために少なくとも部分的にストラクチャ化される請求項24項記載の電磁ビームを放出する半導体チップ。

請求項27

 前記工程(f)の前に、n導電性の半導体層(11)または成長基板ウェハ(10)の残っている部分をエッチング法または機械的にストラクチャ化を用いて、該n導電性の半導体層の表面または成長基板ウェハの表面に複数の平坦な部分面(14)が形成され、該部分面は前記ビームを生成する領域(12)の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ15°および70°の間の角度をなしているようにする請求項24から26までのいずれか1項記載の方法。

請求項28

 反射勾配面(14)ないし取り出し面(14)はピラミッド形状の構造部(15)を形成する請求項24から27までのいずれか1項記載の方法。

請求項29

 複数の層を有するミラー層(40)を形成する請求項24から28までのいずれか1項記載の方法。

請求項30

 ミラー層(40)を次のようにして生成する:p導電性の半導体層(13)上に反射率の高い層(41)、該反射率の高い層(41)にまたは、これが存在していないとき、p導電性の半導体層(13)に保護層(42)および/または該保護層(42)または、これが存在していないとき、反射率の高い層(41)にまたは、これが存在していないとき、p導電性の半導体層(13)に結合層(43)を被着する請求項24から29までのいずれか1項記載の方法。

請求項31

 反射率の高い層(41)、保護層(42)および/または結合層(43)を蒸着またはスパッタリングによって被着する請求項30記載の方法。

請求項32

 前記工程(d)により、支持板(50)をミラー層(40)にはんだ付けまたは接着する請求項24から31までのいずれか1項記載の方法。

請求項33

 前記工程(f)の前に少なくとも1つのトレンチ(17)を半導体層スタック(1)にストラクチャ化し、該トレンチは少なくとも、n導電性の半導体層(11)および電磁ビームを生成する領域(12)を通り過ぎており、その際に複数の個別半導体層要素(18)が形成される請求項24から32までのいずれか1項記載の方法。

請求項34

 前記単数または複数のトレンチ(17)に電気的に絶縁性であって、ビームを生成する領域によって生成されるビームを通す材料(19)を充填する請求項33記載の方法。

請求項35

 前記単数または複数のトレンチ(17)をホトリソグラフィーおよび/またはエッチングを用いてストラクチャ化する請求項33または34記載の方法。

技術分野

0001

 本発明は、請求項1の上位概念に記載の電磁ビームを放出する半導体チップおよびこの種の電磁ビームを放出する、複数の半導体チップの製造方法に関する。

背景技術

0002

 窒化物III−V化合物半導体材料ベースにした半導体層スタックとは、主立った特性が窒化物III−V化合物半導体材料によって決められている全部の半導体層スタックと捉えることができる。窒化物III−V化合物半導体材料は、V格子点窒素、殊にGaN,InGaN,AlGaNおよびInGaAlNを有している全部の半導体材料である。半導体層スタックは例えば従来のpn接合二重ヘテロ構造単一量子井戸構造(SQW構造)または多重量子井戸構造MQW構造)を有していることができる。この種の構造は当業者には公知であり、従ってここでの詳しい説明は省略する。

0003

 冒頭に述べた形式の半導体チップは電気エネルギー電磁エネルギーに変換するかまたはその逆である。これらはこのために通例1つの半導体ダイオード構造を有している。これはp導電性半導体層とn導電性の半導体層との間のいわゆる活性領域に電磁ビームを生成する。この種のチップの問題は、電磁ビームを生成する領域において生成されたビームのできるだけ多くの成分をチップから取り出すことである。

0004

 一般に、支持体に配置されている、ビームを生成する半導体層スタックを含んでいる所謂薄膜LEDチップLED=Light Emitting Diode)では、薄い半導体層が成長基板ウェハ上でエピタキシャル成長される。この成長基板ウェハは、半導体層が支持体に例えばボンディングし直された後で剥がされる。

0005

 この種の半導体チップは例えばDE10020464A1から公知である。そこでは、半導体層スタックの発出射面とは反対側の半導体層スタック表面にリフレクタが実現される。リフレクタは誘電体ミラーによってまたは同時に、半導体基体電気的なコンタクト形成のためにも用いられる反射性金属コンタクト面によって形成される。光の取り出しを改善するために、半導体基体の空いている表面全体が粗面化されて、半導体基体と周囲との間の取り出し面での全反射が妨げられ、ひいては半導体チップの光利用効率が高められるようにしている。

0006

 この形式の半導体チップにおいて不都合なのは、取り出し面の粗面化のために少なくとも1つの付加的な工程が必要であり、このために付加的な時間、ひいてはコストがかかることになるということである。更に、この半導体チップの光利用効率は理論的最大値からまだ格段に離れている。

0007

 今日まで、冒頭に述べた形式の半導体チップでは、p導電性の半導体層に向けられている半導体チップの光利用効率を改善するようにした措置は公知ではない。p導電性の窒化物III−V化合物半導体層の特別な問題は化学的または機械的処理に対して敏感であることである。このように処理された表面に低い熱伝導接触抵抗を有するコンタクトを製造するのは非常に難しい。それ故にエッチングまたは機械的な粗面化を用いてp導電性の半導体層を表面構造化するのは好ましくない。

0008

 それ故に通例は択一選択的に、n導電性の半導体層がRIE(reactive ion etching)を用いてテクスチャ化される。いずれにせよこの方法は、n導電性の半導体層が成長基板ウェハから剥がされていることを前提としている。成長基板ウェハが取り除かれた側は、構造化のために必要なマスク層被着することができるようにするために、まず平坦化もされなければならない。表面をこのために適しているエッチング装置において構造化しかつその後でマスク層を除去するという別の工程が必要である。
DE10020464A1

発明が解決しようとする課題

0009

 本発明の課題は、高められた光利用効率を有しかつ大きな技術コストを必要としない、冒頭に述べた形式の半導体チップを提供することである。更に本発明の課題は、この種の半導体チップを製造するための方法を開発することである。

課題を解決するための手段

0010

 この課題は請求項1および2の特徴部分に記載の構成を有する電磁ビームを放出する半導体チップもしくは請求項26および27の特徴部分に記載の構成を有する製造方法によって解決される。

0011

 本発明によれば、例えばGaNのベース上にエピタキシャル形成された半導体層スタックを有する半導体チップは、テクスチャ化されたp導電性の半導体層に全面的に被着されているミラー層を有している。テクスチャ化されたp導電性の半導体層はというと、ビームを生成する領域の主延在面に対して斜めに存在しておりかつ該主延在面に対してそれぞれ10°および50°の間の角度をなしている複数の平坦な部分面を有している。その際隣接した部分面は3次元ピラミッド形状構造部を形成している。従ってp導電性の半導体層とミラー層との間にピラミッド形状の構造部を備えている反射面が形成される。

0012

 現在のエピタキシャル技術によって、比較的厚いn導電性の、GaNをベースとしている層がデポジットされる。これに対して、良好な品質を有するp導電性の、GaNをベースとしている半導体層のエピタキシャルの場合には比較的薄い層しか成長されない。厚さが増大するに従って、この種のp導電性の半導体層は3次元の成長を示す。この3次元の成長をミラー層との関連において大した技術コストなしに利用して、上述したミラー層を生成することができる。

0013

 p導電性の半導体層は有利にはエピタキシャル成長の間にテクスチャ化されるので、このために特別に、付加的な工程および付加的な処理は必要でない。適当に合わせられたデポジット条件下で、ピラミッド形状の構造部がデポジットの期間にp導電性の半導体層の表面に形成される。このことはGaNをベースとしている半導体材料系において特別重要である。というのは、p導電性の半導体層はプラズマガス化学薬品を用いた処理または研磨のような機械的な表面処理に非常に敏感であるからである。p導電性の半導体層をこのようにして処理した後、低い熱伝導接触抵抗を有するpコンタクト層はもはやデポジットすることができないかまたはできたとしても非常に困難である。プラズマエッチングのような工程は、コンタクト抵抗が著しく高められることで、p導電性の半導体層の電気的な特性を著しく損なう。

0014

 また方法に関する発明につき、本発明の製造方法ではまず、まず半導体層スタックが成長基板ウェハにエピタキシャル析出され、ここでn導電性の半導体層が最初に成長基板ウェハにて成長しかつこのエピタキシャル成長の期間にp導電性の半導体層表面に複数のピラミッド形状の構造部が形成される。これらのテクスチャ化されたp導電性の半導体層表面は次の工程においてミラー層が備えられ、有利には全面が被覆または被されるように成形される。次の工程において成長基板ウェハが少なくとも部分的に半導体層スタックから除去される。引き続いて半導体層は電気的にコンタクト形成されかつそれから個別化される。

発明の効果

0015

 大したコストをかけることなく、光の取り出し効率が高められる。

発明を実施するための最良の形態

0016

 本発明の有利な実施形態は従属請求項3ないし25の対象である。請求項28ないし37は請求項26および27に記載の製造方法の有利な実施形態を表している。

0017

 有利な実施形態において、GaNをベースとしている半導体層はGaN,AlN,InN,AlGan,In−Gan,InAlNまたはAlInGaNから成っている。これらの材料により、UVスペクトル領域までの可視領域の広範な範囲でのビーム生成が可能になる。

0018

 別の有利な実施形態においてミラー層は少なくとも1つの反射率の高い層、保護層および/または結合層を有している。このミラー層は有利には同時にp導電性の半導体層に対する電気的なコンタクトを形成している。

0019

 更に有利には、例えばGaNをベースとしている冒頭に述べた形式のビーム放出半導体チップを、3次元のピラミッド形状の構造部を備えているビーム取り出し面を有しているように実現するようになっている。このようなピラミッド形状の構造部により、ピラミッド形状の構造部の相対向している部分面での全反射後にビームが取り出される確率が高められる。ピラミッド形状の構造部の角度次第で、既に一度全反射したビームは別の部分面に衝突しかつここで取り出されるようにすることができる。これにより光取り出しの確率、ひいては光利用効率を高めることができる。

0020

 別の有利な実施形態において、n導電性の半導体層に取り出し層が設けられている。この種の取り出し層は有利には電気的なコンタクト形成のためにストラクチャ化されかつビーム取り出し面での光取り出しの改善のために用いられる。このことは、半導体基体と取り出し層との間の境界面並びに取り出し層と周囲との間の境界面での屈折率特性が低減されることによって実現することができる。更に、この取り出し層が表面に3次元のピラミッド形状の構造部を備えるようにして、既に上に説明したように、全反射の確率を低減させることができる。

0021

 別の有利な実施形態において、半導体層スタックは複数のトレンチによってストラクチャ化されており、その結果個別の半導体層要素が形成されるようになっている。トレンチは少なくとも、半導体層スタックのビーム生成領域まで侵入しかつ側面を通る付加的な光の取り出しを可能にする。これらの半導体層要素は有利には平面において円または六角形を有している。この付加的な側方の取り出し面によって、効率を80%以上に高めることができる。

0022

 また、方法の発明の有利な実施形態において、n導電性の半導体層上にあるその他残っている成長基板ウェハは、基板表面にピラミッド形状の構造部が実現されるようにストラクチャ化される。その場合これらのストラクチャ化された面はビーム取り出し面として用いられる。

0023

 別の有利な実施形態において、成長基板ウェハは半導体層スタックから完全に除去されかつn導電性の半導体層の表面が、ピラミッド形状の構造部が形成されるようにストラクチャ化される。その場合これらのテクスチャ化された、n導電性の表面はビーム取り出し面として用いられる。

0024

 別の有利な実施形態において電気的なコンタクト形成の前に、トレンチが半導体層スタック中に形成され、ここでトレンチは少なくとも、n導電性の半導体層および電磁ビームを生成する領域を通って延在しており、その際に個別半導体層要素を形成するものである。

0025

 その他の特徴、利点および実用性は以下の、図1ないし8との関連において説明する装置に関する4つの実施例および方法に関する4つの実施例から明らかである。

0026

 次に本発明を図示の実施例に付き図面を用いて詳細に説明する。

0027

 同じまたは同じ作用をする素子には各図において同一の参照符号が付けられている。殊に層の厚さは各図とも、分かり易くするために実際の寸法尺度に適うように図示されているわけではない。

0028

 図1のAに図示されている半導体チップは半導体層スタック1を有している。層スタックはn導電性の半導体層11と、電磁ビームを生成する活性層12と、p導電性の半導体層13とを含んでいる。全体の層11,12および13は≦x≦1,0≦y≦1およびx+y≦1を有する系InxAlyGa1−x−yNから成っている窒化物III−V化合物半導体材料から成っている。活性領域12はpn接合、二重ヘテロ構造、単一量子井戸構造(SQW構造)または多重量子井戸構造(MQW構造)を有していることができる。この種の構造は当業者には公知であり、それ故にここでは詳細に説明しない。

0029

 p導電性の半導体層13の表面はピラミッド形状の構造部15を備えている。このピラミッド形状の構造部15には全面的にミラー層40がくるように成形されている。

0030

 ミラー層40は例えば、3つの層、すなわち反射率の高い層41と、保護層42と、結合層43とから成っている。反射率の高い層41は例えば銀またはアルミニウムを有しておりかつp導電性の半導体層13に直接配置されている。銀およびアルミニウムは良好な導電率を有しているので、ミラー層40は同時にp導電性の半導体層13に対するコンタクト層として用いることができる。保護層42は例えばチタン窒化物を含んでおり、反射率の高い層41に続いている。結合層は例えば金、錫またはこれら金属の合金から成っておりかつ保護層42と図示されていない支持体50との間に配置されている。p導電性の半導体層13の構造化された表面は反射率の高い層41とともに反射面131を形成する。ビーム取り出し面111はn導電性の半導体層11の表面によって形成されている。

0031

 半導体層スタック1は例えばGaNを有しており、かつp導電性の半導体層13はマグネシウムによってドーピングすることができる。半導体層スタック1は、周期系の第3主属および/または第5主属の別の元素を有する別の化合物、例えばInGaN,InN,AlInGaN,AlGaNおよび/またはAlNを含んでいてもよい。n導電性の半導体層13は例えば2μm厚でありかつp導電性の半導体層は0.5μm厚である。半導体層スタックのコンタクト形成は図1のAには示されていない。

0032

 別に断らない限り、上記の材料並びに寸法データは別の装置および方法の実施例に対しても当てはまるものである。

0033

 図1のBには、反射面131の方向に出射されかつピラミッド形状の構造部を備えている反射面131で2回反射されるビーム3が示されている。すなわちビーム3は角度β(垂線に対して相対的に)で、ビームを生成する領域12から出射されかつまず、部分面14aで反射されかつそれから部分面14aに隣接している部分面14bで2度目の反射が行われる。

0034

 この2回の反射の後、ビーム3はθ(垂線に対して相対的に)でビーム取り出し面111に当たる。この角度はビーム生成領域12から出るときの角度βより小さい。

0035

 この種の特性に対して大切なのは、ピラミッド形状の構造部の部分面がそれぞれ、ビーム生成領域12の主延在面に対してなしている角度αである。角度θが全反射θcに対する臨界角より小さいとき、ビーム3は全反射されずに、取り出される。ビームの2回の反射後のビームの角度θが上に説明した主延在面に対する最初の角度βより小さいようにテクスチャ化された反射面131が作用するとき、ビームは取り出される。これに対して角度θは平坦なミラーでの反射後の角度θは角度βとほぼ同じ大きさになり、すなわち平坦なミラーはビームの角度を実質的に変えない。

0036

 これに対して比較的大きな数の反射は不都合である。その理由は、反射面および/または光取り出し面での繰り返される反射は減衰に基づいてビームの強度がチップ内で急速に低下されるからである。しかしそれでも、ビーム取り出し面において既に全反射されるビームは、ビームの強度が十分である限り、テクスチャ化された反射面131での2回の反射により取り出される可能性をまだ有している。

0037

 図2Aでは、複数のピラミッド形状の構造部15を備えている表面が示される。例えばそれぞれのピラミッド形状の構造部15は6つの隣接された平坦な部分面14から成っている。これら部分面はビーム生成領域12の主延在面に対して斜めに存在している。それぞれの部分面14をそれぞれこの主延在面に対してなす最適な角度は、それが反射面131であるかまたはビーム取り出し面111であるかに依存している。

0038

 反射面131の場合部分面14は有利にはそれぞれ、主延在面に対して10°と50°との間の角度αをなしている。この角度領域は、斜めの部分面14で2回反射された後角度θが全反射θcより小さくなる確率を高める。例えばピラミッド形状の構造部15はそれぞれ、2μmの幅ないし直径と250nmの高さを持った基部を有している。これは約15°の角度に相応している。

0039

 ビーム取り出し面111に対して部分面14は有利にはそれぞれ主延在面に対して15°と70°との間の角度αをなしている。

0040

 図2Bには、6つの隣接する斜めの部分面14から成っている唯一のピラミッド形状の構造部15が図示されている。3つまたは複数の斜めの部分面14から成っているピラミッド形状の構造部15も設けられている。種々異なった数の部分面14から成っていて、部分面および/またはその基部が異なった大きさを有しているというピラミッド形状の構造部15の組み合わせも同様に可能である。

0041

 図3には、n導電性のGaNベースド半導体層11上にピラミッド形状の構造部15を備えているビーム取り出し面111を有している半導体チップが図示されている。ピラミッド形状の構造部は例えば約3μmの平均直径および100nmおよび2μmの間にある高さを持つピラミッド形状基部を有している。ビーム取り出し面111では部分面14は有利には上述の主延在面に対して15°と70°との間の角度αをなしている。

0042

 ビーム取り出し面111における最大の角度αが反射面131における最大の角度より大きいことは、既に全反射されたビームがピラミッド形状の構造部15の対向している部分面14でも取り出される可能性があるということにある。比較的急峻な角度が最適であることもビーム取り出し面111に対して有利である。というのは、マスクを用いたエッチング法による構造化の場合、急峻な角度の方が浅い角度よりも一層簡単に実現されるからである。p導電性の半導体層13にここでは例えば平坦なミラー層40が配置されている。ミラー層40はこの場合も図示されていない支持板に配置されている。

0043

 図4には、ピラミッド形状の構造部を備えているビーム取り出し面111を取り出し層16上に有している別の変形形態が示されている。取り出し層16はここでもn導電性の半導体層11上に配置されている。取り出し層16は例えばSiCから成っておりかつ成長基板ウェハ10の一部とすることができる。p導電性の半導体層13に平坦なミラー層40が配置されている。これにより、p導電性の半導体層13とミラー層40との間に平坦な反射面131が生成される。

0044

 図3に図示の半導体チップと類似して、図5Aに示されている半導体チップはn導電性の半導体層11上に複数のピラミッド形状の構造部を有しているが、付加的に少なくとも1つのトレンチ17を備えている。単数もしくは複数のトレンチ17は、n導電性の半導体層11を完全に通ってかつ少なくとも、半導体スタック1のビームを生成する領域12まで延びておりかつ例えば約2μmの深さおよび4μmの幅である。トレンチの横断面は例えば四角形であるが、別の形状を有していることもできる。トレンチ17によって半導体層要素18が定まってくる。トレンチ17を区切る、半導体スタック1のそれぞれの側面は付加的なビーム取り出し面を形成しかつこれにより半導体チップからの光の取り出しを高める。

0045

 トレンチ17は有利には十分広いので、ビームは直接側方向に取り出され、しかもこの場合に隣接する半導体層要素18の対向している側面にビームがぶつかることはない。ビームが対向する側面に当たるとしたら、それがそこで少なくとも一部が吸収されるおそれがある。

0046

 図5Bには、半導体層要素18が例えば支持体50上に六角形の形状を有しているような半導体チップの平面が略示されている。この形式の個々の半導体チップは複数の半導体層要素18を含んでいる。有利には、半導体層要素18の大きさはピラミッド形状の構造部15の大きさによって決まってくる。図5Aに図示の半導体層要素18は例えばそれぞれ平均的な直径の3つのピラミッド形状の構造部15を有している。有利には半導体層要素18は10個より少ない数のピラミッド形状の構造部を含んでいる平均的な直径を有している。半導体層要素18は上から見て円形状であってもよいし、別の形状を有していてもよい。

0047

 図6Aないし図6Eに、図1Aに図示の半導体チップの製造のための工程がいくつか示されている。図6Aにおいて、例えばSiCから成る成長基板ウェハ10が用意されかつn導電性の半導体層11が成長基板ウェハ10上にエピタキシャル析出(デポジション)される。引き続いて活性層12およびp導電性の半導体層13がエピタキシャル成長される。デポジション条件(例えば析出温度、析出持続時間、ドーピング高さ)は、p導電性の半導体層13にピラミッド形状の構造部が形成されるが、構造部の部分面が主延在面に対して所望の角度α、すなわち10°と50°との間の角度をなして形成されるように選択される。

0048

 次にミラー層40がテクスチャ化された反射面131上に全面的に被着される(図6B)。ミラー層40の、反射面131とは反対側の表面に支持板50が接着されるかまたははんだ付けされる。ミラー層40は例えば結合層を含んでおり、これにより支持板50を半導体スタック1に接着またははんだ付けすることができる(図6C)。支持板50は例えば砒化ガリウムまたは銅から成っている。

0049

 成長基板ウェハ10は例えばレーザリフトオフ法犠牲層目標破断個所を備えている層または当業者には周知の別の方法を用いて半導体スタック1から除去される(図6D参照)。n導電性の半導体層11は引き続いてコンタクト層2が備えられる。この層は例えばインジウム亜鉛酸化物(ITO)またはZnOを有している。p導電性の半導体層13は導電性のミラー層40によって既にコンタクト形成されている。それからチップは例えばソーイングを用いて個別化される(図6E参照)。

0050

 図6に図示の製造方法の変形例において図6Cに図示の成長基板ウェハ10は完全には除去されない(図7A参照)。その場合成長基板ウェハ10の残っている部分はピラミッド形状の構造部によってストラクチャ化される(図7B参照)。ストラクチャ化は化学的(例えばエッチング法)または機械的な方法(例えば研磨、ソーイングまたはフライス加工)によって実施することができる。これにより、例えばSiCから成るテクスチャ化されたビーム取り出し面111が生じる。成長基板ウェハ10の一部から成るこのテクスチャ化された層は図4には取り出し層16として示されている層に対応している。この取り出し層16はそれから相応にストラクチャ化されてn導電性の半導体層11と電気的にコンタクト形成される。p導電性の半導体層13は導電性のミラー層40に基づいて既に全面的にコンタクト形成されている。それからチップは個別化される。

0051

 図6に図示の製造方法の別の変形形態において、n導電性の半導体層11は成長基板ウェハ10の完全な除去後ピラミッド形状の構造部によってテクスチャ化される。このテクスチャ化された表面はビーム取り出し面111として用いられかつ機械的または化学稲穂右方を用いて生成することができる。n導電性の半導体層11のコンタクト形成およびチップの個別化は上で既に説明したように行われる。

0052

 更に、n導電性の半導体層11のコンタクト形成の前にトレンチ17を生成して、例えば図5Aに図示されている半導体チップが製造されるようにすることができる。このことは例えばホトリソグラフィーと関連してエッチング法を用いて行うことができる。まずマスク層がn導電性の半導体層11ないし取り出し層16上に被着されかつ相応にストラクチャ化されて半導体層要素18の所望の形状および配置が定められる。半導体層スタック1ないし取り出し層16の、マスク層で被覆されていない部分が、エッチングによって形成されるトレンチ17が少なくともビームを生成する領域12の深さに達するまでエッチングされる。例えば、図5Aに図示された実施例のトレンチはミラー層40まで達するようにエッチングされる。マスク層の除去後、チップはコンタクト形成されかつ個別化される。

0053

 図6に図示の製造方法の上に説明した変形例をp導電性半導体層13のストラクチャ化なしに行うこともでき、その場合そこには平坦なミラー層が設けられている。

0054

 本特許出願はドイツ連邦共和国特許出願10245628.3−33の優先権を主張し、該特許出願の開示内容はこれを以て関連付けにより取り上げられる。

0055

 本発明の保護範囲は実施例に基づいた本発明の説明によって制限されるものではない。本発明はあくまでもそれぞれの新規な特徴並びにこれら特徴のそれぞれの組み合わせを含んでおり、これら組み合わせが明示的に特許請求の範囲に記載されていなくとも、特徴のいずれの組み合わせも含むものである。

図面の簡単な説明

0056

AおよびBはそれぞれ、本発明の半導体チップの第1実施例の断面略図
AおよびBはそれぞれ、本発明によりピラミッド形状の構造部を備えている表面の平面略図
本発明の半導体チップの第2実施例の断面略図
本発明の半導体チップの第3実施例の断面略図
本発明の半導体チップの第4実施例の断面略図(A)ないし平面略図(B)
本発明の製造方法の第1実施例の工程(AないしE)を説明する略図
本発明の製造方法の第2実施例の工程(AおよびB)を説明する略図
本発明の製造方法の第3実施例の工程(AおよびB)を説明する略図

符号の説明

0057

 1:半導体層スタック
 2:電気コンタクト
 3:ビーム
 10:成長基板ウェハ
 11:n導電性の半導体層
 12:活性領域
 13:p導電性の半導体層
 14:部分(反射)面
 15:ピラミッド形状の構造部
 16:取り出し層
 17:トレンチ
 18:半導体層要素
 40:ミラー層
 50:支持板
 111:ビーム取り出し面
 131:反射面

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ