図面 (/)

技術 信号検出装置および信号検出方法

出願人 ソニー株式会社
発明者 岩切直彦
出願日 2002年8月26日 (18年5ヶ月経過) 出願番号 2002-244526
公開日 2004年3月18日 (16年11ヶ月経過) 公開番号 2004-088276
状態 未査定
技術分野 時分割方式以外の多重化通信方式
主要キーワード 単独パルス 不確定成分 重畳パルス サイクリック型 パルス重畳 受信信号パルス 隣接パルス 複数対複数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2004年3月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

パルス変調された信号を受信するパルス変調受信装置において受信パルス信号パルス位置を効率的に検出する信号検出装置を提供する。

解決手段

サーチャ207のパルス発生器410は、シンボル周期毎に、複数のパルス位置に対応する複数パルス重畳してリファレンスパルスを発生する。リファレンスパルスは受信パルス信号と乗算され、この乗算器出力に基づき、リファレンスパルスと受信パルス信号との相関を表す検出信号が出力される。この際、相関器402は好ましくは複数のパルス位置単位に受信パルス信号とリファレンスパルスとの相関を検出する。相関器出力は2乗により符号成分を除去され、相関検出値が得られる。ウインドウ制御部412は、リファレンスパルスの位置をシフトさせる。リファレンスパルスのすべての位置について求められた相関検出値のうち最も大きい値をもつパルス位置が受信信号のパルス位置として選択される。

概要

背景

パルス変調ベースバンドパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易回路構成通信が行える利点を有する。近年、データレート100Mbps以上の無線伝送を行う通信方式として、超広帯域(Ultra Wideband)を用いたパルス変調が注目されている。

概要

パルス変調された信号を受信するパルス変調受信装置において受信パルス信号パルス位置を効率的に検出する信号検出装置を提供する。サーチャ207のパルス発生器410は、シンボル周期毎に、複数のパルス位置に対応する複数パルス重畳してリファレンスパルスを発生する。リファレンスパルスは受信パルス信号と乗算され、この乗算器出力に基づき、リファレンスパルスと受信パルス信号との相関を表す検出信号が出力される。この際、相関器402は好ましくは複数のパルス位置単位に受信パルス信号とリファレンスパルスとの相関を検出する。相関器出力は2乗により符号成分を除去され、相関検出値が得られる。ウインドウ制御部412は、リファレンスパルスの位置をシフトさせる。リファレンスパルスのすべての位置について求められた相関検出値のうち最も大きい値をもつパルス位置が受信信号のパルス位置として選択される。 

目的

本発明は上述の実情に鑑みてなされたものであり、その目的は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を効率的に検出する信号検出装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

パルス変調された信号を受信するパルス変調受信装置において受信パルス信号パルス位置を検出する信号検出装置であって、シンボル周期毎に、シンボル区間内のパルス重複しないように複数のパルス位置に対応する複数パルス重畳してリファレンスパルスを発生するパルス発生器と、このリファレンスパルスを受信パルス信号と乗算する乗算器と、この乗算器の出力に基づき、前記リファレンスパルスと受信パルス信号との相関を表す検出信号を出力する相関器と、この相関器の出力を2乗する演算手段と、この2乗された信号を所定の回数nだけ加算した相関検出値を生成する加算手段と、前記リファレンスパルスの位置をシフトするよう前記パルス発生器を制御する制御手段と、前記リファレンスパルスのすべての位置について求められた前記相検出値を記憶する記憶手段と、この記憶手段に記憶された複数の相関検出値を比較し最も大きい値をもつパルス位置を選択する手段とを備えたことを特徴とする信号検出装置。

請求項2

前記相関器は、受信パルス信号と前記リファレンスパルスとの相関を表す検出信号を出力する検出器を複数有し、各検出器は、異なるパルス位置における前記受信パルス信号と前記リファレンスパルスとの相関を同時並列に検出するとともに前記演算手段および加算手段は複数の検出信号を並列に処理し、少なくとも1つの検出器は、複数のパルス位置単位に前記受信パルス信号と前記リファレンスパルスとの相関を検出することを特徴とする請求項1記載の信号検出装置。

請求項3

前記複数のパルス位置単位の相関検出値が他の相関検出値より大きい場合、当該複数のパルス位置を複数の検出器に分割して割り当てて再度相関検出値を求めることを特徴とする請求項2記載の信号検出装置。

請求項4

前記再度の相関検出値を求める際、前記所定の回数nをより少ない回数n’に低減することを特徴とする請求項3記載の信号検出装置。

請求項5

前記相関器は、受信パルス信号と前記リファレンスパルスとの相関を表す検出信号を出力する単一の検出器を有し、この検出器は、前記複数のパルス位置単位に前記受信パルス信号と前記リファレンスパルスとの相関を検出することを特徴とする請求項1記載の信号検出装置。

請求項6

前記単一の検出器は、相関検出値が最も大きい前記複数のパルス位置単位の検出後、当該複数のパルス位置について逐次相関検出値を求め、相関検出値の最も大きいパルス位置を真のパルス位置とすることを特徴とする請求項5記載の信号検出装置。

請求項7

前記パルス発生器は、シンボル区間内の1または複数のパルス位置に対応するゲート信号に基づいて前記リファレンスパルスを発生し、前記検出器は、前記ゲート信号に応じてこのゲート信号により指定された期間内で前記乗算器の出力を積分する積分器を有する請求項2〜6のいずれかに記載の信号検出装置。

請求項8

前記パルス変調は、シンボル1に第1のパルスを割り当て、シンボル0に同じパルス位置で第1のパルスと逆極性の第2のパルスを割り当てるbi−phase方式のパルス変調である請求項1記載の信号検出装置。

請求項9

前記パルス変調は、シンボル1と0で異なるパルス位置を割り当てるパルス位置変調(PPM:Pulse Position Modulation)方式のパルス変調である請求項1記載の信号検出装置。

請求項10

パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を検出する信号検出方法であって、シンボル周期毎に、シンボル区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳してリファレンスパルスを発生するステップと、このリファレンスパルスを受信パルス信号と乗算するステップと、この乗算器の出力に基づき、全パルス位置の少なくとも一部について複数のパルス位置単位に、前記リファレンスパルスと受信パルス信号との相関を表す検出信号を出力するステップと、この相関器の出力を2乗するステップと、この2乗された信号を所定の回数nだけ加算した相関検出値を、全パルス位置の少なくとも一部について複数のパルス位置単位に、生成するステップと、前記リファレンスパルスの位置をシフトするよう前記パルス発生を制御するステップと、前記リファレンスパルスのすべての位置について求められた前記相関検出値を記憶するステップと、この記憶された複数の相関検出値を比較し最も大きい値をもつパルス位置を選択するステップと、前記複数のパルス位置単位の相関検出値が他の相関検出値より大きい場合、当該複数のパルス位置を複数の検出器に分割して割り当てて再度相関検出値を求めるステップとを備えたことを特徴とする信号検出方法。

請求項11

前記再度の相関検出値を求める際、前記所定の回数nをより少ない回数n’に低減することを特徴とする請求項10記載の信号検出方法。

技術分野

0001

本発明は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号パルス位置を検出する信号検出方法および装置に関する。

0002

パルス変調はベースバンドパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易回路構成通信が行える利点を有する。近年、データレート100Mbps以上の無線伝送を行う通信方式として、超広帯域(Ultra Wideband)を用いたパルス変調が注目されている。

背景技術

0003

パルス変調を用いた広帯域信号受信機初期同期受信信号のパルス位置検出が必要である。これは一般的にサーチャとよばれる検出器で行われる。パルス位置検出には、1相関器スライディング相関を行うサーチ方法高速化のため複数相関器でスライディング相関を行う方法がある。

0004

データレート100Mbps以上の無線伝送を行う場合、数GHz程度の帯域を必要とし、パルスのピーク幅は100pico−sec程度と狭くなるので高速で高効率な受信パルス信号位置の信号検出方法が必要になる。

0005

高速化と回路規模トレードオフの関係があり、小規模で高速化が達成できる初期同期方式が望まれる。

0006

本発明は上述の実情に鑑みてなされたものであり、その目的は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を効率的に検出する信号検出装置を提供することにある。

発明が解決しようとする課題

0007

本発明の他の目的は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を検出する、比較的小規模な回路構成を有する信号検出装置を提供することにある。

0008

本発明による信号検出装置は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を検出する信号検出装置であって、シンボル周期毎に、シンボル区間内のパルスが重複しないように複数のパルス位置に対応する複数パルス重畳してリファレンスパルスを発生するパルス発生器と、このリファレンスパルスを受信パルス信号と乗算する乗算器と、この乗算器の出力に基づき、前記リファレンスパルスと受信パルス信号との相関を表す検出信号を出力する相関器と、この相関器の出力を2乗する演算手段と、この2乗された信号を所定の回数nだけ加算した相関検出値を生成する加算手段と、前記リファレンスパルスの位置をシフトするよう前記パルス発生器を制御する制御手段と、前記リファレンスパルスのすべての位置について求められた前記相検出値を記憶する記憶手段と、この記憶手段に記憶された複数の相関検出値を比較し最も大きい値をもつパルス位置を選択する手段とを備えたことを特徴とする。

0009

パルス発生器は、シンボル周期毎に、シンボル区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳してリファレンスパルスを発生する。乗算器は、このリファレンスパルスを受信パルス信号と乗算する。相関器は、この乗算器の出力に基づき、前記リファレンスパルスと受信パルス信号との相関を表す検出信号を出力する。演算手段は、この相関器の出力を2乗する。相関検出値を生成する加算手段は、この2乗された信号を所定の回数nだけ加算した相関検出値を生成する。制御手段は、前記リファレンスパルスの位置をシフトするよう前記パルス発生器を制御する。記憶手段は、前記リファレンスパルスのすべての位置について求められた前記相関検出値を記憶する。選択手段は、この記憶手段に記憶された複数の相関検出値を比較し最も大きい値をもつパルス位置を選択する。

0010

好ましくは、前記相関器は、受信パルス信号と前記リファレンスパルスとの相関を表す検出信号を出力する検出器を複数有し、各検出器は、異なるパルス位置における前記受信パルス信号と前記リファレンスパルスとの相関を同時並列に検出するとともに前記演算手段および加算手段は複数の検出信号を並列に処理し、少なくとも1つの検出器は、複数のパルス位置単位に前記受信パルス信号と前記リファレンスパルスとの相関を検出する。本明細書において「複数のパルス位置単位に相関を検出する」とは、複数のパルス位置全体として相関検出値が求まるが、主としてどのパルス位置がその相関検出値に寄与しているかまでは分からないことを意味している。これによって、単一のパルス位置に対応するリファレンスパルスを発生する場合に比べて、前記リファレンスパルスの位置の、必要なシフト回数を低減することが可能となる。

0011

前記複数のパルス位置単位の相関検出値が他の相関検出値より大きい場合、当該複数のパルス位置を複数の検出器に分割して割り当てて再度相関検出値を求める。

0012

前記再度の相関検出値を求める際、前記所定の回数nをより少ない回数n’に低減してもよく、これにより処理のより高速化が可能となる。

0013

前記相関器は、受信パルス信号と前記リファレンスパルスとの相関を表す検出信号を出力する単一の検出器を有してもよく、この場合、この検出器は、好ましくは、前記複数のパルス位置単位に前記受信パルス信号と前記リファレンスパルスとの相関を検出する。この単一の検出器は、相関検出値が最も大きい前記複数のパルス位置単位の検出後、当該複数のパルス位置について逐次相関検出値を求め、相関検出値の最も大きいパルス位置を真のパルス位置とする。

0014

好ましくは、前記パルス発生器は、シンボル区間内の1または複数のパルス位置に対応するゲート信号に基づいて前記リファレンスパルスを発生し、前記検出器は、前記ゲート信号に応じてこのゲート信号により指定された期間内で前記乗算器の出力を積分する積分器を有する。これにより、ゲート信号を利用することにより、リファレンスパルスの発生および積分期間の指定を容易に実現することができる。

課題を解決するための手段

0015

本発明による信号検出方法は、パルス変調された信号を受信するパルス変調受信装置において受信パルス信号のパルス位置を検出する信号検出方法であって、シンボル周期毎に、シンボル区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳してリファレンスパルスを発生するステップと、このリファレンスパルスを受信パルス信号と乗算するステップと、この乗算器の出力に基づき、全パルス位置の少なくとも一部について複数のパルス位置単位に、前記リファレンスパルスと受信パルス信号との相関を表す検出信号を出力するステップと、この相関器の出力を2乗するステップと、この2乗された信号を所定の回数nだけ加算した相関検出値を、全パルス位置の少なくとも一部について複数のパルス位置単位に、生成するステップと、前記リファレンスパルスの位置をシフトするよう前記パルス発生を制御するステップと、前記リファレンスパルスのすべての位置について求められた前記相関検出値を記憶するステップと、この記憶された複数の相関検出値を比較し最も大きい値をもつパルス位置を選択するステップと、前記複数のパルス位置単位の相関検出値が他の相関検出値より大きい場合、当該複数のパルス位置を複数の検出器に分割して割り当てて再度相関検出値を求めるステップとを備えたことを特徴とする。

0016

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

0017

<信号検出装置の概略構成
本発明の信号検出装置を用いたパルス変調送受信装置の一例の概略構成について図1および図2を参照しながら説明する。本実施の形態では、図3(a)に示したようなパルス波形と、図3(b)に示したような自己相関を持つモノサイクリックパルスを用いる。

0018

パルス変調送信装置は、図1に示すように、スクランブラ(Scrambler)101、パルス発生器(Pulse generator)102、乗算器103、送信RF部104、送信アンテナ105で構成される。このパルス変調送信装置は、送信データ(TX data)をスクランブラ101によってランダム化して送信シンボルを生成した後、パルス発生器102で発生する図3(a)に示すようなモノサイクリック型パルスで変調を行い、送信RF部104で適正値にまで信号増幅を行い、送信アンテナ105から送信する。なお、スクランブラ101は、送信されるパルス波形が両極性の一方のデータに偏らないようにする機能を有する。

0019

これに対してパルス変調受信装置は、図2に示すように、受信アンテナ201、受信RF部202、パルス発生器(Pulse generator)203、乗算器204、積分ダンプ部(Integrate & dump)205、デスクランブラ(De−scrambler)206、サーチャ(Searcher)207、トラッキングループ(Tracking loop)208、電圧制御発振器VCO)209で構成されている。この受信装置は、受信信号を受信アンテナ201で受信し、受信RF部202で適正な形に整形し、受信機のパルス発生器203で発生するリファレンスパルスと乗算し、その信号を積分ダンプ部205で1シンボル周期分積分ダンプした復調シンボルについて、デスクランブラ206でデスクランブルすることでデータ復調し、復調データ(Demod.data)を得る。また、受信信号の同期を取るために、電源投入時等の受信信号位置サーチを行うサーチャ207によるパルス位置のサーチ、および、トラッキングループ208による受信信号のパルス位置とリファレンスパルスとの位相差を基にしたトラッキングを行って、VCO209を制御する同期捕捉を行う。

0020

<サーチャの概略構成>
本発明の信号検出装置に係るサーチャ207の一例の概略構成について図4を参照しながら説明する。

0021

図4のサーチャ207は乗算器(Multiplier)401、相関器(Correlator)402、2乗演算部403、パルス位置推定部(Pulse position estimator)404、加算部(adder)405、レジスタ(register)406、比較器(Comparator)407、セレクタ(Selector)408、パルス発生器(Pulse generator)410、およびウインドウ制御部(Window controller)412で構成されている。

0022

電源投入時のような非同期状態において、サーチャ207は、受信信号とパルス発生器410で発生した任意のパルス位置のリファレンスパルスとの乗算を行い、相関器402で1シンボル周期に渡って積分を行ってシンボルレート毎にA/D変換した後、1シンボル周期分遅延させたA/Dサンプル値現時刻のA/Dサンプル値との差をとって2乗演算部403で2乗し、ウインドウ制御部412で設定された加算回数(n)分だけ加算部405でシンボル加算を行い、相関検出値としてレジスタ406に記憶する、といったサーチ動作を行う。全サーチは、ウインドウ制御の制御情報に従ってリファレンスパルス発生器410のパルス位置を変えながら1シンボル周期内でのすべてのパルス位置について相関検出値を計算し、それぞれレジスタ406に記憶することで全サーチが完了する。n回のシンボル加算は、後述するように、1パルス位置について複数シンボルに渡って相関検出値を加算することでパルス位置検出確率の向上を図るための処理である。

0023

全サーチ完了の後、1シンボル周期内の得られたすべてのパルス位置の相関検出値について比較器407で比較し、最も大きい相関値のパルス位置をセレクタ408で選択して受信信号パルス位置としてトラッキングループに出力することで、初期同期が完了する。

0024

図2に示したトラッキングループ208は、サーチャ207から得られたパルス位置情報を基に受信信号のパルス位置の追尾を行ってVCO209を制御し、VCO209で発生するクロックに従って、復調タイミング、およびリファレンスパルス位置を決定する。雑音の影響や受信信号強度が弱くなってトラッキングループ208がロックはずれを起こした場合、ロックはずれ情報がサーチャ207に送られ、サーチャ207は再度、上記のようなサーチ動作を行う。

0025

<従来の初期同期方法>
ここで、本発明の実施の形態の動作と比較するために、従来の初期同期方法について図3図5を参照しながら簡単に説明する。本実施の形態におけるパルス変調は、図3(a)のパルス波形をスクランブルされたシンボル1に割り当て、同じパルス位置でその反転パルスをシンボル0に割り当てるといったbi−phase(2相)方式を用いている。

0026

本実施の形態に用いたパルス変調信号図5のRXパルス(RX pulse)に示すように、パルス周期(pulse period)の6倍がシンボル周期(symbol period)に相当する。但し、本発明において、パルス周期とシンボル周期との比率はこれに限るものではない。受信パルス変調信号に対する相関検出あるいは復調に用いるリファレンスパルス(searcher pulse)は、図5のcase(場合)1のように受信パルスと等しいパルス位置で発生させると、lag=0となり、図3(b)の自己相関値最大値となる。この最大値はパルス周期分積分した後に得られる値である。
通常のサーチャでは、case1のように、lowの区間パルス生成を行うゲート信号1(gate signal1)を用いてシンボル周期でパルスを発生し、このゲートがlowとなる区間をシンボル周期内のすべてのパルス位置についてスライドすることによって全サーチを行う。本実施の形態ではパルス周期の1/2毎にスライドさせるとし、図5のcase1では、6パルス×2=12回パルス位置をスライドさせれば全サーチが完了する。

0027

その際、12個のパルス位置それぞれ1シンボル分のみの相関検出値では、比較選択を行っても雑音や信号減衰の影響で12個の中から正しいパルス位置を検出できるとは限らない。そのため回線状況に合わせ、1パルス位置について複数シンボルに渡って相関検出値を加算することでパルス位置検出確率の向上を図る必要がある。このように、1パルス位置についてnシンボル分(nは複数)の加算を行うとすると全サーチに要する時間は12×nシンボル周期となる。よって、case1のサーチ用リファレンスパルスを用いた場合は全サーチに要する時間は12×nシンボルである。

0028

<実施の形態によるサーチ方法>
次に、本発明による実施の形態における信号検出装置に係る初期同期方法について図5図9を参照しながら説明する。

0029

図5のcase2は、case1と同じタイミングのゲート信号1とこのゲート信号1からパルス周期分遅延させたゲート信号2を用い、ゲート信号1、2のタイミングで重畳されたパルスをサーチ用リファレンスパルス(searcher pulse)としてサーチを行う一例である。

0030

さらに図5のcase3は、ゲート信号1、2とゲート信号2からパルス周期分遅延させたゲート信号3とを用い、ゲート信号1〜3のタイミングで重畳されたパルスをサーチ用リファレンスパルスとしてサーチを行う一例である。

0031

case2、3では、通常のサーチを行うcase1に比べてサーチ時間の高速化を図るには、パルス発生器203を用いるとともに、サーチャ207内の相関器402として図6図9に示すような相関器を用いる。

0032

パルス発生器410はウインドウ制御部412で設定されるゲート信号のようなゲートタイミング情報に従い、case1の場合はゲート信号1のlow区間でリファレンスパルスを発生し、case2の場合はゲート信号1と2のANDをとったlow区間で2つのパルスを重畳させたリファレンスパルスを発生し、case3の場合はゲート信号1〜3のANDをとったlow区間で3つのパルスを重畳させたリファレンスパルスを発生する。これらリファレンスパルスを用いてサーチを行った後、所定位置だけパルスを移動して次のサーチを行う。後述するように、この移動位置の個数は従来より少なくて済む。

0033

次に、サーチャ207の相関器402の具体例について説明する。

0034

図6はゲート信号1〜3それぞれのパルス位置について独立に相関をとる3並列相関器402aを示している。この3並列相関器402aは、同一構成の3つの検出器(Detector1〜3)600から構成される。各検出器600は、積分器(Integrator)601、A/D変換器(A/D)602、1シンボル遅延器603、加算器604から成る。3つの検出器600は、積分器601でそれぞれゲート信号1〜3のそれぞれのlowの区間で乗算器401出力の積分を行い、A/D変換器602で1シンボルレート毎にA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604でとる。この加算器による減算は、ゲート区間積分値の変化量を求めるためのものである。このような構成により、ゲート区間毎に積分器601をリセットする必要がなくなるので、積分器を簡易なアナログ回路で実現できる。加算器604の出力は、図4で上述したように2乗演算部403でそれぞれ2乗した後、ウインドウ制御部412で設定された加算回数(n)分だけ加算器405でシンボル加算を行い、相関検出値としてレジスタ406に記憶する。なお、並列の検出器600の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。

0035

図7はゲート信号1と2とを重畳した重畳パルス位置、およびゲート信号3のパルス位置の2つのパルス位置について独立に相関をとる2並列相関器402bを示す。この2並列相関器402bは、2つの検出器701,702からなる。この各検出器は、図6に示した検出器600と同じ構成のものであるが、一方の検出器701はゲート信号1,2の論理積をとるAND回路705の出力をゲート信号として受け、他方の検出器702は、ゲート信号3を受ける。すなわち、検出器701,702は、ゲート信号1,2の重畳パルスのlowの区間およびゲート信号3のlowの区間でそれぞれ乗算器401出力の積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。これら求められた信号は、図4に示したように、それぞれ2乗演算部403で2乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタ406に記憶される。この場合にも、並列の検出器701,702の各々に対応して、後段の2乗演算部403および加算器405も複数出力に対して並列に処理が実行される。この2並列相関器402bの具体的な動作については後述する。2並列相関器402bは、図6の3並列相関器402aに比べて、小規模でありながら、なお従来に比べて十分な高速性を実現可能である。

0036

図8はゲート信号1〜3の重畳パルス位置について相関をとるシリアル相関器402cを示す。このシリアル相関器402cは、単一の検出器800からなる。この検出器800は、図6に示した検出器600と同じであるが、積分器601には、ゲート信号1〜3のAND出力を生成するAND回路805の出力を受ける。検出器800は、そのlowの区間で積分器601により乗算器401出力の積分を行い、1シンボルレート毎にA/D変換器602でA/D変換した後、遅延器603で1シンボル周期分遅延させたA/Dサンプル値と現時刻のA/Dサンプル値との差を加算器604で求める。この出力は、それぞれ2乗した後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器402cの具体的な動作については後述する。シリアル相関器402cは、図7の2並列相関器402bに比べても、さらに小規模であり、かつなお従来に比べて相当の高速性を実現可能である。

0037

図9はゲート信号1〜3の重畳パルス位置について、1つの積分器でタイミングの異なる3つのゲート信号の相関値を積算してそれぞれの相関検出値を並列に出力するシリアル相関器402dを示す。このシリアル相関器402dは、積分器901、A/D変換器902、遅延器904、加算器905、セレクタ906からなる検出器900で構成されている。この検出器はAND回路903によりゲート信号1〜3の重畳したlowの区間を生成し、この区間で乗算器401出力の積分を行う。さらに、ゲート信号1〜3の立ち上がりでA/D変換を行うタイミング信号CKctlに従ってA/D変換器902でA/D変換した後、遅延器904に記憶された1サンプル前の積分値と現時刻の積分値との差分を加算器905で求め、ゲート信号1〜3のシンボル毎の積分値を順次セレクタに出力し、セレクタ906からゲート信号1〜3に対応する積分値をそれぞれdetect1〜3として出力する。これらの出力信号は、2乗演算部403でそれぞれ2乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器402dは、図8のシリアル相関器402cに比べて若干規模が増加するが、従来に比べて十分な高速性を実現可能である。

0038

<実施の形態における初期同期方法>
次に本発明の実施の形態における初期同期方法について、図10〜13を参照しながら説明する。

0039

図10は、図6の3並列相関器を使用した場合の初期同期例を示すタイミング図である。図10(a)は送信シンボルと受信信号のタイミングを示している。本例ではシンボル当たり6パルス周期としサーチ間隔は1/2パルス周期としているので、サーチのパルス位置は図11のように計12個となる。また、3並列相関器を用いてそれぞれ、図5のcase3のようにゲート信号1,2,3について独立にサーチを行って相関検出値c1(t),c2(t),c3(t)を求めるので、時刻t=1,2,3,4で図11のようにパルス位置をシフトしてそれぞれ相関検出値を計算すれば全サーチが行えることになる。

0040

送信時に割り当てられたパルス位置を図11の設定可能なパルス位置においてc1(1)とすると、相関器402の出力である積分値は図10(b)のように表され、正しいパルス位置であるc1(1)の積分値はシンボル1の場合、図3(b)のlag≒0における自己相関値、シンボル0の場合はそれを−1倍した値であり、他のパルス位置の積分値は雑音等の不確定成分となる。これら積分値について2乗をとって符号成分を除去し、図10(c)のようにnシンボル分加算するとパルス位置当たりの相関検出値が得られる。

0041

図10では3並列相関器を用いているのでnシンボル受信する毎に3つのパルス位置の相関検出値が得られ、4×n周期後、すなわち時刻t=4n+1毎(n=0,1,2,…)に全サーチが終了し、相関検出値のピーク値c1(1)が得られることになる。このとき得られた12個の相関検出値の中から最も大きい値をもつパルス位置を検出し、その位置を受信信号のパルス位置として検出情報を出力して初期同期を終える。

0042

図12図7の2並列相関器402bを使用した場合の初期同期例である。図12(a)は送信シンボルと受信信号のタイミングを示している。本例では図10と同様なパルス構成を用いており、サーチは図13に示すように計12個のパルス位置について行う。本例の場合、図5のcase2のようにゲート信号1,2の2重畳されたパルス位置とゲート信号3のパルス位置とで独立にサーチを行って相関検出値c1(t),c2(t)を求める。よって、パルス位置をt=1,2,3,4において図13のように4回シフトすれば全サーチが完了する。すなわち、0.5パルス単位でシフトを行うと、2並列サーチで4シンボル周期でピークを検出することができる。

0043

全サーチが完了した場合、c1(t),c2(t);t=1,2,3,4の8個のパルス位置における相関検出値について比較を行い、最も値の大きなパルス位置がc2(t)の場合、その位置を受信信号のパルス位置として検出情報を出力して初期同期を終える。最も値の大きなパルス位置がc1(ta)の場合、taのパルス位置について図5のcase2のようにゲート信号1と2のどちらかが正しいパルス位置とみなすことができる。この場合、再度nシンボル分のサーチを行わなくてもパルス位置が検出できる確率が高い。そのため、より少ないシンボル数n’、例えばn/4シンボルずつ相関検出を行い、いずれかの相関検出値が明らかに大きい場合、そちらの位置を受信信号のパルス位置として検出情報を出力して初期同期を終える。このようにすることで、各候補についてnシンボルの相関値を求めなくても相関検出を行うことができる。図の例ではta=1の場合に相当する。

0044

上記のように、重畳パルスを用いた初期同期では、重畳パルスに真のパルス位置がある場合、全サーチの後、重畳された個々のパルスを分解して、再度相関検出値を求めて比較する必要がある。図7のような2並列相関器402bを備えた場合は、全サーチの後、重畳パルスを分解して2つの検出器で該当するパルス位置について相関検出値を求めればよい。この場合、初期同期に要する最大シンボル数は、(4+1)×nシンボルである。但し、前述したように、再サーチに要するシンボルは低減可能である。図8のようなシリアル相関器402cの場合は、まずn×4回のサーチを行って最も大きな相関検出値を求め、次に重畳された3つのパルス位置を分解しそれぞれnシンボル分サーチを行って最大の相関検出値を求めればよい。この場合、初期同期に要する最大シンボル数は、(4+3)×nシンボルである。但し、この場合も、再サーチに要するシンボルは低減可能である。

0045

なお、図8のシリアル相関器402cを用いた場合は図6図7の2並列相関器にくらべて遅延時間が大きくなる。ただし、従来例に示した1相関器は初期同期に要するシンボル数が12×nシンボルであり、従来例に比較すると多少のゲート回路付加で初期同期時間の削減が可能である。

0046

なお、図12のように重畳パルスと重畳されていないパルス(単独パルス)との相関検出値を比較する場合、適正なSNRが確保され適正なnの値を用いれば、真のパルス位置以外の相関検出値はガウス分布に従って平均0となるので、真の信号を含むパルス位置の相関検出値はパルス重畳数に関わらず図3(b)のlag≒0に対応する最大値を示す。よって、図12のように、ゲート信号1,2に対応する2重畳されたパルスによる複数パルス位置の相関検出値とゲート信号3に対応する単独パルス位置の相関検出値の比較を行っても誤検出確率は小さい。

0047

<PPMへの適用>
これまで、bi−phase型のパルス変調方式に対する信号検出装置の実施の形態を説明したが、図14(a)に示すようなシンボル1と0で異なるパルス位置を割り当てるパルス位置変調(PPM:Pulse Position Modulation)方式においてもパルス発生器410(図4)で図14(b)に示すようなパルスを発生すれば上記実施の形態と同様の初期同期をおこなうことができる。図14(a)はPPMで割り当てられたパルス位置、図14(b)は図5のcase1,2,3にそれぞれ相当するPPMの場合の重畳パルスである。本例ではシンボル当たり6パルス周期とし、PPMに割り当てるパルス位置は1パルス周期分シフトさせている。

0048

<変形例>
パルスの重畳数毎に予め相関検出値の判定閾値を設け、パルス重畳数に合わせて当該判定閾値を設定するようにしてもよい。この場合、あるパルス位置の相関検出値が判定閾値を超えた場合はその位置を受信パルス信号位置として判定する。判定閾値はSNRや回線状況に合わせて誤判定を生じないように適切な閾値となるように変更するようにしてもよい。これによって、全パルス位置のサーチを行わなくとも受信パルス信号位置の判定を行うことが可能となる。

0049

また、例えば重畳するパルスは隣接パルス位置のパルスとしたが、必ずしも隣接する必要はない。

0050

リファレンスパルスのパルス重畳個数は3個までの例を示したが、4個以上のパルス重畳も可能である。その場合には対応するゲート信号を追加する。図7に示した2並列相関器では、2つの検出器に対して初期的に1対複数のパルス位置の割当を行ったが、複数対複数のパルス位置の割当を行うことも可能である。その場合には、相関検出値の高い方の複数のパルス位置を複数の検出器に分割して割り当てて再度相関検出値を求め、単一のパルス位置について高い相関検出値が得られるまで分割を繰り返す。

発明を実施するための最良の形態

0051

その他、本発明の技術的な思想の範囲内において、種々の変形、変更が可能である。

発明の効果

0052

本発明の信号検出装置および信号検出方法によれば、複数のパルス位置に対応する複数パルスを重畳したリファレンスパルスを生成し、これを用いて複数のパルス位置単位に相関検出値を求め、さらに真のパルス位置が特定の複数パルス位置に含まれる場合にはその複数パルス位置を分割して各パルスの相関検出値を求め、真のパルス位置を求めることができる。いずれにせよ、従来の単一のパルス位置に対応するリファレンスパルスを発生する場合に比べて、リファレンスパルスの位置の、必要なシフト回数を低減し、受信パルス信号のパルス位置を効率的に検出することが可能となる。

図面の簡単な説明

0053

相関器を複数の検出器で構成してもよく、この場合、各検出器が、異なるパルス位置における受信パルス信号とリファレンスパルスとの相関を同時並列に検出するとともに、少なくとも1つの検出器が、複数のパルス位置単位に前記受信パルス信号と前記リファレンスパルスとの相関を検出することにより、一層の処理の高速化が図れる。

図1
パルス変調送信装置の概略構成を示すブロック図である。
図2
パルス変調受信装置の概略構成を示すブロック図である。
図3
本発明の実施の形態で用いるパルス変調のためのパルス波形(a)と自己相関(b)の説明図である。
図4
本発明の信号検出装置に係るサーチャの一例の概略構成を示すブロック図である。
図5
従来および本発明の実施の形態におけるパルス重畳と並列サーチを説明するためのタイミング図である。
図6
本発明の実施の形態における3並列相関器の構成例を示す図である。
図7
本発明の実施の形態における2並列相関器の構成例を示す図である。
図8
本発明の実施の形態におけるシリアル相関器(直列出力)の構成例を示す図である。
図9
本発明の実施の形態におけるシリアル相関器(並列出力)の構成例を示す図である。
図10
図6の3並列相関器を使用した場合の初期同期例を示すタイミング図である。
図11
図10の例におけるサーチのパルス位置を示す図である。
図12
図7の2並列相関器を使用した場合の初期同期例を示すタイミング図である。
図13
図12の例におけるサーチのパルス位置を示す図である。
図14
本発明のPPMへの適用を説明するためのタイミング図である。
【符号の説明】
101…スクランブラ(Scrambler)、102…パルス発生器(Pulse generator)、103…乗算器、104…送信RF部、105…送信アンテナ、201…受信アンテナ、202…受信RF部、203…パルス発生器(Pulse generator)、204…乗算器、205…積分ダンプ部(Integrate & dump)、206…デスクランブラ(De−scrambler)、207…サーチャ(Searcher)、208…トラッキングループ(Tracking loop)、209…電圧制御発振器(VCO)、401…乗算器(Multiplier)、402…相関器(Correlator)、402a…3並列相関器、402b…2並列相関器、402c…シリアル相関器(直列出力)、402d…シリアル相関器(並列出力)403…2乗演算部、404…パルス位置推定部(Pulse position estimator)、405…加算部(adder)、406…レジスタ(register)、407…比較器(Comparator)、408…セレクタ(Selector)、410…パルス発生器(Pulse generator)、412…ウインドウ制御部(Window controller)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ