図面 (/)

技術 SOI構造を有する半導体装置の製造方法

出願人 沖電気工業株式会社
発明者 高橋陽原孝介小林元樹金森順
出願日 2002年3月28日 (18年8ヶ月経過) 出願番号 2002-091222
公開日 2003年10月10日 (17年2ヶ月経過) 公開番号 2003-289077
状態 特許登録済
技術分野 半導体の電極 半導体のドライエッチング 半導体集積回路装置の内部配線 薄膜トランジスタ
主要キーワード シリコン量 SOI層膜厚 SIMOX 再スパッタ コバルト層 ドライエッチング速度 ソース抵抗 ドレイン抵抗
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年10月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

目的

極薄SOI層を用いる半導体素子においてもコンタクトエッチングプロセスマージンを広く持つようにエッチングプロセスを設定できるSOI構造を有する半導体装置の製造方法を提供することを目的とする。

構成

完全空乏型のSOIデバイスの製造方法であり、SOI層上にコバルト層を形成し、熱処理によってコバルトコバルトシリサイド層に変換し、このコバルトシリサイド層上に層間絶縁膜を形成し、この層間絶縁膜にドライエッチングを用いてコンタクトホ−ルを形成する。このドライエッチング工程で用いるエッチングガスはCHF3/COガスとし、このエッチングガスを用いることによってドライエッチング速度が略一定となることを利用し、エッチング条件を設定する。具体的にはエッチング時間を適宜設定する。

概要

背景

近年、完全空乏SOI(fully depleted-SOI)デバイス高速、かつ低消費電力を期待できるとあって注目されている。

微細なゲ−ト長の完全空乏型SOIデバイスを実現するためには、チャネル領域不純物濃度を高め、ソ−ス領域、及びドレイン領域からの空乏層の延びを抑え、チャジシェア係数を大きくすることでショ−トチネル効果を抑える必要がある。一方、チャネル領域の不純物濃度を高くするとゲ−ト電極下の空乏層の広がりが狭くなるため、完全空乏型動作のためにはSOI層膜厚を薄くする必要がある。ゲ−ト長が200nm以下では、SOI層膜厚を20〜50nmまで薄くしなければならない。このため、ソ−ス抵抗、及びドレイン抵抗が高くなり、トランジスタ特性劣化してしまう。

ソ−ス抵抗、及びドレイン抵抗を低減する方法として、例えばソ−ス/ドン領域にチタンコバルトのような高融点金属堆積し、熱処理によって選択的に金属シリサイド層を形成するサリサイドプロセスが用いられていた。

概要

極薄SOI層を用いる半導体素子においてもコンタクトエッチングプロセスマージンを広く持つようにエッチングプロセスを設定できるSOI構造を有する半導体装置の製造方法を提供することを目的とする。

完全空乏型のSOIデバイスの製造方法であり、SOI層上にコバルト層を形成し、熱処理によってコバルトをコバルトシリサイド層に変換し、このコバルトシリサイド層上に層間絶縁膜を形成し、この層間絶縁膜にドライエッチングを用いてコンタクトホ−ルを形成する。このドライエッチング工程で用いるエッチングガスはCHF3/COガスとし、このエッチングガスを用いることによってドライエッチング速度が略一定となることを利用し、エッチング条件を設定する。具体的にはエッチング時間を適宜設定する。

目的

本発明は、特に完全空乏型SOIデバイスのように、極薄の膜厚を有するSOI層に対してコンタクトホ−ルを形成する工程において、コンタクトホ−ルの形成工程を満足しつつ、コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合でも埋め込み酸化膜までエッチングされてしまうことがないドライエッチング工程を備えたSOI構造を有する半導体装置の製造方法を提供する目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

SOI構造を有する半導体装置の製造方法であって、SOI層上に高融点金属を形成する工程と、熱処理によって前記高融点金属層金属シリサイド層に変換する工程と、前記金属シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングによりコンタクトホ−ルを形成する工程とを有し、前記ドライエッチングはCHF3/COガスを用いて行うことを特徴とするSOI構造を有する半導体装置の製造方法。

請求項2

前記半導体装置は完全空乏SOIデバイスであることを特徴とする請求項1記載のSOI構造を有する半導体装置の製造方法。

請求項3

前記ドライエッチングガスを用いることによってドライエッチング速度が略一定となることを利用し、エッチング条件を設定することを特徴とする請求項1記載のSOI構造を有する半導体装置の製造方法。

請求項4

前記エッチング条件をエッチング時間とすることを特徴とする請求項3記載のSOI構造を有する半導体装置の製造方法。

請求項5

前記高融点金属がコバルトであることを特徴とする請求項1記載のSOI構造を有する半導体装置の製造方法。

請求項6

SOI構造を有する半導体装置の製造方法であって、SOI層上にソ−ス領域、ドレイン領域、及びゲ−ト電極を備えたトランジスタを形成する工程と、少なくても前記ソ−ス領域、またはドレイン領域に位置する前記SOI層上に高融点金属を形成する工程と、熱処理によって前記高融点金属層を金属シリサイド層に変換する工程と、前記金属シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングによりコンタクトホ−ルを形成する工程とを有し、前記ドライエッチングはCHF3/COガスを用いて行うことを特徴とするSOI構造を有する半導体装置の製造方法。

請求項7

前記半導体装置は完全空乏型SOIデバイスであることを特徴とする請求項6記載のSOI構造を有する半導体装置の製造方法。

請求項8

前記ドライエッチングガスを用いることによってドライエッチング速度が略一定となることを利用し、エッチング条件を設定することを特徴とする請求項6記載のSOI構造を有する半導体装置の製造方法。

請求項9

前記エッチング条件をエッチング時間とすることを特徴とする請求項8記載のSOI構造を有する半導体装置の製造方法。

請求項10

前記高融点金属がコバルトであることを特徴とする請求項6記載のSOI構造を有する半導体装置の製造方法。

請求項11

SOI構造を有する半導体装置の製造方法であって、SOI層上に高融点金属を形成する工程と、熱処理によって前記高融点金属層を金属シリサイド層に変換する工程と、前記金属シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングによりコンタクトホ−ルを形成する工程とを有し、前記ドライエッチングは前記コンタクトホ−ルの開口径満足し、かつ前記コンタクトホ−ル底部に前記金属シリサイド層変換工程により形成された凹部から埋め込み酸化膜へのエッチングを抑制するようなドライエッチングガスを用いて行われることを特徴とするSOI構造を有する半導体装置の製造方法。

請求項12

前記ドライエッチングガスはCHF3/COを用いて行うことを特徴とする請求項11記載のSOI構造を有する半導体装置の製造方法。

請求項13

前記半導体装置は完全空乏型SOIデバイスであることを特徴とする請求項11記載のSOI構造を有する半導体装置の製造方法。

請求項14

前記ドライエッチングガスを用いることによってドライエッチング速度が略一定となることを利用し、エッチング条件を設定することを特徴とする請求項11記載のSOI構造を有する半導体装置の製造方法。

請求項15

前記エッチング条件をエッチング時間とすることを特徴とする請求項14記載のSOI構造を有する半導体装置の製造方法。

請求項16

前記高融点金属がコバルトであることを特徴とする請求項11記載のSOI構造を有する半導体装置の製造方法。

請求項17

SOI構造を有する半導体装置の製造方法であって、SOI層上に高融点金属を形成する工程と、熱処理によって前記高融点金属層を金属シリサイド層に変換する工程と、前記金属シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングによりコンタクトホ−ルを形成する工程とを有し、前記ドライエッチングはCHF3/COガスを用い、このCHF3/COガスを用いることによってドライエッチング速度が略一定となることを特徴とするSOI構造を有する半導体装置の製造方法。

請求項18

前記ドライエッチング速度が略一定となることを利用し、エッチング条件を設定することを特徴とする請求項17記載のSOI構造を有する半導体装置の製造方法。

請求項19

前記エッチング条件をエッチング時間とすることを特徴とする請求項18記載のSOI構造を有する半導体装置の製造方法。

請求項20

前記半導体装置は完全空乏型SOIデバイスであることを特徴とする請求項17記載のSOI構造を有する半導体装置の製造方法。

請求項21

前記高融点金属がコバルトであることを特徴とする請求項17記載のSOI構造を有する半導体装置の製造方法。

技術分野

0001

本発明はSOI構造を有する半導体装置の製造方法、特に完全空乏SOIデバイスコンタクトホ−ルを形成する時に有効なドライエッチング方法に関する。

背景技術

0002

近年、完全空乏型SOI(fully depleted-SOI)デバイス高速、かつ低消費電力を期待できるとあって注目されている。

0003

微細なゲ−ト長の完全空乏型SOIデバイスを実現するためには、チャネル領域不純物濃度を高め、ソ−ス領域、及びドレイン領域からの空乏層の延びを抑え、チャジシェア係数を大きくすることでショ−トチネル効果を抑える必要がある。一方、チャネル領域の不純物濃度を高くするとゲ−ト電極下の空乏層の広がりが狭くなるため、完全空乏型動作のためにはSOI層膜厚を薄くする必要がある。ゲ−ト長が200nm以下では、SOI層膜厚を20〜50nmまで薄くしなければならない。このため、ソ−ス抵抗、及びドレイン抵抗が高くなり、トランジスタ特性劣化してしまう。

0004

ソ−ス抵抗、及びドレイン抵抗を低減する方法として、例えばソ−ス/ドン領域にチタンコバルトのような高融点金属堆積し、熱処理によって選択的に金属シリサイド層を形成するサリサイドプロセスが用いられていた。

発明が解決しようとする課題

0005

しかしながら、上述のとおりSOI層膜厚は20〜50nm程度まで薄膜化され、結果としてサリサイド工程の際に高融点金属との反応で消費されるシリコン量そのものが不足するため、金属シリサイド凝集が起こり、金属シリサイドのない部分、つまり凹部が発生する。この凹部とコンタクトホ−ルとの位置が一致する形でコンタクトホ−ルが形成させると、この凹部においてはエッチングがうまくストップせずにシリサイド層下の埋め込み酸化膜もエッチングしてしまうような不良が発生する。埋め込み酸化膜までエッチングしてしまうと、シリコン基板配線ショートしてしまいSOIデバイスにとって重大な欠陥となる。このような不良はSOI層の薄膜化と共に加速度的に増大してくる。

0006

本発明は、特に完全空乏型SOIデバイスのように、極薄の膜厚を有するSOI層に対してコンタクトホ−ルを形成する工程において、コンタクトホ−ルの形成工程を満足しつつ、コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合でも埋め込み酸化膜までエッチングされてしまうことがないドライエッチング工程を備えたSOI構造を有する半導体装置の製造方法を提供する目的とする。

課題を解決するための手段

0007

上記課題を解決するため、本発明のSOI構造を有する半導体装置の製造方法は、SOI層上に高融点金属を形成する工程と、熱処理によって前記高融点金属層を金属シリサイド層に変換する工程と、前記金属シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングによりコンタクトホ−ルを形成する工程とを有し、前記ドライエッチングはCHF3/COガスを用いて行うことを特徴とする。

発明を実施するための最良の形態

0008

本発明のSOI構造を有する半導体装置の製造方法を容易に理解していただくため、完全空乏型SOIデバイスの製造工程のうちサリサイド工程、及びコンタクトホール形成工程について図1を用いて説明する。

0009

図1(a)に示すように、シリコン基板1上に埋め込み酸化膜2で絶縁分離されたSOI層3が配置されるように形成される。所謂、SOI基板が準備される。このSOI基板は貼り合わせ法、SIMOX法のどちらで形成されたものでもかわまない。ここで、SOI層3は、例えば25nmの膜厚を有するように形成される。また、図示はしていないが、SOI層3に備えられた素子形成領域にはゲート電極ソース領域、及びドレイン領域からなるトランジスタが形成されている。さらに、上述のとおり、サリサイド工程、及びコンタクトホ−ル形成工程について説明していくことを考慮し、図1(a)以降の工程図中のSOI層3はドレイン領域であるとして説明を進める。

0010

図1(b)に示すように、ドレイン領域に当たるSOI層3d(以下、SOI層3d)を含むSOI層3の全面に高融点金属として、コバルト4が形成される。

0011

図1(c)に示すように、800℃程度の熱処理を行うことによって、コバルト4とSOI層3dのシリコンが反応し、金属シリサイド層5が形成される。先にも説明したが、この金属シリサイド層5はソース抵抗、及びドレイン抵抗を低減するために形成される。

0012

図1(d)に示すように、層間絶縁膜6として、SiO2膜が金属シリサイド層5上に形成される。次にSOI層3dのドレイン領域に配線を接続するためのコンタクトホールを形成する。先ず、コンタクトホール形成のためのエッチングマスクとなるレジストパターン7を層間絶縁膜6上に形成する。

0013

図1(e)に示すように、エッチングマスクとなるレジストパターン7を用いて層間絶縁膜6にコンタクトホール8を形成する。ここで説明しておきたいことは、サリサイド工程の際に高融点金属であるコバルトとの反応で消費されるシリコン量そのものが不足する場合、金属シリサイドの凝集が起こり、金属シリサイドがない部分、つまり埋め込み酸化膜2が露出するような凹部10(図1(c)参照)が形成されている。このような埋め込み酸化膜2が露出するような凹部10上にコンタクトホール8が形成されてしまう場合、層間絶縁膜6と埋め込み酸化膜2とは実質的に同じ材料で形成されているため、両者間にはエッチング選択性がなく、エッチング除去部9が埋め込み酸化膜2に形成されてしまう。場合によっては、埋め込み酸化膜2を貫通する程度のエッチング除去部が形成されてしまうこともあった。

0014

本発明の目的は、特に完全空乏型SOIデバイスのように、極薄の膜厚を有するSOI層に対してコンタクトホ−ルを形成する工程において、コンタクトホ−ルの形成工程を満足しつつ、コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合でも埋め込み酸化膜までエッチングされてしまうことがないドライエッチング工程の確立にある。

0015

先ず、上記目的を達成するために、SOI層とコバルト層の夫々の膜厚を変化させたときのシリサイド凝集による凹部のでき方を測定してみた。

0016

図2は、SOI層の膜厚とシリサイド凝集による凹部径との関係を示した図である。図2から明らかなように、SOI層の膜厚が26nmを境にこれより膜厚が厚くなるとシリサイド凝集による凹部は発生しない。また、SOI層の膜厚が26nmから薄くなる方向で、凹部径は大きくなり始め、SOI層の膜厚が10nmの時が凹部径は最大値、120nmを示すようになる。

0017

SOI層とコバルト層の膜厚の比は、通常、SOI層:コバルト層=5:1である。しかしながら、今回の実験では、シリサイド凝集が発生しやすい状況で行うために、SOI層とコバルト層の膜厚の比を、SOI層:コバルト層=3:1とした。従って、SOI膜厚が10nm〜26nmをベ−スに上記膜厚比から算出すると、コバルト層の膜厚を3nm〜9nmに変化させたときのシリサイド凝集による凹部の発生状況をみた。

0018

図3は、コバルト層の膜厚とシリサイド凝集による凹部径との関係を示した図である。図3から明らかなように、コバルト層の膜厚が3nmを境にこれより膜厚が薄くなるとシリサイド凝集による凹部は発生しない。また、コバルト層の膜厚が3nmから厚くなる方向で、凹部径は大きくなり始め、コバルト層の膜厚が9nmでは、凹部径は90nmを示すようになる。

0019

上記実験から、SOI層とコバルト層の夫々の層の膜厚を変化させたときの凹部径の最大値は120nmであることが分かった。

0020

先にも説明させていただいたが、今回の実験はシリサイドの凝集が起こりやすい条件のSOI層とコバルト層の膜厚の比を採用し、実験を行った。従って、通常のSOI層とコバルト層の膜厚の比であるSOI層:コバルト層=5:1の際にできる凹部径の最大値はこの120nmより小さくなる事は言うまでもない。

0021

よって、凹部径の最大値120nmが形成された場合でも、埋め込み酸化膜までエッチングされないドライエッチング工程の確立を目指した。

0022

次に、以下のような実験を試みた。

0023

先にも述べたが上記実験から、SOI層とコバルト層の夫々の層の膜厚を変化させたときの凹部径の最大値は120nmであることが分かった。プロセスマジンを考慮し、凹部径を0〜150nmまで変え、2種類のドライエッチングガスを用いたときの凹部におけるSiO2に対するエッチング速度を測定してみた。2種類のドライエッチングガスは、CHF3/CO(=30/170sccm)とC4F8/O2/Ar(=20/10/500sccm)である。RFパワーは1600W、圧力は40mTorr、電極温度は20℃とした。また、本発明の目的が、極薄の膜厚を有するSOI層に対してコンタクトホ−ルを形成する工程において、コンタクトホ−ルの形成工程を満足しつつ、コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合でも埋め込み酸化膜までエッチングされてしまうことがないドライエッチング工程の確立にある。従って、測定には、図1(d)で示したようなシリサイド凝集により形成された凹部上にコンタクトホ−ルを形成するような試料を用いて行った。

0024

先ず、2種類のドライエッチングガスを使った場合のシリサイド凝集により形成された凹部径とエッチング速度の関係は以下のとおりである。

0025

図4に示すように、ドライエッチングガスとしてC4F8/O2/Ar を用いた場合は、凹部径が40nmの場合で、既にエッチング速度1300nm/minに達し、これでは凹部が120nmのものが形成された場合、埋め込み酸化膜までエッチングされてしまうことは容易に理解していただけるであろう。

0026

これに対して、ドライエッチングガスとしてCHF3/COを用いた場合は、図4に示すように、凹部径が40nmで、エッチング速度約400nm/minを示し、凹部径が40nmより大きくなる方向で、エッチング速度は約400nm/minで略一定になることが分かった。このエッチング速度400nm/minは、C4F8/O2/Ar を用いた場合と比較して著しく小さいことは言うまでもない。また、CHF3/COを用いた場合の特徴は、エッチング速度が凹部径に依存せず、略一定の値を示すことである。つまり、凹部径に依存せずに、エッチング速度が一定になることを見出したことにより、凹部におけるエッチング深さの制御が飛躍的に簡単にできる。具体的には、エッチング速度が一定になることを利用し、エッチング条件の設定としてエッチング時間を適宜設定することにより、簡単に埋め込み酸化膜表面でのエッチング深さを制御できる。

0027

また、本発明の目標を達成するため、CHF3/COを用いた場合、層間絶縁膜へのコンタクトホ−ルの形成に支障がないか、つまり所望のコンタクトホ−ルが形成できるかが重要となる。図5に示すように、凹部径に依存せずに一定の値を示したエッチング速度400nm/minを用いた場合、充分にコンタクトホ−ル径を形成できることが分かった。

0028

本発明の目的が達成できる裏づけについて以下で説明する。

0029

コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合、エッチング速度が上昇しないCHF3/COガスの方が埋め込み酸化膜へのエッチング突き抜け抑制には向いていると思われる。CHF3/COガス、C4F8/O2/Arガスというガス系によってエッチング速度に違いが見られるメカニズムとしては、コンタクト中へ輸送されるラジカルが異なるためと思われる。エッチング速度の違いは到達するイオンフラックスと、到達するラジカルのCとFの比の違いによって生じる。C4F8/O2/Arガスではコンタクト底までエッチャントであるFを輸送しやすいラジカルが多く存在し、さらにエッチングを阻害するCはコンタクト上部で付着してしまうため、相対的にコンタクト底ではFリッチとなる。従って、コンタクト底に接続した微細孔エッチングレートは増加することとなる。一方、CHF3/CO ガスではC4F8/O2/Arガスに比べてコンタクト底までエッチャントであるFを輸送しやすいラジカルが多く存在せず、それに加えて、エッチングを阻害するCが一旦はコンタクト上部や側壁に付着するが、側壁からの再スパッタによってコンタクト底まで輸送されやすい。従って、C4F8/O2/Arガスと比べてコンタクト底ではCの比率が多くなる。よって、コンタクト底に接続した微細孔のエッチング速度は極端に上昇するような現象は観察されない。エッチング速度が一定ではなく、エッチング速度が低下するのはイオンの衝撃効果が減少したためと思われる。

0030

以上示してきたように、極薄のSOI層を用いる半導体素子においてもコンタクトエッチングプロセスマージンを広く持つようにエッチングプロセスを設定できる。

発明の効果

0031

上述したとおり、本発明のSOI構造を有する半導体装置の製造方法では、ドライエッチングガスとしてCHF3/COガスを用いるようにしたので、特に完全空乏型SOIデバイスのように、極薄の膜厚を有するSOI層に対してコンタクトホ−ルを形成する工程において、コンタクトホ−ルの形成工程を満足しつつ、コンタクトホ−ル底部にシリサイド凝集による凹部が存在する場合でも埋め込み酸化膜までエッチングされてしまうことがないドライエッチング工程を確立することができた。

図面の簡単な説明

0032

図1 本発明のSOI構造を有する半導体装置の製造方法の実施の形態を説明するための断面工程図
図2SOI層の膜厚とシリサイド凝集による凹部径との関係を示した図。
図3コバルト層の膜厚とシリサイド凝集による凹部径との関係を示した図
図4 2種類のドライエッチングガスを使った場合のシリサイド凝集により形成された凹部径とエッチング速度の関係を示す図。
図5 2種類のドライエッチングガスを使った場合のコンタクトホ−ル径とエッチング速度の関係を示す図。

--

0033

1シリコン基板
2 埋め込む酸化膜
3SOI層
3d SOI層(ドレイン領域)
4コバルト
5金属シリサイド層
6層間絶縁膜
7レジストパターン
8コンタクトホ−ル
9エッチング除去部
10 凹部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ハイソル株式会社の「 ワイヤボンディング方法、及び半導体チップ配線構造」が 公開されました。( 2020/10/29)

    【課題】半導体チップに形成された電極と金属線とを強固に接合する。【解決手段】カドミウムテルル又は有機半導体の軟質素材を有した半導体チップ10に形成された電極15に導電性ペースト30を塗布する塗布ステッ... 詳細

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ