図面 (/)

技術 プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス

出願人 株式会社東芝
発明者 澤英二
出願日 2002年2月26日 (18年8ヶ月経過) 出願番号 2002-050122
公開日 2003年9月5日 (17年2ヶ月経過) 公開番号 2003-248040
状態 特許登録済
技術分野 電子回路の試験 電子回路の試験 論理回路III
主要キーワード 診断フローチャート ロジックアナライザ 診断用データ ブラックボックス FIFO回路 診断回路 デバック シリアル変換回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年9月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

PLD内部の論理回路動作確認を行なうこと。

解決手段

PLD1のメモリ5をリングバッファ回路構成にし、かつリングバッファ回路5に自身以外のPLD1で不具合現象が誘発される可能性のある信号線ptを接続し、PLD1の内部で生じた不具合現象又は自身以外のPLD1からの異常信号を信号線ptを通してトリガ信号として入力してリングバッファ回路5を停止させ、この後、リングバッファ回路5に書き込まれたデータを診断用データとして読み出す。

概要

背景

PLDは、年々ゲート数が増加しており、殆どの回路構成はPLDの内部回路で実現できる。これにより、かなり複雑な回路を構成する場合でも、1個又は複数個のPLDを連結させることで、所望の複雑な回路を構成できる。

又、このようなPLD内のデバック環境は、論理シミュレータ等により動作確認ができるようになっており、これによりPLDの設計段階での検証ができる。

概要

PLD内部の論理回路の動作確認を行なうこと。

PLD1のメモリ5をリングバッファ回路構成にし、かつリングバッファ回路5に自身以外のPLD1で不具合現象が誘発される可能性のある信号線ptを接続し、PLD1の内部で生じた不具合現象又は自身以外のPLD1からの異常信号を信号線ptを通してトリガ信号として入力してリングバッファ回路5を停止させ、この後、リングバッファ回路5に書き込まれたデータを診断用データとして読み出す。

目的

そこで本発明は、PLD内部の論理回路の動作確認ができるプログラマブル論理デバイス診断方法及びその装置、プログラマブル論理デバイスを提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

プログラマブル論理デバイスの内部又は外部のメモリリングバッファ回路構成にし、かつ前記メモリに前記プログラマブル論理デバイス内部で不具合現象が誘発される可能性のある信号線を接続し、自身の前記プログラマブル論理デバイスの内部、又は他の前記プログラマブル論理デバイスの内部で生じた不具合現象により出力される異常信号を前記信号線を通してトリガ信号として入力して前記リングバッファ回路を停止させ、この後、前記リングバッファ回路に書き込まれたデータを診断用のデータとして読み出す、ことを特徴とするプログラマブル論理デバイスの診断方法

請求項2

前記リングバッファ回路に書き込まれた前記データの読み出しは、前記プログラマブル論理デバイス内に設けられた読み出し回路、又は当該読み出し回路が設けられていなければ、前記リングバッファ回路内の前記データを別のプログラマブル論理デバイスに転送して当該論理デバイスに設けられた読み出し回路により読み出すことを特徴とする請求項1記載のプログラマブル論理デバイスの診断方法。

請求項3

複数のプログラマブル論理デバイスを基板上に実装してなり、前記各プログラマブル論理デバイスは、内部のメモリをリングバッファ回路構成にし、かつ前記メモリに対して自身以外の前記プログラマブル論理デバイスの内部で不具合現象が誘発される可能性のある信号線を接続し、前記プログラマブル論理デバイス内部で生じた不具合現象、又は自身以外の前記プログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を前記信号線を通してトリガ信号として入力して前記リングバッファ回路を停止させ、この後、前記リングバッファ回路に書き込まれたデータを自身のプログラマブル論理デバイスに設けられた読み出し回路により読み出し、又は当該読み出し回路が設けられていなければ、前記リングバッファ回路内の前記データを別のプログラマブル論理デバイスに転送して当該論理デバイスに設けられた読み出し回路により読み出すことを特徴とするプログラマブル論理デバイスの診断方法。

請求項4

前記トリガ信号が入力してから所定時間経過後に前記リングバッファ回路を停止させることを特徴とする請求項1又は3記載のプログラマブル論理デバイスの診断方法。

請求項5

プログラマブル論理デバイスの診断を行なうプログラマブル論理デバイスの診断装置において、リングバッファ回路構成のメモリと、内部で不具合現象が誘発される可能性のある自身以外の前記プログラマブル論理デバイスと前記メモリとを接続する信号線と、前記メモリに書き込まれたデータの読み出しを行なう読み出し回路と、自身の前記プログラマブル論理デバイス内部で生じた不具合現象、又は自身以外の前記プログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を前記信号線を通してトリガ信号として入力して前記リングバッファ回路を停止させて前記リングバッファ回路に書き込まれたデータを前記読み出し回路を動作させて読み出し、かつ読み出しの回路の設けられていない自身以外の前記プログラマブル論理デバイスの前記メモリに書き込まれたデータを前記読み出し回路を動作させて読み出す診断回路と、を具備したことを特徴とするプログラマブル論理デバイスの診断装置。

請求項6

プログラマブル論理デバイスの診断を行なうプログラマブル論理デバイスの診断装置において、リングバッファ回路構成のメモリと、内部で不具合現象が誘発される可能性のある自身以外の前記プログラマブル論理デバイスと前記メモリとを接続する信号線と、自身の前記プログラマブル論理デバイス内部で生じた不具合現象、又は自身以外の前記プログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を前記信号線を通してトリガ信号として入力して前記リングバッファ回路を停止させ、前記リングバッファ回路内の前記データを読み出し回路が設けられている別のプログラマブル論理デバイスに転送する診断回路と、を具備したことを特徴とするプログラマブル論理デバイスの診断装置。

請求項7

前記診断回路は、前記トリガ信号が入力してから所定時間経過後に前記リングバッファ回路を停止させることを特徴とする請求項5又は6記載のプログラマブル論理デバイスの診断装置。

請求項8

請求項5又は6記載のプログラマブル論理デバイスの診断装置が備えられたことを特徴とするプログラマブル論理デバイス。

技術分野

0001

本発明は、プログラマブル論理デバイスPLD)の診断を行なうプログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイスに関する。

背景技術

0002

PLDは、年々ゲート数が増加しており、殆どの回路構成はPLDの内部回路で実現できる。これにより、かなり複雑な回路を構成する場合でも、1個又は複数個のPLDを連結させることで、所望の複雑な回路を構成できる。

0003

又、このようなPLD内のデバック環境は、論理シミュレータ等により動作確認ができるようになっており、これによりPLDの設計段階での検証ができる。

発明が解決しようとする課題

0004

PLDの設計段階での検証ができるが、この検証の結果などに基づいて作成したPLD内部の論理回路が実際に正常に動作するかどうかは別で、一旦PLD内部で不具合が生じたときには、PLDの中はブラックボックスとして不明となってしまうことが多い。

0005

そこで本発明は、PLD内部の論理回路の動作確認ができるプログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイスを提供することを目的とする。

課題を解決するための手段

0006

本発明は、プログラマブル論理デバイスの内部又は外部のメモリリングバッファ回路構成にし、かつメモリにプログラマブル論理デバイス内部で不具合現象が誘発される可能性のある信号線を接続し、自身のプログラマブル論理デバイスの内部、又は他のプログラマブル論理デバイスの内部で生じた不具合現象により出力される異常信号を信号線を通してトリガ信号として入力してリングバッファ回路を停止させ、この後、リングバッファ回路に書き込まれたデータを診断用のデータとして読み出すことを特徴とするプログラマブル論理デバイスの診断方法である。

0007

本発明は、上記本発明のプログラマブル論理デバイスの診断方法において、リングバッファ回路に書き込まれたデータの読み出しは、プログラマブル論理デバイス内に設けられた読み出し回路、又は当該読み出し回路が設けられていなければ、リングバッファ回路内のデータを別のプログラマブル論理デバイスに転送して当該論理デバイスに設けられた読み出し回路により読み出す。

0008

本発明は、複数のプログラマブル論理デバイスを基板上に実装してなり、各プログラマブル論理デバイスは、内部のメモリをリングバッファ回路構成にし、かつメモリに対して自身以外のプログラマブル論理デバイスの内部で不具合現象が誘発される可能性のある信号線を接続し、プログラマブル論理デバイス内部で生じた不具合現象、又は自身以外のプログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を信号線を通してトリガ信号として入力してリングバッファ回路を停止させ、この後、リングバッファ回路に書き込まれたデータを自身のプログラマブル論理デバイスに設けられた読み出し回路により読み出し、又は当該読み出し回路が設けられていなければ、リングバッファ回路内のデータを別のプログラマブル論理デバイスに転送して当該論理デバイスに設けられた読み出し回路により読み出すことを特徴とするプログラマブル論理デバイスの診断方法である。

0009

本発明は、上記本発明のプログラマブル論理デバイスの診断方法において、トリガ信号が入力してから所定時間経過後にリングバッファ回路を停止させる。

0010

本発明は、プログラマブル論理デバイスの診断を行なうプログラマブル論理デバイスの診断装置において、リングバッファ回路構成のメモリと、内部で不具合現象が誘発される可能性のある自身以外のプログラマブル論理デバイスとメモリとを接続する信号線と、メモリに書き込まれたデータの読み出しを行なう読み出し回路と、自身のプログラマブル論理デバイス内部で生じた不具合現象、又は自身以外のプログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を信号線を通してトリガ信号として入力してリングバッファ回路を停止させてリングバッファ回路に書き込まれたデータを読み出し回路を動作させて読み出し、かつ読み出しの回路の設けられていない自身以外のプログラマブル論理デバイスのメモリに書き込まれたデータを読み出し回路を動作させて読み出す診断回路とを具備したことを特徴とするプログラマブル論理デバイスの診断装置である。

0011

本発明は、プログラマブル論理デバイスの診断を行なうプログラマブル論理デバイスの診断装置において、リングバッファ回路構成のメモリと、内部で不具合現象が誘発される可能性のある自身以外のプログラマブル論理デバイスとメモリとを接続する信号線と、自身のプログラマブル論理デバイス内部で生じた不具合現象、又は自身以外のプログラマブル論理デバイス内部で生じた不具合現象により出力される異常信号を信号線を通してトリガ信号として入力してリングバッファ回路を停止させ、リングバッファ回路内のデータを読み出し回路が設けられている別のプログラマブル論理デバイスに転送する診断回路とを具備したことを特徴とするプログラマブル論理デバイスの診断装置である。

0012

本発明は、上記本発明のプログラマブル論理デバイスの診断装置において、診断回路は、トリガ信号が入力してから所定時間経過後にリングバッファ回路を停止させる。

0013

本発明は、上記本発明のプログラマブル論理デバイスの診断方法において、上記プログラマブル論理デバイスの診断装置が備えられたことを特徴とするプログラマブル論理デバイスである。

発明を実施するための最良の形態

0014

(1)以下、本発明の第1の実施の形態について図面を参照して説明する。

0015

図1はプログラマブル論理デバイス(PLD)の診断装置を組み込んだPLD1の構成図である。基板2上には、複数のPLD1が実装されている。これらPLD1には、図1上の右側の機能ブロック図に示すようにPLD1の本来の処理回路3と、診断回路4とが設けられている。なお、これらPLD1のうち診断する対象のPLD1を被PLDと称する。

0016

これらPLD1は、図2に示すようにリングバッファ回路構成のメモリ(以下、リングバッファ回路と称する)5が設けられている。最近のPLD1は、より応用範囲を広げる目的でメモリを搭載するようになっている。本発明では、このメモリをリングバッファ回路構成として用いる。このリングバッファ回路5は、所定のメモリ容量に形成され、入力される各データを順次時系列で書き込み、かつ新たなデータが書き込まれる毎に古いデータから順に消去していくものである。

0017

又、リングバッファ回路5は、複数のピン(信号線)pのうち所定の1本のピンptと接続され、このピンptを通して他のPLD1に誘発された不具合現象の異常信号をトリガ信号として入力するものとなっている。

0018

読み出し・書き込み回路6は、リングバッファ回路5との間でデータバス7を介して接続され、リングバッファ回路5に書き込まれたデータを読み出す機能を有する。

0019

上記診断回路4は、図3に示す診断フローチャートに従い、自身の被PLD1の内部で生じた不具合現象、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号をピンptを通してトリガ信号として入力してリングバッファ回路5を停止させ、このリングバッファ回路5に書き込まれたデータを読み出し・書き込み回路6を動作させて読み出し、かつ読み出しの回路の設けられていない自身以外のPLD1のリングバッファ回路5に書き込まれたデータを読み出し・書き込み回路6を動作させて読み出す機能を有する。

0020

なお、自身以外のPLD1の内部で生じた不具合現象により出力される異常信号をピンptを通してトリガ信号として入力するが、この異常信号を出力するPLD1は、自身のリングバッファ回路5からデータを読み出す読み出し・書き込み回路6が設けられていないものである。

0021

診断回路4は、自身の被PLD1の内部で生じた不具合現象の検出を、例えば入力信号に対する応答期待値を予め記述しておき、入力信号に対する応答が期待値から外れたときに不具合現象(異常)が発生したとして検出する機能を有する。

0022

診断回路4は、自身以外のPLD1からのトリガ信号が入力してから所定時間経過後にリングバッファ回路5を停止させる機能を有する。

0023

次に、上記の如く構成された装置の作用について図3に示す診断フローチャートに従って説明する。

0024

診断回路4は、ステップ#1において、自身の被PLD1の内部で不具合現象が発生したか、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号をピンptを通してトリガ信号として入力したか否かを判断する。

0025

自身の被PLD1の内部で不具合現象が発生、又は自身以外のPLD1からの異常信号がトリガ信号としてピンptを通して入力すると、診断回路4は、ステップ#2に移り、被PLD1の内部で不具合現象が発生、又はトリガ信号が入力してから所定期間経過後にリングバッファ回路5を停止する。

0026

次に、診断回路4は、ステップ#3において、リングバッファ回路5をデータバス7を介して読み出し・書き込み回路6に切り替える。

0027

次に、診断回路4は、ステップ#4において、読み出し・書き込み回路6を動作させ、リングバッファ回路5に書き込まれているデータを読み出す。

0028

一方、診断回路4は、ステップ#5において、自身以外のPLD1からデータ転送があるか否かを判断する。この判断により自身以外のPLD1からデータ転送があると、診断回路4は、ステップ#6に移り、自身以外のPLD1から転送されてきたデータを読み出し・書き込み回路6を動作させて読み出す。

0029

この読み出し・書き込み回路6により読み出されたデータは、例えば2本のピンprからPLD1の外部に出力される。この出力データは、例えばパーソナルコンピュータ等に送られてデータ解析され、PLD1の内部の論理回路の動作確認が行われる。

0030

このように上記第1の実施の形態においては、PLD1のメモリ5をリングバッファ回路構成にし、かつリングバッファ回路5に自身以外のPLD1で不具合現象が誘発される可能性のある信号線ptを接続し、PLD1の内部で生じた不具合現象又は自身以外のPLD1からの異常信号をピンptを通してトリガ信号として入力してリングバッファ回路5を停止させ、この後、リングバッファ回路5に書き込まれたデータを診断用データとして読み出すので、このリングバッファ回路5に書き込まれているデータを読み出すことにより、このデータに基づいてPLD1の内部の論理回路の動作確認、特に不具合(デバック)発生時の動作が確認できる。

0031

リングバッファ回路5に書き込まれているデータが複数層に構造であれば、これら層のデータをも読み出すことによってPLD1の内部の論理回路の動作確認を詳細に解析して不具合発生の原因等を確認できる。

0032

又、ロジックアナライザ必須のプローブが不要であり、プローブの電気的な影響を受けずに、より正確に不具合発生の現象を捕らえることができる。

0033

(2)次に、本発明の第2の実施の形態について図面を参照して説明する。なお、図1及び図2と同一部分には同一符号を付してその詳しい説明は省略する。

0034

図4はPLD1の診断装置を組み込んだPLDの構成図である。被PLD1には、シリアル変換回路8が設けられている。この被PLD1は、自身のリングバッファ回路5からデータを読み出す読み出し・書き込み回路6が設けられていないものである。

0035

なお、この実施の形態では、読み出し・書き込み回路6が設けられたPLD1をPLD1aとし、読み出し・書き込み回路6が設けられていないPLD1を被PLD1bとする。

0036

シリアル変換回路8は、読み出し・書き込み回路6書き込まれたデータをシリアル変換し、2本の出力ピンpoから出力する機能を有する。この場合、被PLD1bの2本のピンpoとPLD1bの2本のピンpiとの間は、2ラインの信号線9により接続される。

0037

被PLD1bの診断回路4は、図5に示す診断フローチャートに従い、自身の被PLD1bの内部で生じた不具合現象、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号をピンptを通してトリガ信号として入力してリングバッファ回路5を停止させ、次にこのリングバッファ回路5内のデータを信号線9を通して読み出し回路6が設けられている別のPLD1aに転送する機能を有する。

0038

次に、上記の如く構成された装置の作用について図5に示す診断フローチャートに従って説明する。

0039

診断回路4は、ステップ#10において、自身の被PLD1の内部で不具合現象が発生したか、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号をピンptを通してトリガ信号として入力したか否かを判断する。

0040

自身の被PLD1の内部で不具合現象が発生、又は自身以外のPLD1からの異常信号がトリガ信号としてピンptを通して入力すると、診断回路4は、ステップ#11に移り、被PLD1の内部で不具合現象が発生、又はトリガ信号が入力してから所定期間経過後にリングバッファ回路5を停止する。

0041

次に、被PLD1bのシリアル変換回路8は、ステップ#12において、リングバッファ回路5に書き込まれたデータをシリアル変換し、ステップ#13において、2本の出力ピンpoを通してデータ転送する。このシリアル変換されたデータは、2ラインの信号線9を通してPLD1aにデータ転送される。

0042

このPLD1aでは、シリアル変換回路8によりデータ転送されてきたシリアルデータを元のデータ形式に変換し、読み出し・書き込み回路6によってデータを読み取る。

0043

このように上記第2の実施の形態においては、被PLD1bの内部で生じた不具合現象、又は被PLD1b以外のPLD1の内部で生じた不具合現象により出力される異常信号をトリガ信号として入力してリングバッファ回路5を停止させ、このリングバッファ回路5内のデータを読み出し・書き込み回路6が設けられている別のPLD1aにデータ転送するので、読み出し・書き込み回路6が設けられていない被PLD1bであっても、この被PLD1bのリングバッファ回路5に書き込まれているデータを読み出すことができ、このデータに基づいてPLD1の内部の論理回路の動作確認、特に不具合発生時の動作が確認できる。

0044

(3)次に、本発明の第3の実施の形態について図面を参照して説明する。本発明の第3の実施の形態は、上記第1と第2の実施の形態の組み合わせである。図1に示す基板2上には、複数のPLD1が実装されているが、これらPLD1は、読み出し・書き込み回路6が設けられているPLD1(1a)と設けられていないPLD1(1b)とが混在する。

0045

従って、PLD1aの診断回路4は、図3に示す診断フローチャートに従い、自身の被PLD1の内部で生じた不具合現象、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号を1本のピンptを通してトリガ信号として入力してから所定期間経過後にリングバッファ回路5を停止させ、このリングバッファ回路5に書き込まれたデータを読み出し・書き込み回路6を動作させて読み出し、かつ読み出しの回路の設けられていない自身以外のPLD1のリングバッファ回路5に書き込まれたデータを読み出し・書き込み回路6を動作させて読み出す機能を有する。

0046

PLD1bの診断回路4は、図5に示す診断フローチャートに従い、自身の被PLD1bの内部で生じた不具合現象、又は自身以外のPLD1の内部で生じた不具合現象により出力される異常信号を1本のピンptを通してトリガ信号として入力してから所定期間経過後にリングバッファ回路5を停止させ、次にトリガ信号を1本のピンから隣接する別のPLD1に渡すと共に、リングバッファ回路5内のデータを信号線9を通して隣接する別のPLD1に転送し、最終的に読み出し・書き込み回路6が設けられているPLD1aに転送する機能を有する。

0047

このような構成であれば、図6に示すPLD1b−1で不具合が発生すると、このPLD1b−1の診断回路4は、自身の被PLD1の内部で生じた不具合現象によりリングバッファ回路5を停止させ、トリガ信号を1本のピンから隣接する別のPLD1に渡すと共に、リングバッファ回路5内のデータを信号線9を通して隣接するPLD1−2に転送する。このデータ転送は、上記第2の実施の形態と同様に、シリアル変換して行なう。

0048

このPLD1−2は、PLD1b−1からのトリガ信号を入力すると共に、転送されてきたデータを入力し、自身のリングバッファ回路5に書き込み、かつ同リングバッファ回路5を停止させる。このPLD1−2は、自身の読み出し・書き込み回路6が設けられていないので、PLD1b−1の診断回路4と同様に、トリガ信号を隣接するPLD1−3に渡すと共に、リングバッファ回路5内のデータとを信号線9を通して隣接するPLD1−3に転送する。

0049

このPLD1−3もPLD1−2と同様に、PLD1b−2からのトリガ信号を入力すると共に、転送されてきたデータを入力し、自身のリングバッファ回路5に書き込み、かつ同リングバッファ回路5を停止させる。このPLD1−3も自身の読み出し・書き込み回路6が設けられていないので、PLD1b−2の診断回路4と同様に、トリガ信号を隣接するPLD1aに渡すと共に、リングバッファ回路5内のデータとを信号線9を通して隣接するPLD1aに転送する。

0050

このPLD1aは、データ転送されてきたシリアルデータを元のデータ形式に変換し、読み出し・書き込み回路6によってデータを読み取る。

0051

このように上記第3の実施の形態によれば、基板2上に、読み出し・書き込み回路6が設けられているPLD1aと設けられていないPLD1bとが混在しても、例えばPLD1b−1のリングバッファ回路5に書き込まれているデータを各PLD1b−1、1b−2、1b−3、1aに順次データ転送し、読み出し・書き込み回路6が設けられたPLD1aにおいて読み出すことができ、このデータに基づいてPLD1b−1の内部の論理回路の動作確認、特に不具合発生時の動作が確認できる。

0052

なお、本発明は、上記第1乃至第3の実施の形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。

0053

さらに、上記各実施形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。例えば、実施形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。

0054

上記各実施の形態におけるリングバッファ回路5は、FIFO(fast in fast out)回路により構成してもよい。このFIFO回路を用いた場合は、入出力が独立しているので、動作中、停止後に接続先を切り替える必要がない。

0055

リングバッファ回路5は、PLD1に内蔵されているメモリを利用しているが、専用のバッアァメモリを用意してこれを用いてもよい。

0056

リングバッファ回路5を停止させるタイミングは、被PLD1の中で固定してもよいし、被PLD1内で変更可能に、又は別のPLD1により被PLD1での停止タイミングを変更するようにしてもよい。

0057

不具合現象を誘発する可能性がある複数の信号線は随時書き替えてもよいし、又被PLD1の主要な信号線を予め全て接続しておいてもよい。

0058

PLD1間の外部信号でもPLD内の回路の入力部で確認できるので、ロジックアナライザの代替として利用できる。

発明の効果

0059

以上詳記したように本発明によれば、PLD内部の論理回路の動作確認ができるプログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイスを提供できる。

図面の簡単な説明

0060

図1本発明に係わるプログラマブル論理デバイス(PLD)の診断装置の第1の実施の形態を組み込んだPLDの構成図。
図2本発明に係わるプログラマブル論理デバイスの診断装置の第1の実施の形態におけるPLDの内部構成図。
図3本発明に係わるプログラマブル論理デバイスの診断装置の第1の実施の形態における診断フローチャート。
図4本発明に係わるプログラマブル論理デバイスの診断装置の第2の実施の形態を組み込んだPLDの構成図。
図5本発明に係わるプログラマブル論理デバイスの診断装置の第2の実施の形態における診断フローチャート。
図6本発明に係わるプログラマブル論理デバイスの診断装置の第3の実施の形態を組み込んだ基板の構成図。

--

0061

1:PLD
2:基板
3:処理回路
4:診断回路
5:メモリ(リングバッファ回路)
6:読み出し・書き込み回路
7:データバス
8:シリアル変換回路
9:信号線
p,pt,pr:ピン(信号線)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ