図面 (/)

技術 複合記憶回路構造及び同複合記憶回路構造を有する半導体装置

出願人 ソニー株式会社
発明者 森山勝利森寛伸塚崎久暢
出願日 2002年2月8日 (18年10ヶ月経過) 出願番号 2002-033166
公開日 2003年8月22日 (17年4ヶ月経過) 公開番号 2003-233990
状態 拒絶査定
技術分野 S-RAM 静的磁気メモリ 静的メモリのアクセス制御 リードオンリーメモリ
主要キーワード 回路切替スイッチ 給電停止状態 電力切断 開始信号生成回路 給電再開 パワーオフ信号 初期クリア 作動用電源
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年8月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

高速書込動作及び読出動作が可能であって、かつ不揮発性複合記憶回路を提供するとともに、その結果、インスタントオン機能・インスタントオフ機能を実現可能とする半導体装置を提供する。

解決手段

複合記憶回路構造は、記憶回路を揮発性記憶回路不揮発性記憶回路とを並列に接続して構成し、さらに、揮発性記憶回路の記憶情報同一情報を不揮発性記憶回路に記憶すべく構成する。また、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込みを行なうべく構成し、さらに、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成する。そして、このような複合記憶回路構造を構成した半導体装置とする。

概要

背景

従来、パーソナルコンピュータのような汎用性の高い電子計算機では、同電子計算機で作業を行なうべく電子計算機を起動する場合、主電源投入することによって、電子計算機は予め設定されている起動プログラムを実行し、電子計算機の主記憶装置に起動時に必要なファイルを読み込むことによって使用可能状態とする初期起動作業を行なっている。

すなわち、ハードディスクなどの補助記憶装置に保存された膨大なファイルの中から、起動時に必要なファイルを、電子計算機の主記憶装置であるメインメモリさらにはシステムLSIチップ内のキャッシュメモリに読み込み、所要の入力を受付可能として初期起動作業を終了する。

この初期起動作業は、電子計算機の処理速度の影響を受けるため、通常、数10秒から数分程度の時間を要している。

また、作業の終了にともなって電子計算機のシャットダウン操作を行なった場合、電子計算機はすぐに主電源を切断することはなく、作動中のプログラムが存在する場合には同プログラムによる作業を終了させ、プログラムの終了にともなって同プログラムが使用していたファイルの情報をハードディスクに書き込み、主電源切断を実行してよい状況であることを確認して主電源を切断する稼動停止作業を行なっている。

この稼動停止作業も、電子計算機の処理速度の影響を受けるため、通常、少なくとも数秒から数10秒程度の時間を要している。

稼動停止作業は、次回起動時における起動状態を生成しやすくするために行なっているものであり、次回起動時においては必要最小限のプログラムだけを起動させるようにした初期起動状態の特定を行なっているものである。一方、初期起動作業では、前回の稼動停止作業時に特定された次回起動時の初期起動状態情報に基づいて起動処理を行なうことにより、電子計算機の起動を円滑に行なうべく構成している。

ただし、稼動停止作業においては、電子計算機の中央処理装置であるシステムLSIチップ内のレジスタラッチフリップフロップカウンタなどの各記憶回路に記憶した情報は、次回起動時の初期起動状態情報としては不要であるためハードディスクにファイルとして保存したりしておらず、そのうえ、レジスタ、ラッチ、フリップフロップ、カウンタなどの各記憶回路は揮発性を有しているため、システムLSIチップへの給電停止にともなってそれぞれに記憶していた情報は消失することとなる。

また、正規のシャットダウン操作ではなく、停電したり、あるいは過ってコンセントから電子計算機のプラグ引抜いたりすることにより、電子計算機の作動中に電力切断が生じると、電子計算機を構成する各装置が即時停止することによりシステムダウンが生じる。

このようなシステムダウンが生じた場合、現状ではシステムダウン発生時点での電子計算機内、特に、システムLSIチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの揮発性の記憶回路が記憶している情報を保存する手段がないために、システムダウン発生前の電子計算機における作業状況の情報は消失することとなる。

このようなシステムダウンにともなう作業状況情報の消失を抑止するために、電子計算機では定期的に作業に用いているファイルのバックアップファイル自動生成し、同バックアップファイルをハードディスクに保存しており、システムダウンが発生した場合には、電子計算機の再起動後最新のバックアップファイルの読み出しを行なうことにより、システムダウン発生時における作業状態に近い状態に復帰可能としている。

また、システムダウンが生じた場合には、稼動停止作業が実行されないまま電子計算機は停止するため、次回起動時の初期起動状態の特定を行なうことができず、次回起動時の円滑な起動を妨げることとなる。この場合にも、適宜のバックアップファイル、たとえば前回起動時の初期起動状態情報を利用することにより再起動時を円滑に実行可能としている。

概要

高速書込動作及び読出動作が可能であって、かつ不揮発性複合記憶回路を提供するとともに、その結果、インスタントオン機能・インスタントオフ機能を実現可能とする半導体装置を提供する。

複合記憶回路構造は、記憶回路を揮発性記憶回路不揮発性記憶回路とを並列に接続して構成し、さらに、揮発性記憶回路の記憶情報同一情報を不揮発性記憶回路に記憶すべく構成する。また、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込みを行なうべく構成し、さらに、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成する。そして、このような複合記憶回路構造を構成した半導体装置とする。

目的

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

記憶回路揮発性記憶回路不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報同一情報を不揮発性記憶回路に記憶すべく構成したことを特徴とする複合記憶回路構造

請求項2

揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むべく構成したことを特徴とする請求項1記載の複合記憶回路構造。

請求項3

揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止すべく構成したことを特徴とする請求項1または請求項2に記載の複合記憶回路構造。

請求項4

揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けていることを特徴とする請求項2または請求項3に記載の複合記憶回路構造。

請求項5

停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成したことを特徴とする請求項2〜4のいずれか1項に記載の複合記憶回路構造。

請求項6

不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成したことを特徴とする請求項5記載の複合記憶回路構造。

請求項7

請求項1〜6のいずれか1項に記載の複合記憶回路構造を有することを特徴とする半導体装置

技術分野

0001

本発明は、揮発性記憶回路不揮発性記憶回路並列に接続して構成した複合記憶回路構造及び同複合記憶回路構造を有する半導体装置に関するものである。

背景技術

0002

従来、パーソナルコンピュータのような汎用性の高い電子計算機では、同電子計算機で作業を行なうべく電子計算機を起動する場合、主電源投入することによって、電子計算機は予め設定されている起動プログラムを実行し、電子計算機の主記憶装置に起動時に必要なファイルを読み込むことによって使用可能状態とする初期起動作業を行なっている。

0003

すなわち、ハードディスクなどの補助記憶装置に保存された膨大なファイルの中から、起動時に必要なファイルを、電子計算機の主記憶装置であるメインメモリさらにはシステムLSIチップ内のキャッシュメモリに読み込み、所要の入力を受付可能として初期起動作業を終了する。

0004

この初期起動作業は、電子計算機の処理速度の影響を受けるため、通常、数10秒から数分程度の時間を要している。

0005

また、作業の終了にともなって電子計算機のシャットダウン操作を行なった場合、電子計算機はすぐに主電源を切断することはなく、作動中のプログラムが存在する場合には同プログラムによる作業を終了させ、プログラムの終了にともなって同プログラムが使用していたファイルの情報をハードディスクに書き込み、主電源切断を実行してよい状況であることを確認して主電源を切断する稼動停止作業を行なっている。

0006

この稼動停止作業も、電子計算機の処理速度の影響を受けるため、通常、少なくとも数秒から数10秒程度の時間を要している。

0007

稼動停止作業は、次回起動時における起動状態を生成しやすくするために行なっているものであり、次回起動時においては必要最小限のプログラムだけを起動させるようにした初期起動状態の特定を行なっているものである。一方、初期起動作業では、前回の稼動停止作業時に特定された次回起動時の初期起動状態情報に基づいて起動処理を行なうことにより、電子計算機の起動を円滑に行なうべく構成している。

0008

ただし、稼動停止作業においては、電子計算機の中央処理装置であるシステムLSIチップ内のレジスタラッチフリップフロップカウンタなどの各記憶回路に記憶した情報は、次回起動時の初期起動状態情報としては不要であるためハードディスクにファイルとして保存したりしておらず、そのうえ、レジスタ、ラッチ、フリップフロップ、カウンタなどの各記憶回路は揮発性を有しているため、システムLSIチップへの給電停止にともなってそれぞれに記憶していた情報は消失することとなる。

0009

また、正規のシャットダウン操作ではなく、停電したり、あるいは過ってコンセントから電子計算機のプラグ引抜いたりすることにより、電子計算機の作動中に電力切断が生じると、電子計算機を構成する各装置が即時停止することによりシステムダウンが生じる。

0010

このようなシステムダウンが生じた場合、現状ではシステムダウン発生時点での電子計算機内、特に、システムLSIチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの揮発性の記憶回路が記憶している情報を保存する手段がないために、システムダウン発生前の電子計算機における作業状況の情報は消失することとなる。

0011

このようなシステムダウンにともなう作業状況情報の消失を抑止するために、電子計算機では定期的に作業に用いているファイルのバックアップファイル自動生成し、同バックアップファイルをハードディスクに保存しており、システムダウンが発生した場合には、電子計算機の再起動後最新のバックアップファイルの読み出しを行なうことにより、システムダウン発生時における作業状態に近い状態に復帰可能としている。

0012

また、システムダウンが生じた場合には、稼動停止作業が実行されないまま電子計算機は停止するため、次回起動時の初期起動状態の特定を行なうことができず、次回起動時の円滑な起動を妨げることとなる。この場合にも、適宜のバックアップファイル、たとえば前回起動時の初期起動状態情報を利用することにより再起動時を円滑に実行可能としている。

発明が解決しようとする課題

0013

しかしながら、上記のような従来の電子計算機では、主電源の投入後に瞬時に前回の使用状態再現するインスタントオン機能、及びシャットダウン操作後に瞬時に主電源の切断を行なうインスタントオフ機能を実現することができず、起動時及びシャットダウン操作時に多大な時間を要するという問題があった。

0014

また、停電などによる突然の電源切断の際にも同様に、システムLSIチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの記憶回路に記憶した情報は保存されないため、システムダウンにともなう再起動後に、電子計算機を主電源切断直前の状態に完全に復帰させることができないという問題があった。

0015

そこで、システムLSIチップ内のレジスタ、ラッチ、フリップフロップ、カウンタなどの記憶回路を、給電停止の場合にも記憶を保持する不揮発性の記憶回路で構成することにより、上記の問題を解決することは可能ではあるが、レジスタ、ラッチ、フリップフロップ、カウンタなどを不揮発性の記憶回路で構成した場合、現実問題として、同記憶回路への情報の書き込み、及び同記憶回路からの情報の読み出しなどの動作が揮発性の記憶回路を用いた場合よりも遅く、かつ、揮発性の記憶回路よりも消費電力が大きいため、不揮発性の記憶回路を用いてシステムLSIチップを構成した場合に、システムLSIチップの性能向上が困難となるという問題があった。

課題を解決するための手段

0016

上記の問題点を解決すべく、請求項1記載の発明である複合記憶回路構造では、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報同一情報を不揮発性記憶回路に記憶することとした。すなわち、通常の情報の書き込み及び読み出しには揮発性記憶回路を用いる一方で、給電停止状況となって揮発性記憶回路の記憶情報が消失する場合には、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路で記憶するものである。従って、情報の書込動作及び情報の読出動作の速度は高速としたまま、給電停止にも記憶情報を保持し続けることができる。

0017

また、請求項2記載の発明では、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むべく構成した。すなわち、揮発性記憶回路への供給電力が低下することによって、同回路の記憶情報が消失する際に不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むことにより、記憶情報の消失を防止できる。

0018

また、請求項3記載の発明では、揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止すべく構成した。すなわち、揮発性記憶回路への電力供給が低下することにともなって揮発性記憶回路から電荷の流出が生起されることにより、揮発性記憶回路の記憶情報には変更が生じるため、揮発性記憶回路の記憶情報の変更を禁止すべく構成することにより揮発性記憶回路において正常な情報のみを記憶できる。

0019

また、請求項4記載の発明では、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けた。すなわち、電力備蓄手段を設けておくことにより、揮発性記憶回路あるいは不揮発性記憶回路への供給電力が低下して同回路による記憶情報の保持が困難となった際に、電力備蓄手段から電力供給を行なうことにより、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込む前に記憶情報が消失することを防止でき、また、不揮発性記憶回路への供給電力が低下することによって同回路による記憶情報の書込動作が不能となることを防止でき、不揮発性記憶回路への確実な書き込みが行なえる。

0020

また、請求項5記載の発明では、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成した。すなわち、停電あるいは電力供給低下にともなって一旦記憶が消失した揮発性記憶回路に、給電再開時に不揮発性記憶回路の記憶情報を戻すことにより、その記憶情報を使用する際には、読出動作の速い揮発性記憶回路から記憶情報の読み出しが行なえる。

0021

また、請求項6記載の発明では、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成した。すなわち、揮発性記憶回路に不揮発性記憶回路の記憶情報を戻した後は、不揮発性記憶回路は動作する必要がないので、不揮発性記憶回路への電力供給を抑制することにより消費電力が抑制され、低消費電力化をはかることができる。

0022

また、請求項7記載の発明では、本発明の半導体装置では、上記の複合記憶回路構造を有することに特徴を有するものである。すなわち、複合記憶回路構造を有する半導体装置を用いることにより、インスタントオン及びインスタントオフを実施可能な電子機器あるいは電気機器を容易に構成できる。

発明を実施するための最良の形態

0023

本発明の複合記憶回路構造は、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶する複合記憶回路構造としたものである。

0024

すなわち、高速での情報の書込動作及び読出動作が可能な一方で、給電停止にともなって記憶した情報が消失する揮発性記憶回路と、その逆で、情報の書込動作及び読出動作は揮発性記憶回路と比較して遅いものの、給電停止の際にも記憶した情報を保持可能な不揮発性記憶回路とを並列に接続し、互いに同一情報を記憶することにより、揮発性記憶回路と不揮発性記憶回路とで1セットとして、高速での情報の書込動作及び読出動作が可能であって、給電停止の際にも記憶した情報を保持可能な記憶回路を構成することができる。

0025

また、上記の複合記憶回路を半導体基板上に構成して半導体装置を形成した場合には、同半導体装置は電力の供給を停止した際にも動作時の状態を記憶しておくことができ、しかも再度電力を供給した場合には、瞬時に電力供給停止時の状態のまま復帰させることができるので、同半導体装置を用いて電子機器や電気機器を構成した場合、インスタントオン機能を実現できる。

0026

なお、この場合、揮発性記憶回路と不揮発性記憶回路とは必ずしも同一半導体基板上に形成する必要はなく、異なる半導体基板上にそれぞれ揮発性記憶回路と不揮発性記憶回路とを構成し、所要の配線により並列接続してもよい。

0027

また、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込みを行なっている。

0028

すなわち、揮発性記憶回路に供給する電力が低下した際には、不揮発性記憶回路に揮発性記憶回路の記憶情報の書き込むことにより、電力供給が停止されても不揮発性記憶回路においては記憶情報が消失することなく、確実に保持することができる。

0029

従って、このような複合記憶回路を半導体基板上に構成して半導体装置を形成した場合には、同半導体装置への電力供給を強制的に停止しても、その電力供給停止時点での半導体装置の作動状態を不揮発性記憶回路に記憶させながら作動を停止することができるため、同半導体装置を用いて電子機器や電気機器を構成した場合には、速やかな電源切断を可能とするインスタントオフ機能を具備させることができる。

0030

しかも、揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止した場合には、電力供給の低下にともなって生じる揮発性記憶回路の情報変化を防止することができ、不揮発性記憶回路に正常な情報を記憶できる。

0031

また、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方には、電力備蓄手段を設けた場合には、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込む間、電力備蓄手段から電力供給を受けることにより、揮発性記憶回路の場合には同揮発性記憶回路に記憶された情報が消失することを防止でき、一方、不揮発性記憶回路の場合には同不揮発性記憶回路が書込動作不能となることを防止でき、揮発性記憶回路の記憶情報の不揮発性記憶回路への確実な書き込みを行なうことができる。

0032

また、停電あるいは電力供給低下した後、給電再開時にともなって不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成した場合、すなわち、不揮発性記憶回路から記憶情報を読み出して揮発性記憶回路に書き込むべく構成した場合には、揮発性記憶回路への給電再開にともなって同回路が記憶保持可能な状態となった際に、すぐに揮発性記憶回路に不揮発性記憶回路の記憶情報を書き込むことにより、情報の利用の際には読み出し速度の高速な揮発性記憶回路を用いることができる。従って、給電停止時点での半導体装置の作動状態を瞬時に再現するインスタントオン機能による起動を、より高速とすることができる。

0033

また、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成した場合には、揮発性記憶回路と比較して消費電力の大きい不揮発性記憶回路による電力消費を抑制でき、特に、複合記憶回路構造を有する半導体装置では低消費電力化することができる。

0034

以下において、図面に基づいて本発明の実施の形態を詳説する。特に次の順番で説明を行なう。
1)複合記憶回路構造の説明
2)給電停止時における複合記憶回路の動作説明
3)給電再開時における複合記憶回路の動作説明
以下の説明では、不揮発性記憶回路には磁気メモリからなる磁気記憶回路を用いているが、磁気記憶回路に限定するものではなく、EEPROMFlashメモリ強誘電体メモリなどを用いて構成した不揮発性記憶回路としてもよい。

0035

1)複合記憶回路構造の説明
図1は、本発明の複合記憶回路構造とした複合記憶回路1の回路図であり、同複合記憶回路1は、揮発性記憶回路2と、不揮発性記憶回路3とを第1接続線4と、第2接続線5とによって並列状態に接続して構成している。

0036

本実施の形態においては、揮発性記憶回路2及び不揮発性記憶回路3は半導体基板上に形成しており、揮発性記憶回路2は、システムLSIチップに形成したラッチ式記憶回路としている。

0037

揮発性記憶回路2には他の記憶回路Lあるいは素子と接続する第1導線6と第2導線7を接続しており、第1導線6及び第2導線7には、それぞれ電源離信号入力線8と接続した第1回路切替スイッチ9及び第2回路切替スイッチ10を介設しており、電源切離信号入力線8からの電源切離信号の入力に基づいて、第1回路切替スイッチ9及び第2回路切替スイッチ10での開閉切替を行なうべく構成している。

0038

第1導線6と一端を接続する第1接続線4は、揮発性記憶回路2と第1回路切替スイッチ9との間において第1導線6と接続させており、また、第2導線7と一端を接続する第2接続線5は、揮発性記憶回路2と第2回路切替スイッチ10との間において第2導線7と接続させている。

0039

また、第1接続線4及び第2接続線5にも、それぞれ電源切離信号入力線8と接続した第3回路切替スイッチ11及び第4回路切替スイッチ12を介設しており、電源切離信号入力線8からの電源切離信号の入力に基づいて、第3回路切替スイッチ11及び第4回路切替スイッチ12での開閉切替を行なうべく構成している。同第3回路切替スイッチ11及び第4回路切替スイッチ12は、揮発性記憶回路2と不揮発性記憶回路3との間に介設している。

0040

不揮発性記憶回路3には、上述したように磁気記憶回路を用いており、「0」または「1」の情報を磁気トンネル接合素子Mを用いて記憶すべく構成している。なお、揮発性記憶回路2であるラッチ式記憶回路が2ビットの情報の記憶を行なうため、不揮発性記憶回路3でも2ビットの情報の記憶を行なうべく、磁気トンネル接合素子Mを2つ配設している。

0041

磁気トンネル接合素子Mには、同磁気トンネル接合素子Mからの情報の読み出しを行なう情報読出回路3aと、磁気トンネル接合素子Mへの情報の書き込みを行なう情報書込回路3bとを設けている。情報読出回路3a及び情報書込回路3bは、それぞれ第1接続線4と第2接続線5とにより揮発性記憶回路2と接続している。

0042

情報読出回路3aには読出開始信号入力線13を接続しており、同読出開始信号入力線13に後述する読出開始信号を入力することにより、後述するように、磁気トンネル接合素子Mから情報を読み出すべく構成している。

0043

情報書込回路3bには書込開始信号入力線14を接続しており、同書込開始信号入力線14に書込開始信号を入力することにより、後述するように、揮発性記憶回路2の記憶情報を磁気トンネル接合素子Mによって記憶すべく構成している。

0044

また、情報書込回路3bには電源切離信号入力線8を接続しており、特に、同電源切離信号入力線8を、情報書込回路3bの第1スイッチトランジスタ15のゲート端子及び、第2スイッチトランジスタ16のゲート端子に接続している。

0045

さらに、揮発性記憶回路2にも電源切離信号入力線8を接続しており、特に、同電源切離信号入力線8を、揮発性記憶回路2の第3スイッチトランジスタ23のゲート端子に接続している。

0046

2)給電停止時における複合記憶回路の動作説明
図2に示したタイミングチャートに基づいて、給電停止時における複合記憶回路1の動作を説明する。給電停止状態となるのは、シャットダウン操作による主電源の切断の場合だけでなく、停電や予期せぬトラブルの場合などがあるが、以下においては一般的な給電停止状態であるシャットダウン操作による主電源の切断の場合について説明する。給電停止の理由がいずれであっても、給電停止時の動作形態は同じである。

0047

図2(a)は、複合記憶回路1を有するにシステムLSIチップの主電源切断に基づく供給電力量に関するタイミング図であり、システムLSIチップへの供給電力量が所定値以下となったところで、システムLSIチップのパワーオフ信号発生回路(図示せず)が作動し、図2(b)に示すようにパワーオフ信号を出力する。

0048

パワーオフ信号に基づいて電源切離信号生成回路(図示せず)が作動し、図2(c)に示すように電源切離信号を出力する。

0049

電源切離信号は、電源切離信号入力線8によって第1回路切替スイッチ9、第2回路切替スイッチ10、第3回路切替スイッチ11、第4回路切替スイッチ12に入力する。

0050

そして、第1回路切替スイッチ9と第2回路切替スイッチ10とによって、第1導線6及び第2導線7の切断を行ない、同第1導線6及び第2導線7介して接続された他の記憶回路や素子から揮発性記憶回路2を独立させて、揮発性記憶回路2への情報入力を阻止し、電源切断後に揮発性記憶回路2の記憶情報に変更が加えられることを禁止している。

0051

すなわち、第1導線6及び第2導線7を接続したままの場合、揮発性記憶回路2に供給される電力の低下にともなって、揮発性記憶回路2を構成しているトランジスタドレイン側から電荷が消費されるため、記憶情報が自発的に変化するおそれがあるからである。

0052

ここで、第1回路切替スイッチ9と第2回路切替スイッチ10にはトランスファーゲートを用いているが、トランスファーゲートと同様に揮発性記憶回路2を構成しているトランジスタの電荷消費を防止できる構成であれば何であってもよい。

0053

一方、第3回路切替スイッチ11と第4回路切替スイッチ12とによって、揮発性記憶回路2と不揮発性記憶回路3とを導通状態とし、後述するように、揮発性記憶回路2から不揮発性記憶回路3への記憶情報の移動を可能とする。第3回路切替スイッチ11と第4回路切替スイッチ12も、トランスファーゲートを用いているが、トランスファーゲート以外の構成であってもよい。

0054

また、電源切離信号は、電源切離信号入力線8を介して不揮発性回路3内の情報書込回路3bに設けた第1スイッチトランジスタ15のゲート端子、及び第2スイッチトランジスタ16のゲート端子にも入力し、同電源切離信号の入力にともなって、第1スイッチトランジスタ15と並列に配設したコンデンサからなる第1書込作動用電源21、及び第2スイッチトランジスタ16と並列に配設したコンデンサからなる第2書込作動用電源22を作動させ、主電源から供給される電力は低下しているにもかかわらず、第1書込作動用電源21と第2書込作動用電源22からの書込作動用電力により、不揮発性記憶回路2による書込動作を確実に行なうべく構成している。ここで、第1書込作動用電源21及び第2書込作動用電源22が電力備蓄手段である。

0055

さらに、電源切離信号は、電源切離信号入力線8を介して揮発性回路2に設けた第3スイッチトランジスタ23のゲート端子にも入力し、同電源切離信号の入力にともなって、第3スイッチトランジスタ23と並列に配設したコンデンサからなる情報保持用電源24を作動させることにより、主電源から供給される電力は低下しているにもかかわらず、情報保持用電源24からの情報保持用電力を得て、揮発性記憶回路2における情報が消失することを防止している。ここで、情報保持用電源24が電力備蓄手段である。

0056

パワーオフ信号に基づく電源切離信号の生成と同時に、パワーオフ信号に基づいて、書込開始信号生成回路(図示せず)が作動し、図2(d)に示すように書込開始信号を出力する。

0057

書込開始信号は、書込開始信号入力線14を介して情報書込回路3bに入力され、特に、同情書込回路3bに設けた書込制御スイッチトランジスタ25のゲートに入力することにより、第1書込作動用電源21による第1書込作動用電力を磁気トンネル接合素子Mに給電し、揮発性記憶回路2の記憶情報を記憶すべく構成している。

0058

電源切離信号及び書込開始信号は、上述したようにパワーオフ信号に基づいて生成するが、図2(c)及び図2(d)に示すように、電源切離信号の立ち上がりを、書込開始信号の立ち上がりよりも急としておくことにより、電源切離信号による回路の切替が行なわれた後に、書込開始信号による情報書込回路3bの書込動作を行なうことができるので、情報書込回路3bで書込処理される情報が壊れることが無く、正確に記憶することができる。

0059

一方、揮発性記憶回路2では、図2(e)に記憶保持状態として示すように、情報書込回路3bによる書込動作が終了するまで記憶情報を保持し、その後、電力低下にともなって記憶情報が消失し、不保持状態となる。なお、情報書込回路3bによる書込動作が終了するまでの間、記憶情報を保持することができるように、情報保持用電源24となっているコンデンサの容量を設定している。

0060

以上が、給電停止時に複合記憶回路1が行なう動作である。

0061

3)給電再開時における複合記憶回路の動作説明
図3に示したタイミングチャートに基づいて、給電が停止していた状態から給電が再開された場合における複合記憶回路1の動作を説明する。

0062

図3(a)は、給電再開にともなって電源から複合記憶回路1を有するシステムLSIチップに供給される供給電力量のタイミング図である。そして、システムLSIチップへの供給電力量が所定値に達したところで、システムLSIチップのパワー・オン・リセット回路(図示せず)が作動し、図3(b)に示すようにパワーオン信号を出力する。パワーオン信号は、システムLSIチップの各機能ブロックに伝達するに十分なパルス幅を有している。

0063

パワーオン信号に基づいて読出開始信号生成回路(図示せず)は、図3(c)に示す読出開始信号を生成し、同読出開始信号を情報読出回路3aの読出開始信号入力線13に入力する。

0064

読出開始信号の入力に基づいて情報読出回路3aが作動する。すなわち、読出開始信号を、情報読出回路3aの第1読出作動スイッチトランジスタ17aのゲート、及び第2読出作動スイッチトランジスタ17bのゲートに入力し、磁気トンネル接合素子Mから情報を読み出す。

0065

読み出した情報は情報読出回路3aに設けたセンスアンプ回路18で増幅し、第1接続線4及び第2接続線5を介して揮発性記憶回路2に入力する。なお、センスアンプ回路18には、イコライズトランジスタ19及びスイッチトランジスタ20を設け、同トランジスタ19,20のゲートに読出開始信号入力線13を接続して読出開始信号の入力を行ない、読出開始信号の入力に基づいてセンスアンプ回路18による増幅処理を行なうべく構成している。

0066

読出開始信号は、情報読出回路3aが磁気トンネル接合素子Mから情報を読み出すのに十分な時間だけ作動するようにしている。従って、情報読出回路3aを有する不揮発性記憶回路3は、起動後に所定時間だけ作動し、その後作動を停止するので、余分な電力の消費を抑制することができ、低消費電力化をはかることができる。

0067

一方、揮発性記憶回路2は、図3(d)に記憶保持状態として示すように、パワーオン信号に基づいて初期クリア処理Cを行ない、次いで、情報読出回路3aから記憶情報が入力されることにより、その入力された記憶情報を格納して保持する。

0068

以上が、給電再開時に複合記憶回路1が行なう動作である。

発明の効果

0069

請求項1記載の発明では、記憶回路を揮発性記憶回路と不揮発性記憶回路とを並列に接続して構成し、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路に記憶することによって、通常の情報の書き込み及び読み出しには揮発性記憶回路を用いる一方で、給電停止状況となって揮発性記憶回路の記憶情報が消失する場合には、揮発性記憶回路の記憶情報と同一情報を不揮発性記憶回路で記憶することができ、情報の書込動作及び情報の読出動作の速度は高速としたまま、給電停止にも記憶情報を保持し続けることができる複合記憶回路構造を提供できる。

0070

請求項2記載の発明では、揮発性記憶回路への電力供給の低下にともなって、不揮発性記憶回路に揮発性記憶回路の記憶情報を書き込むべく構成したことによって、揮発性記憶回路への供給電力低下にともなって揮発性記憶回路の記憶情報が消失する際に、喪失する情報を不揮発性記憶回路に書き込んで記憶させることができ、記憶情報の消失を防止できる複合記憶回路構造を提供できる。

0071

請求項3記載の発明では、揮発性記憶回路への電力供給の低下にともなって、揮発性記憶回路の記憶情報の変更を禁止すべく構成したことによって、揮発性記憶回路への電力供給低下にともなって揮発性記憶回路の記憶情報に変更が生じることを防止でき、正常な記憶を保持することができるので、不揮発性記憶回路に正しい情報を書き込んで記憶させることができる複合記憶回路構造を提供できる。

0072

請求項4記載の発明では、揮発性記憶回路と不揮発性記憶回路の少なくともいずれか一方に、電力備蓄手段を設けたことによって、電力供給の低下にともなって揮発性記憶回路が記憶情報の保持が困難となる場合や、不揮発性記憶回路が書込動作不能となる場合に、電力備蓄手段から電力供給を行なうことにより、揮発性記憶回路では、同揮発性記憶回路の記憶情報が不揮発性記憶回路に書き込まれるまで保持でき、また、不揮発性記憶回路では、揮発性記憶回路の記憶情報の書き込みが終了するまで不揮発性記憶回路を動作させることができ、揮発性記憶回路の記憶情報の不揮発性記憶回路への確実な書き込みが行なえる複合記憶回路構造を提供できる。

0073

請求項5記載の発明では、停電あるいは電力供給低下後の給電再開時に、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻すべく構成したことによって、一旦記憶が消失した揮発性記憶回路に、給電再開時に不揮発性記憶回路の記憶情報を戻すことにより、その記憶情報を使用する際には、読出動作の速い揮発性記憶回路から記憶情報の読み出しが行なえる複合記憶回路構造を提供できる。

0074

請求項6記載の発明では、不揮発性記憶回路の記憶情報を揮発性記憶回路に戻した後、不揮発性記憶回路への電力供給を抑制すべく構成したことによって、揮発性記憶回路に不揮発性記憶回路の記憶情報を戻した後は、動作する必要がない不揮発性記憶回路への電力供給を抑制することにより消費電力を抑制することができ、低消費電力化をはかることができる複合記憶回路構造を提供できる。

0075

請求項7記載の発明では、上記の複合記憶回路構造を有することに特徴を有する半導体装置とすることによって、同半導体装置を内蔵した電子機器あるいは電気機器にインスタントオン機能及びインスタントオフ機能を付与することができる半導体装置を提供できる。しかも、停電などによる急な電力供給の停止の際にも、停止前の記憶状態を確実に保存することができ、利便性を極めて向上させることができる半導体装置を提供できる。

図面の簡単な説明

0076

図1本発明に係る複合記憶回路構造の一例を示した回路図である。
図2図1の回路図の動作を説明するためのタイミングチャートである。
図3図1の回路図の動作を説明するためのタイミングチャートである。

--

0077

M磁気トンネル接合素子
L記憶回路
1複合記憶回路
2揮発性記憶回路
3不揮発性記憶回路
3a 情報読出回路
3b情報書込回路
4 第1接続線
5 第2接続線
6 第1導線
7 第2導線
8電源切離信号入力線
9 第1回路切替スイッチ
10 第2回路切替スイッチ
11 第3回路切替スイッチ
12 第4回路切替スイッチ
13読出開始信号入力線
14書込開始信号入力線
15 第1スイッチトランジスタ
16 第2スイッチトランジスタ
17a 第1読出作動スイッチトランジスタ
17b 第2読出作動スイッチトランジスタ
18センスアンプ回路
19イコライズトランジスタ
20 スイッチトランジスタ
21 第1書込作動用電源
22 第2書込作動用電源
23 第3スイッチトランジスタ
24情報保持用電源
25書込制御スイッチトランジスタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

  • ウィンボンドエレクトロニクスコーポレーションの「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】 EMIによるノイズの発生を抑制することができる半導体装置を提供する。【解決手段】 フラッシュメモリ100は、メモリセルアレイ110と、内部クロック信号InCLKを発生するクロック発生器2... 詳細

  • 富士通株式会社の「 半導体装置およびシステム」が 公開されました。( 2020/10/29)

    【課題】複数のメモリダイが積層された半導体装置において、一部のメモリダイが正常に動作しない場合にも、半導体装置を不良化することなく使用可能にする。【解決手段】半導体装置は、複数のメモリダイと論理ダイと... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ