図面 (/)

技術 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム

出願人 アイベックステクノロジー株式会社
発明者 亀岡祐一金坂幸喜皆川恵久保直和
出願日 2002年1月22日 (19年5ヶ月経過) 出願番号 2002-013545
公開日 2003年7月31日 (17年11ヶ月経過) 公開番号 2003-218842
状態 特許登録済
技術分野 デジタル伝送方式における同期
主要キーワード 定常速度 制御用メモリ データ供給装置 復号再生処理 エムペグ 次判定 差分検出 同期装置
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年7月31日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

ネットワークの特性に依存することなく、簡易に同期を実現することを課題とする。

解決手段

エンコーダ1とデコーダ2とをネットワーク3を介して接続したシステムにおいて、デコーダ2に接続される同期装置10は、順次検出される複数の差分値のなかから極大値および極小値を順次検出する極大値極小値検出部14と、この順次検出される極大値および極小値それぞれの増減に応じて、順次検出される極大値および極小値が増加している場合には、デコーダ2による処理速度を上げるように制御し、順次検出される極大値および極小値が減少している場合には、デコーダ2による処理速度を下げるように制御するクロック出力制御部15とを備える。

概要

背景

従来より、所定のデータを順次受信しつつ所定の処理を実行するデータ処理装置と、該データ処理装置に対してデータを順次送信するデータ供給装置とをネットワークを介して接続したシステムにおいては、データ供給装置による処理速度と同期するようにデータ処理装置による処理速度を制御することが一般的におこなわれている。

例えば、動画像を符号化した符号化データを順次送信するデータ供給装置としてのエンコーダと、符号化データを順次受信しつつ復号再生処理を実行するデータ処理装置としてのデコーダとを接続したシステムにおいては、エンコーダによる処理速度の変動によって、符号化データがデコーダへ送信されるタイミングが変化するため、デコーダによる再生画像乱れが生じてしまう。このため、エンコーダの処理速度と同期するようにデコーダの処理速度を制御する同期装置を用いることによって、デコーダによる再生画像に乱れが生じないようにしている。以下、この同期装置を用いたシステムについて、具体的に説明する。

図8は、従来技術に係る同期装置を用いたシステムの構成を示すシステム構成図である。同図に示すように、このシステムは、エンコーダ1とデコーダ2とをネットワーク3を介して接続し、さらに、同期装置20をデコーダ2に接続して構成される。概略的に、このシステムでは、同期装置20によって、エンコーダ1において順次送信される符号化データに順次付加された該データの送信時刻PCRプログラムクロックリファレンス)と、デコーダ2において順次受信する符号化データの受信時刻STCシステムタイムクロック)との間で生じる差分値を順次検出し、この差分値に基づいてエンコーダ1の処理速度の変動に追従するようにデコーダ2の処理速度を制御している。

具体的に説明すると、同期装置20は、同図に示すように、基準クロック出力部21と、時計22と、差分検出部23とを備える。このうち、基準クロック出力部21は、デコーダ2および時計22に対して基準クロックを出力するものであって、差分検出部23から順次入力される差分値に基づいて基準クロックを上昇または下降させる。また、時計22は、基準クロック出力部21から入力される基準クロックに基づいて時間を計時するものであって、差分検出部23に対して符号化データの受信時刻(STC)を出力する。

さらに、差分検出部23は、デコーダ2において受信する符号化データに付加された該データの送信時刻(PCR)と、時計22から入力される受信時刻(STC)との間で生じる差分値を順次検出するものであって、順次検出した差分値を基準クロック出力部21に対して順次出力する。

ここで、エンコーダ1とデコーダ2とを接続するネットワーク3に揺らぎが存在しないものと仮定すると、同期装置20の差分検出部23によって順次検出される差分値には、エンコーダ1による処理速度の変動のみが影響を及ぼすこととなる。このため、上記のように仮定した場合に、差分検出部23によって順次検出される差分値を図示すると、図9(a)に示すように、緩やかな周期曲線が描かれる。すなわち、エンコーダ1による処理速度は、緩やかな周期で変動するものであるため、差分値の曲線も、緩やかな周期で変動するものとなる。

したがって、基準クロック出力部21は、差分検出部23から順次入力される差分値がゼロになるように基準クロックを上昇または下降させることによって、デコーダ2の処理速度をエンコーダ1の処理速度と同期させることができる。すなわち、順次入力される差分値がプラス(PCR>STC)である場合には、基準クロックを上げてデコーダ2および時計22の処理速度を上昇させ、一方、順次入力される差分値がマイナス(PCR<STC)である場合には、基準クロックを下げてデコーダ2および時計22の処理速度を下降させる。

ところで、上記ではネットワーク3に揺らぎが存在しないものと仮定したが、イーサネット登録商標)やPCIバスなど、ジッタを含んだネットワーク3を介してエンコーダ1とデコーダ2とを接続した場合には、上記の仮定は成立せず、差分検出部23によって順次検出される差分値には、ネットワーク3の複雑な揺らぎも影響を及ぼすこととなる。このため、ジッタを含んだネットワーク3を用いた場合に、差分検出部23によって順次検出される差分値を図示すると、図9(b)に示すように、同図(a)に示した緩やかな曲線にネットワーク3の複雑な揺らぎが混在した細かな周期の曲線が描かれる。

したがって、基準クロック出力部21による基準クロックの制御に、差分検出部23によって順次検出される差分値をそのまま用いたのでは、細かな周期で変動する差分値に高感度で反応してしまう結果、同期装置20による同期制御破綻することとなる。

すなわち、ジッタを含んだネットワーク3を介してエンコーダ1とデコーダ2とを接続した場合においても、ネットワーク3の複雑な揺らぎが影響した差分値(図9(b)参照)に対応するように同期制御を実行するのではなく、ネットワーク3の複雑な揺らぎが影響していない差分値(同図(a)参照)に対応するように同期制御を実行する必要がある。

このような必要性から、従来の同期装置20では、いわゆるローパスフィルタによって、差分検出部23が順次検出する差分値からネットワーク3の影響を除去するようにしている。すなわち、図9(b)に示した曲線に対してローパスフィルタを掛けることによって、ネットワーク3の影響を除去し、これによって、エンコーダ1による処理速度の変動、すなわち同図(a)に示した曲線を検出するようにしている。

概要

ネットワークの特性に依存することなく、簡易に同期を実現することを課題とする。

エンコーダ1とデコーダ2とをネットワーク3を介して接続したシステムにおいて、デコーダ2に接続される同期装置10は、順次検出される複数の差分値のなかから極大値および極小値を順次検出する極大値極小値検出部14と、この順次検出される極大値および極小値それぞれの増減に応じて、順次検出される極大値および極小値が増加している場合には、デコーダ2による処理速度を上げるように制御し、順次検出される極大値および極小値が減少している場合には、デコーダ2による処理速度を下げるように制御するクロック出力制御部15とを備える。

目的

そこで、この発明は、上述した従来技術による問題点を解消するためになされたものであり、ネットワークの特性に依存することなく、簡易に同期を実現することができる同期装置、同期方法およびその方法をコンピュータに実行させるプログラムを提供することを目的とする。

効果

実績

技術文献被引用数
2件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期装置であって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出手段と、前記極値検出手段によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御手段と、を備えたことを特徴とする同期装置。

請求項2

前記制御手段は、前記極値検出手段によって順次検出される極大値および極小値が増加している場合には、前記データ処理装置による処理速度を上げるように制御し、前記極値検出手段によって順次検出される極大値および極小値が減少している場合には、前記データ処理装置による処理速度を下げるように制御することを特徴とする請求項1に記載の同期装置。

請求項3

前記制御手段は、前記極値検出手段によって順次検出される極大値が増加しているか若しくは減少しているかを順次判定する第1の判定手段と、前記極値検出手段によって順次検出される極小値が増加しているか若しくは減少しているかを順次判定する第2の判定手段と、前記第1および第2の判定手段による判定結果に基づいて前記極大値および極小値が増加しているか若しくは減少しているかを順次判定する第3の判定手段とを備え、前記第3の判定結果に応じて前記データ処理装置による処理速度を制御することを特徴とする請求項1または2に記載の同期装置。

請求項4

前記極値検出手段は、所定の時間ごとに、当該所定の時間内に順次検出された複数の差分値のなかから前記極大値および極小値を順次検出することを特徴とする請求項1、2または3に記載の同期装置。

請求項5

前記制御手段は、一連の符号化データからなる符号化ストリームを順次入力しつつ復号再生処理を実行するデータ処理装置について、当該データ処理装置による復号再生処理の速度を制御することを特徴とする請求項1〜4のいずれか一つに記載の同期装置。

請求項6

所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期方法であって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出工程と、前記極値検出工程によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御工程と、を含んだことを特徴とする同期方法。

請求項7

所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期方法をコンピュータに実行させるプログラムであって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出工程と、前記極値検出工程によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御工程と、をコンピュータに実行させることを特徴とするプログラム。

技術分野

0001

この発明は、所定のデータをネットワークを介して順次送信するデータ供給装置によってデータに順次付加されたデータの送信時刻と、データ供給装置からデータを順次受信しつつ所定の処理を実行するデータ処理装置におけるデータの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、データ供給装置による処理速度と同期するようにデータ処理装置による処理速度を制御する同期装置同期方法およびその方法をコンピュータに実行させるプログラムに関し、特に、ネットワークの特性に依存することなく、簡易に同期を実現することができる同期装置、同期方法およびプログラムに関する。

背景技術

0002

従来より、所定のデータを順次受信しつつ所定の処理を実行するデータ処理装置と、該データ処理装置に対してデータを順次送信するデータ供給装置とをネットワークを介して接続したシステムにおいては、データ供給装置による処理速度と同期するようにデータ処理装置による処理速度を制御することが一般的におこなわれている。

0003

例えば、動画像を符号化した符号化データを順次送信するデータ供給装置としてのエンコーダと、符号化データを順次受信しつつ復号再生処理を実行するデータ処理装置としてのデコーダとを接続したシステムにおいては、エンコーダによる処理速度の変動によって、符号化データがデコーダへ送信されるタイミングが変化するため、デコーダによる再生画像乱れが生じてしまう。このため、エンコーダの処理速度と同期するようにデコーダの処理速度を制御する同期装置を用いることによって、デコーダによる再生画像に乱れが生じないようにしている。以下、この同期装置を用いたシステムについて、具体的に説明する。

0004

図8は、従来技術に係る同期装置を用いたシステムの構成を示すシステム構成図である。同図に示すように、このシステムは、エンコーダ1とデコーダ2とをネットワーク3を介して接続し、さらに、同期装置20をデコーダ2に接続して構成される。概略的に、このシステムでは、同期装置20によって、エンコーダ1において順次送信される符号化データに順次付加された該データの送信時刻(PCRプログラムクロックリファレンス)と、デコーダ2において順次受信する符号化データの受信時刻(STCシステムタイムクロック)との間で生じる差分値を順次検出し、この差分値に基づいてエンコーダ1の処理速度の変動に追従するようにデコーダ2の処理速度を制御している。

0005

具体的に説明すると、同期装置20は、同図に示すように、基準クロック出力部21と、時計22と、差分検出部23とを備える。このうち、基準クロック出力部21は、デコーダ2および時計22に対して基準クロックを出力するものであって、差分検出部23から順次入力される差分値に基づいて基準クロックを上昇または下降させる。また、時計22は、基準クロック出力部21から入力される基準クロックに基づいて時間を計時するものであって、差分検出部23に対して符号化データの受信時刻(STC)を出力する。

0006

さらに、差分検出部23は、デコーダ2において受信する符号化データに付加された該データの送信時刻(PCR)と、時計22から入力される受信時刻(STC)との間で生じる差分値を順次検出するものであって、順次検出した差分値を基準クロック出力部21に対して順次出力する。

0007

ここで、エンコーダ1とデコーダ2とを接続するネットワーク3に揺らぎが存在しないものと仮定すると、同期装置20の差分検出部23によって順次検出される差分値には、エンコーダ1による処理速度の変動のみが影響を及ぼすこととなる。このため、上記のように仮定した場合に、差分検出部23によって順次検出される差分値を図示すると、図9(a)に示すように、緩やかな周期曲線が描かれる。すなわち、エンコーダ1による処理速度は、緩やかな周期で変動するものであるため、差分値の曲線も、緩やかな周期で変動するものとなる。

0008

したがって、基準クロック出力部21は、差分検出部23から順次入力される差分値がゼロになるように基準クロックを上昇または下降させることによって、デコーダ2の処理速度をエンコーダ1の処理速度と同期させることができる。すなわち、順次入力される差分値がプラス(PCR>STC)である場合には、基準クロックを上げてデコーダ2および時計22の処理速度を上昇させ、一方、順次入力される差分値がマイナス(PCR<STC)である場合には、基準クロックを下げてデコーダ2および時計22の処理速度を下降させる。

0009

ところで、上記ではネットワーク3に揺らぎが存在しないものと仮定したが、イーサネット登録商標)やPCIバスなど、ジッタを含んだネットワーク3を介してエンコーダ1とデコーダ2とを接続した場合には、上記の仮定は成立せず、差分検出部23によって順次検出される差分値には、ネットワーク3の複雑な揺らぎも影響を及ぼすこととなる。このため、ジッタを含んだネットワーク3を用いた場合に、差分検出部23によって順次検出される差分値を図示すると、図9(b)に示すように、同図(a)に示した緩やかな曲線にネットワーク3の複雑な揺らぎが混在した細かな周期の曲線が描かれる。

0010

したがって、基準クロック出力部21による基準クロックの制御に、差分検出部23によって順次検出される差分値をそのまま用いたのでは、細かな周期で変動する差分値に高感度で反応してしまう結果、同期装置20による同期制御破綻することとなる。

0011

すなわち、ジッタを含んだネットワーク3を介してエンコーダ1とデコーダ2とを接続した場合においても、ネットワーク3の複雑な揺らぎが影響した差分値(図9(b)参照)に対応するように同期制御を実行するのではなく、ネットワーク3の複雑な揺らぎが影響していない差分値(同図(a)参照)に対応するように同期制御を実行する必要がある。

0012

このような必要性から、従来の同期装置20では、いわゆるローパスフィルタによって、差分検出部23が順次検出する差分値からネットワーク3の影響を除去するようにしている。すなわち、図9(b)に示した曲線に対してローパスフィルタを掛けることによって、ネットワーク3の影響を除去し、これによって、エンコーダ1による処理速度の変動、すなわち同図(a)に示した曲線を検出するようにしている。

発明が解決しようとする課題

0013

しかしながら、上記の従来技術は、ローパスフィルタを用いてネットワーク3の影響を除去することで、エンコーダ1による処理速度の変動を検出しようとしているが、ネットワーク3の特性は各ネットワーク3ごとに異なるので、簡易なローパスフィルタでは、特定のネットワーク3にしか適用することができない。

0014

このため、あらゆるネットワーク3に適用できるようにするならば、巨大なローパスフィルタを用いる必要があるが、ローパスフィルタが巨大になると、同期させるまでの引き込み時間が長くなる。すなわち、巨大なローパスフィルタでは、デコーダ2の処理速度をエンコーダ1の処理速度の変動に追従させるのに時間が掛かり、結果として、同期装置20による同期制御が破綻することとなる。

0015

このように、ローパスフィルタを用いてネットワーク3の影響を除去することで、エンコーダ1による処理速度の変動を検出しようとする手法では、同期制御の実現に自ずと限界がある。このため、ネットワーク3の影響を受けても、如何にしてエンコーダ1による処理速度の変動を検出するかが極めて重要な課題となっており、望ましくは、ネットワーク3の特性に依存することなく、簡易に同期を実現する手法が必要とされている。

0016

そこで、この発明は、上述した従来技術による問題点を解消するためになされたものであり、ネットワークの特性に依存することなく、簡易に同期を実現することができる同期装置、同期方法およびその方法をコンピュータに実行させるプログラムを提供することを目的とする。

課題を解決するための手段

0017

上述した課題を解決し、目的を達成するため、請求項1の発明に係る同期装置は、所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期装置であって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出手段と、前記極値検出手段によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御手段と、を備えたことを特徴とする。

0018

また、請求項2の発明に係る同期装置は、請求項1に記載の発明において、前記制御手段は、前記極値検出手段によって順次検出される極大値および極小値が増加している場合には、前記データ処理装置による処理速度を上げるように制御し、前記極値検出手段によって順次検出される極大値および極小値が減少している場合には、前記データ処理装置による処理速度を下げるように制御することを特徴とする。

0019

また、請求項3の発明に係る同期装置は、請求項1または2に記載の発明において、前記制御手段は、前記極値検出手段によって順次検出される極大値が増加しているか若しくは減少しているかを順次判定する第1の判定手段と、前記極値検出手段によって順次検出される極小値が増加しているか若しくは減少しているかを順次判定する第2の判定手段と、前記第1および第2の判定手段による判定結果に基づいて前記極大値および極小値が増加しているか若しくは減少しているかを順次判定する第3の判定手段とを備え、前記第3の判定結果に応じて前記データ処理装置による処理速度を制御することを特徴とする。

0020

また、請求項4の発明に係る同期装置は、請求項1、2または3に記載の発明において、前記極値検出手段は、所定の時間ごとに、当該所定の時間内に順次検出された複数の差分値のなかから前記極大値および極小値を順次検出することを特徴とする。

0021

また、請求項5の発明に係る同期装置は、請求項1〜4のいずれか一つに記載の発明において、前記制御手段は、一連の符号化データからなる符号化ストリームを順次入力しつつ復号再生処理を実行するデータ処理装置について、当該データ処理装置による復号再生処理の速度を制御することを特徴とする。

0022

また、請求項6の発明に係る同期方法は、所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期方法であって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出工程と、前記極値検出工程によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御工程と、を含んだことを特徴とする。

0023

また、請求項7の発明に係るプログラムは、所定のデータをネットワークを介して順次送信するデータ供給装置によって前記データに順次付加されたデータの送信時刻と、前記データ供給装置から前記データを順次受信しつつ所定の処理を実行するデータ処理装置における前記データの受信時刻との間で生じる差分値を順次検出し、順次検出される差分値に基づいて、前記データ供給装置による処理速度と同期するように前記データ処理装置による処理速度を制御する同期方法をコンピュータに実行させるプログラムであって、前記順次検出される複数の差分値のなかから極大値および極小値を順次検出する極値検出工程と、前記極値検出工程によって順次検出される極大値および極小値それぞれの増減に応じて前記データ処理装置による処理速度を制御する制御工程と、をコンピュータに実行させることを特徴とする。

発明を実施するための最良の形態

0024

以下に添付図面を参照して、この発明に係る同期装置、同期方法およびその方法をコンピュータに実行させるプログラムの好適な実施の形態を詳細に説明する。

0025

(システムの概略および特徴)まず最初に、本実施の形態に係る同期装置を用いたシステムの概略および主たる特徴を説明する。図1は、本実施の形態に係る同期装置を用いたシステムの構成を示すシステム構成図である。

0026

同図に示すように、このシステムは、エンコーダ1とデコーダ2とを、イーサネット(登録商標)やPCIバスなど、ジッタを含んだネットワーク3を介して接続し、さらに、同期装置10をデコーダ2に接続して構成される。なお、エンコーダ1は、特許請求の範囲に記載の「データ供給装置」に対応し、デコーダ2は、特許請求の範囲に記載の「データ処理装置」に対応する。

0027

概略的に、このシステムにおいて、エンコーダ1は、MPEG(エムペグ:moving picture experts group)と呼ばれる圧縮符号化方式により動画像を符号化して得られた符号化ストリーム(以下、適宜「符号化データ」という。)を、デコーダ2に対して順次送信し、デコーダ2は、エンコーダ1から順次送信される符号化データを、順次受信しつつ復号再生処理を実行する。

0028

ここで、エンコーダ1からデコーダ2に順次送信される符号化データ、すなわちMPEG2方式によって符号化された符号化データには、エンコーダ1における符号化データの送信時刻(PCR:プログラムクロックリファレンス)が順次付加される。

0029

そこで、同期装置10は、デコーダ2において順次受信した符号化データに付加された該データの送信時刻(PCR)と、デコーダ2における各符号化データの受信時刻(STC:システムタイムクロック)との間で生じる差分値を順次検出し、この差分値に基づいてエンコーダ1の処理速度の変動に追従するようにデコーダ2の処理速度を制御する。

0030

そして、このような概略を有する図1に示したシステムは、同期装置10による同期処理に主たる特徴がある。具体的には、同期装置10は、順次検出される複数の差分値のなかから極大値および極小値を順次検出し、この順次検出される極大値および極小値それぞれの増減に応じてデコーダ2による処理速度を制御することで、ネットワーク3の特性に依存することなく、簡易に同期を実現することができるようにしている。

0031

(同期装置の構成)次に、図1に示した同期装置10の構成を説明する。本実施の形態に係る同期装置10は、同図に示すように、基準クロック出力部11と、時計12と、差分検出部13と、極大値極小値検出部14と、クロック出力制御部15と、制御用メモリ16とを備える。

0032

このうち、基準クロック出力部11は、デコーダ2および時計12に対して基準クロックを出力する処理部であって、クロック出力制御部15から入力される制御命令にしたがって、基準クロックを上昇または下降させる。なお、基準クロックの上昇によって、デコーダ2および時計12の処理速度は上がり、一方、基準クロックの下降によって、デコーダ2および時計12の処理速度は下がる。

0033

時計12は、基準クロック出力部11から入力される基準クロックに基づいて時間を計時する処理部であって、差分検出部13に対して符号化データの受信時刻(STC)を出力する。なお、時計12は、デコーダ2が最初に受信した符号化データに付加された該データの送信時刻(PCR)によって、時刻合わせがおこなわれる。

0034

差分検出部13は、デコーダ2において順次受信した符号化データに付加された該データの送信時刻(PCR)と、デコーダ2における各符号化データの受信時刻(STC)との間で生じる差分値を順次検出する処理部であって、順次検出した差分値を極大値極小値検出部14に対して順次出力する。

0035

具体的には、差分検出部13は、送信時刻(PCR)から受信時刻(STC)を引き算する計算式(PCR−STC)によって、差分値を順次検出する。例えば、この差分検出部13によって順次検出された差分値を図示すると、図4に示すように、図9(a)に示した緩やかな曲線にネットワーク3の複雑な揺らぎが混在した細かな周期の曲線が描かれる。

0036

極大値極小値検出部14は、差分検出部13によって順次検出される複数の差分値のなかから極大値および極小値を順次検出する処理部であって、順次検出した極大値および極小値をクロック出力制御部15に対して順次出力する。具体的には、極大値および極小値を精度良く検出するために、所定の時間ごとに、当該所定の時間内に順次検出された複数の差分値のなかから極大値および極小値を順次検出する。例えば、この極大値極小値検出部14によって順次検出された極大値および極小値を図示すると、図5に示すように、図4に示した曲線の各極点となる。

0037

クロック出力制御部15は、極大値極小値検出部14によって順次検出される極大値および極小値それぞれの増減に応じてデコーダ2による処理速度を制御する処理部である。具体的に説明すると、順次検出される極大値が増加しているか若しくは減少しているか、順次検出される極小値が増加しているか若しくは減少しているかを判定し、続いて、これらの判定結果に基づいて極大値および極小値が増加しているか若しくは減少しているかを判定する。

0038

その後、クロック出力制御部15は、この判定の結果および制御用メモリ16に規定された制御内容に基づいて、基準クロック出力部11に対して所定の制御命令を出力する。ここで、かかる制御用メモリ16は、図2に示すように、極大値および極小値それぞれの増減に応じて制御内容を規定したものである。

0039

すなわち、制御用メモリ16には、同図に示すように、制御用メモリ16には、極大値および極小値が増加している場合には、基準クロックを上昇させるよう基準クロック出力部11を制御し、極大値および極小値が減少している場合には、基準クロックを下降させるよう基準クロック出力部11を制御し、その他の場合には、基準クロックを上昇または下降をおこなわない旨が規定されている。

0040

このため、クロック出力制御部15は、制御用メモリ16を参照して、極大値および極小値が増加している場合には、基準クロックを上昇させる制御命令を基準クロック出力部11に出力し、極大値および極小値が減少している場合には、基準クロックを下降させる制御命令を基準クロック出力部11に出力し、その他の場合には、いずれの制御命令の出力もおこなわない。

0041

このように、クロック出力制御部15が、極大値および極小値の増減に基づいて基準クロックを制御することとしたのは、細かな周期で変動する差分値そのものに基づいて基準クロックを制御したのでは、同期装置10による同期制御が破綻するからである。すなわち、図5に示したような極大値および極小値が順次検出されたとした場合、かかる極大値および極小値の増減にそれぞれ着目すると、図6に示すように、極大値および極小値は、それぞれ緩やかな周期の曲線を描く。このため、かかる極大値および極小値の増減に基づいて基準クロックを制御することによって、同期制御の破綻を防止できると考えられるからである。

0042

また、クロック出力制御部15が、極大値および極小値がともに増加しているか若しくはともに減少しているか基づいて基準クロックを制御することとしたのは、ネットワーク3の特性に依存することなく同期を実現するためである。すなわち、極大値および極小値がともに増加している場合には、エンコーダ1による処理速度も上昇していると考えることができ、一方、これらがともに減少している場合には、エンコーダ1による処理速度も下降していると考えることができ、結果として、ネットワーク3の影響を除去して、エンコーダ1による処理速度の変動を検出することができるからである。このため、制御用メモリ16においては、極大値および極小値が増加している場合には、基準クロックを上昇させ、極大値および極小値が減少している場合には、基準クロックを下降させるように規定している。

0043

なお、極大値または極小値の一方が増加または減少している場合に制御不実行としたのは、制御内容が上昇または下降のいずか一方へ発散してしまい、同期装置10による同期制御が破綻することを防止するためである。すなわち、極大値または極小値の一方が増加または減少している場合には、エンコーダ1による処理速度も定常速度に戻ろうとしている状態と考えられるので、かかる場合に基準クロックの上昇または下降を継続すると、同期制御が破綻すると考えられるからである。

0044

(同期処理の手順)次に、本実施の形態に係る同期装置10による同期処理の手順を説明する。図3は、本実施の形態に係る同期装置10による同期処理の手順を示すフローチャートである。なお、ここでは、極大値極小値検出部14によって順次検出された極大値および極小値が、クロック出力制御部15に対して順次入力されたものとして、かかるクロック出力制御部15による処理を説明する。

0045

クロック出力制御部15は、同図に示すように、極大値極小値検出部14によって極大値または極小値が検出されて入力されると(ステップS301)、極大値および極小値が増加しているか否かを判定する(ステップS302)。この判定によって、極大値および極小値が増加しているものと判定された場合には(ステップS302肯定)、基準クロック出力部11に対して基準クロックを上昇させる制御命令を出力する(ステップS303)。

0046

これとは反対に、極大値および極小値が増加していないものと判定された場合には(ステップS302否定)、極大値および極小値が減少しているか否かを判定する(ステップS304)。この判定によって、極大値および極小値が減少しているものと判定された場合には(ステップS304肯定)、基準クロック出力部11に対して基準クロックを下降させる制御命令を出力する(ステップS305)。これとは反対に、極大値および極小値が減少していないものと判定された場合には(ステップS304否定)、かかる極大値または極小値に基づく制御を実行することなく処理を終了する。

0047

(同期処理の具体例)次に、本実施の形態に係る同期装置10による同期処理の具体例を説明する。図6は、極大値極小値検出部14によって順次検出された極大値および極小値の増減を示す具体例であり、図7は、かかる増減に基づいたクロック出力制御部15による処理を示す具体例である。

0048

すなわち、図6に示すように、極大値極小値検出部14によって極大値および極小値が順次検出された場合に、クロック出力制御部15において、順次検出される極大値が増加しているか若しくは減少しているか、順次検出される極小値が増加しているか若しくは減少しているかを判定すると、図7に示すような判定結果を得る。

0049

そして、クロック出力制御部15は、これらの判定結果に基づいて極大値および極小値が増加しているか若しくは減少しているかを判定し、極大値および極小値が増加している場合には、基準クロックを上昇させる制御命令を基準クロック出力部11に出力し、極大値および極小値が減少している場合には、基準クロックを下降させる制御命令を基準クロック出力部11に出力し、その他の場合には、いずれの制御命令の出力もおこなわない。

0050

具体的には、図7に示すように、時間T1〜T2、時間T5〜T6、時間T9〜T10においては、極大値および極小値が増加しているので、かかる時間に順次検出された極大値および極小値に対応して、基準クロック出力部11に対して基準クロックを上昇させる制御命令が出力される。

0051

一方、時間T3〜T4、時間T7〜T8、時間T11〜T12においては、極大値および極小値が減少しているので、かかる時間に順次検出された極大値および極小値に対応して、基準クロック出力部11に対して基準クロックを下降させる制御命令が出力される。

0052

なお、時間0〜T1、時間T2〜T3、時間T4〜T5などにおいては、極大値および極小値がともに増加または減少しているわけではないので、かかる時間に順次検出された極大値および極小値に対応して制御命令は出力されることはなく、制御不実行となる。

0053

上述してきたように、本実施の形態によれば、同期装置10は、順次検出される複数の差分値のなかから極大値および極小値を順次検出し、この順次検出される極大値および極小値それぞれの増減に応じてデコーダ2による処理速度を制御することとしたので、ネットワーク3の特性に依存することなく、簡易に同期を実現することができる。

0054

(他の実施の形態)さて、これまで本発明の実施の形態について説明したが、本発明は上述した実施の形態以外にも、上記特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施の形態にて実施されてもよいものである。

0055

例えば、本実施の形態では、極大値および極小値が増加しているか若しくは減少しているかによって、デコーダ2による処理速度を上昇または下降させるように制御する場合を説明したが、本発明はこれに限定されるものではなく、例えば、極大値および極小値それぞれの増減の程度によって制御するなど、極大値および極小値それぞれの増減に応じて制御する場合に同様に適用することができる。

0056

また、本実施の形態では、一連の符号化データからなる符号化ストリームを順次入力しつつ復号再生処理を実行するデコーダ2について同期制御をおこなう場合を説明したが、本発明はこれに限定されるものではなく、所定のデータ供給装置から送信時刻が付加されたデータを順次受信しつつ所定の処理を実行する所定のデータ処理装置であれば、同様に適用することができる。

0057

また、本実施の形態において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

0058

また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

0059

なお、本実施の形態で説明した同期方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスクフレキシブルディスクFD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。

発明の効果

0060

以上説明したように、請求項1、6または7の発明によれば、順次検出される複数の差分値のなかから極大値および極小値を順次検出し、順次検出される極大値および極小値それぞれの増減に応じてデータ処理装置による処理速度を制御することとしたので、ネットワークの特性に依存することなく、簡易に同期を実現することが可能な同期装置、同期方法またはプログラムが得られるという効果を奏する。

0061

また、請求項2の発明によれば、順次検出される極大値および極小値が増加している場合には、データ処理装置による処理速度を上げるように制御し、順次検出される極大値および極小値が減少している場合には、データ処理装置による処理速度を下げるように制御することとしたので、差分値からネットワークの影響を除去した形の同期を簡易に実現することが可能な同期装置が得られるという効果を奏する。

0062

また、請求項3の発明によれば、順次検出される極大値が増加しているか若しくは減少しているかを順次判定し、順次検出される極小値が増加しているか若しくは減少しているかを順次判定し、これらの判定結果に基づいて極大値および極小値が増加しているか若しくは減少しているかを順次判定し、この判定結果に応じてデータ処理装置による処理速度を制御することとしたので、簡易な判定によってデータ供給装置による処理速度の変動を検出して、簡易に同期を実現することが可能な同期装置が得られるという効果を奏する。

0063

また、請求項4の発明によれば、所定の時間ごとに、当該所定の時間内に順次検出された複数の差分値のなかから極大値および極小値を順次検出することとしたので、精度良く極大値および極小値を検出して確実に同期を実現することが可能な同期装置が得られるという効果を奏する。

0064

また、請求項5の発明によれば、一連の符号化データからなる符号化ストリームを順次入力しつつ復号再生処理を実行するデータ処理装置について、当該データ処理装置による復号再生処理の速度を制御することとしたので、いわゆるエンコーダとデコーダとをネットワークを介して接続した場合に、ネットワークの特性に依存することなく、簡易に同期を実現することが可能な同期装置が得られるという効果を奏する。

図面の簡単な説明

0065

図1本実施の形態に係る同期装置を用いたシステムの構成を示すシステム構成図である。
図2図1に示した制御用メモリに規定される情報の構成例を示す図である。
図3本実施の形態に係る同期装置による同期処理の手順を示すフローチャートである。
図4図1に示した差分検出部による処理を説明するための図である。
図5図1に示した極大値極小値検出部による処理を説明するための図である。
図6極大値および極小値の増減を示す具体例である。
図7クロック出力制御部による処理を示す具体例である。
図8従来技術に係る同期装置を用いたシステムの構成を示すブロック図である。
図9ネットワークによる揺らぎを説明するための図である。

--

0066

1エンコーダ
2デコーダ
3ネットワーク
10同期装置
11基準クロック出力部
12時計
13差分検出部
14極大値極小値検出部
15クロック出力制御部
16 制御用メモリ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ