技術 ディジタル信号処理装置

0001

本発明は、ディジタル信号処理装置（以下、「ＤＳＰ」という）、特に書き換え不可能なメモリと書き換え可能な不揮発性メモリを備えたＤＳＰに関するものである。

0002

図２（ａ），（ｂ）は、従来のＤＳＰの概略の構成図であり、同図（ａ）はハードウエアの構成、及び同図（ｂ）はソフトウエアの構成を示している。このＤＳＰは、図２（ａ）に示すように、マスクＲＯＭ（Read Only Memory）１ａとＥＥＰＲＯＭ（Electrically Erasable Programmable ＲＯＭ）１ｂで構成されたメモリ回路１を有している。マスクＲＯＭ１ａは、このＤＳＰで行う処理のプログラムとデータを格納したものであり、ＥＥＰＲＯＭ１ｂは、このマスクＲＯＭ１ａのプログラムの変更や追加部分を書き込むためのメモリである。

0003

メモリ回路１には、このメモリ回路１から命令コード等のデータＤＡＴを読み出す読取回路２が接続され、この読取回路２には、読み出された命令コードを解読して該当する実行命令に復号する復号回路３が接続されている。復号回路３には、復号された実行命令に従って処理を実行する実行回路４及び制御回路５が接続されている。制御回路５は、アドレスを指定するためのプログラム・カウンタ（以下、「ＰＣ」という）５ａを有し、読取回路２がメモリ回路１から読み出すアドレスの順序や全体の動作の制御を行うものである。

0004

また、このＤＳＰは、制御回路５に対して周期的あるいは設定されたタイミングで割り込みを行う割込回路６、サブルーチンの戻り先のアドレス等を格納するためのスタック７、及びＥＥＰＲＯＭ１ｂの書き込みを行うための書込インタフェース８を有している。

0005

図２（ｂ）は、マスクＲＯＭ１ａとＥＥＰＲＯＭ１ｂに格納されたソフトウエアの概略を示している。なお、以下の説明では、分岐を伴わない一般的な命令、分岐命令、及び無操作命令のニモニック・コードを、それぞれＩＮＳ、ＪＭＰ、ＮＯＰと記載する。

0006

例えば、マスクＲＯＭ１ａは、００００〜０９９９番地が割り当てられ、００００番地から順次処理プログラムが格納されている。但し、マスクＲＯＭ１ａの処理プログラムの途中には、後で発見されるかも知れないプログラムの誤り（バグ）や処理内容の追加に備えて、要所要所にＥＥＰＲＯＭ１ｂの所定の番地への分岐命令（ＪＭＰｘｘｘｘ）が挿入されている。この図２（ｂ）の例では、００００番地、０１００番地及び０２００番地に、それぞれＥＥＰＲＯＭ１ｂの１０００番地、１００１番地及び１００２番地に分岐する命令が格納されている。

0007

一方、ＥＥＰＲＯＭ１ｂは、１０００〜１２９９番地が割り当てられ、マスクＲＯＭ１ａ中の処理プログラムに対する変更や追加処理のプログラムが書き込まれている。例えば、マスクＲＯＭ１ａの００００〜００９９番地の処理プログラムに変更がなければ、１０００番地には、０００１番地への分岐命令（ＪＭＰ０００１）が格納される。また、マスクＲＯＭ１ａの０２００番地以降の処理プログラムに変更がなければ、１００２番地には、０２０１番地への分岐命令（ＪＭＰ０２０１）が格納される。

0008

この図２（ｂ）の例では、マスクＲＯＭ１ａの０１８１番地の命令（ＩＮＳ１８１Ｘ）を、別の命令（ＩＮＳ１８１Ａ）に変更するために、１００１番地に１００３番地への分岐命令（ＪＭＰ１００３）が格納されている。更に、１００３〜１０８２番地には、０１０１〜０１８０番地に対応するプログラムが格納され、１０８３番地には変更後の命令（ＩＮＳ０１８１Ａ）が格納されている。そして、１０８４番地に、マスクＲＯＭ１Ａの０１８２番地への分岐命令（ＪＭＰ０１８２）が格納されている。

0009

次に、動作を説明する。ＤＳＰがリセットされてＰＣ５ａに００００がセットされ、その後このＤＳＰの動作が開始すると、読取回路２によって、メモリ回路１の００００番地のデータ（ＪＭＰ１０００）が読み取られる。読取回路２で読み取られたデータは復号回路３で解読され、その解読結果の命令が実行回路４及び制御回路５に出力される。これによって、制御回路５ではＰＣ５ａの値が分岐先の１０００番地に書き換えられる。

0010

読取回路２では、ＰＣ５ａから与えられるアドレス信号に基づいて、ＥＥＰＲＯＭ１ｂの１０００番地のデータ（ＪＭＰ０００１）が読み取られる。読取回路２で読み取られたデータは復号回路３で解読され、その解読結果の命令が実行回路４及び制御回路５に出力される。これにより、制御回路５ではＰＣ５ａの値が分岐先のアドレスである０００１に書き換えられる。

0011

読取回路２では、ＰＣ５ａから与えられるアドレスに基づいて、マスクＲＯＭ１ａの０００１番地のデータ（命令ＩＮＳ０００１）が読み取られる。読取回路２で読み取られたデータは復号回路３で解読され、その解読結果の命令が実行回路４及び制御回路５に出力される。復号回路３から出力された命令が分岐命令でなければ、実行回路４によって所定の処理が行われると共に、制御回路５によってＰＣ５ａの値が１だけ増加される。これにより、ＰＣ５ａの値は０００２となる。

0012

その後、マスクＲＯＭ１ａの０００２〜００９９番地に格納された命令が順次読み取られて実行される。そして、０１００番地の命令（ＪＭＰ１００１）の実行により、ＰＣ５ａの値が１００１にセットされ、ＥＥＰＲＯＭ１ｂの１００１番地へ分岐される。

0013

ＥＥＰＲＯＭ１ｂの１００１番地には、１００３番地への分岐命令が格納されているので、ＰＣ５ａの値が１００３にセットされ、ＥＥＰＲＯＭ１ｂの１００３番地へ分岐される。そして、１００３番地以降に格納された命令が順次実行される。１０８３番地に格納された変更後の命令（ＩＮＳ１８１Ａ）が実行された後、次の１０８４番地に格納された分岐命令（ＪＭＰ０１８２）が実行され、マスクＲＯＭ１ａの０１８２番地へ戻る。

0014

このように、図２（ａ）のＤＳＰでは、マスクＲＯＭ１ａに加えて、書き換え可能なＥＥＰＲＯＭ１ｂを有しているので、プログラムの修正や変更に柔軟に対応することができるようになっている。

0015

しかしながら、従来のＤＳＰでは、次のような課題があった。マスクＲＯＭ１ａに格納するプログラムの要所要所に、ＥＥＰＲＯＭ１ｂへ分岐するための命令を予め埋め込んでおく必要があり、その配置を決めることが困難であった。また、ＥＥＰＲＯＭ１ｂには、マスクＲＯＭ１ａに埋め込まれた分岐命令に対応して、マスクＲＯＭ１ａに戻るためのプログラムを格納しておく必要があり、ＥＥＰＲＯＭ１ｂの使用量と処理時間の負担が増加していた。

0016

更に、例えば、図２（ｂ）における１００３〜１０８３番地のように、ＥＥＰＲＯＭ１ｂへの分岐箇所（例えば、図２（ｂ）における０１００番地）から変更を必要とする命令の位置（例えば、図２（ｂ）における０１８０番地）までの処理を、ＥＥＰＲＯＭ１ｂ側のプログラムとして実行する必要がある。このため、予め埋め込んだ分岐命令の位置と、変更が必要になった命令の位置が離れている場合を想定して、比較的容量の大きなＥＥＰＲＯＭ１ｂを準備しておく必要があるという課題があった。

0017

本発明は、前記従来技術が持っていた課題を解決し、小容量のＥＥＰＲＯＭでプログラムの変更や修正が可能なＤＳＰを提供するものである。

0018

前記課題を解決するために、本発明の内の第１の発明は、ＤＳＰにおいて、書き換え不可能な第１メモリ及び書き換え可能な不揮発性の第２メモリを有し、処理プログラムが格納された記憶回路と、前記第１メモリの特定アドレスが登録された書き換え可能な不揮発性のレジスタと、前記記憶回路から読み出して実行する前記処理プログラムのアドレスが順次格納されるＰＣと、前記ＰＣの値と前記レジスタの値を比較し、該ＰＣの値が前記特定アドレスに一致したか否かを検出する判定回路と、前記判定回路で一致が検出されたときには前記第２メモリの所定のアドレスを前記ＰＣにセットし、一致が検出されないときには前記処理プログラムに基づいて該ＰＣの値を更新する制御回路と、前記ＰＣの値に従って前記記憶回路から前記処理プログラムを読み取る読取回路と、前記読取回路で読み取られた前記処理プログラムを解読して対応する実行命令に復号する復号回路と、前記復号回路で復号された実行命令を実行する実行回路とを備えている。

0019

第２の発明は、第１の発明における読取回路、復号回路及び実行回路を、それぞれが同一時間に並列してパイプライン処理を行うように構成している。

0020

第３の発明は、第１または第２の発明におけるレジスタを、第１メモリの複数の特定アドレスを登録できるように構成している。

0021

本発明によれば、以上のようにＤＳＰを構成したので、次のような作用が行われる。制御回路によってＰＣの値が順次セットされ、このＰＣの値に従って記憶回路から処理プログラムが順次読み出され復号されて実行される。ここで、ＰＣの値がレジスタに登録された第１メモリの特定アドレスに一致すると、判定回路によって一致が検出され、更に制御回路によってこのＰＣの値が第２メモリの所定のアドレスにセットされる。これにより、実行アドレスは、第２メモリの所定のアドレスに切り換えられる。

0022

図１は、本発明の実施形態を示すＤＳＰの構成図である。このＤＳＰは、書き換えができないマスクＲＯＭ１１ａと電気的に消去及び書き込みが可能なＥＥＰＲＯＭ１１ｂで構成されるメモリ回路１１、このメモリ回路１１から命令コード等のデータを読み出す読取回路１２、この読取回路１２で読み出された命令コードを解読して該当する実行命令に復号する復号回路１３、及びこの復号回路１３で復号された実行命令に従って処理を実行する実行回路１４を備えている。

0023

また、このＤＳＰは、読取回路１２がメモリ回路１１から読み出すアドレスＡＤＲを指定するためのＰＣ１５ａを有し、処理の順序や全体の動作の制御を行う制御回路１５、この制御回路１５に対して周期的あるいは設定されたタイミングで割り込みを行う割込回路１６、及びサブルーチンの戻り先のアドレス等を格納するためのスタック１７を備えている。

0024

更に、このＤＳＰは、マスクＲＯＭ１１ａ中の変更箇所等の特定アドレスを格納するための、電気的に書き換えが可能な不揮発性のレジスタ（ＲＥＧ）１８ａ，１８ｂ，…，１８ｎ、これらのレジスタ１８ａ〜１８ｎとＰＣ１５ａの内容をそれぞれ比較する比較回路（ＣＭＰ）１９ａ，１９ｂ，…，１９ｎ、これらの比較回路１９ａ〜１９ｎの比較結果に基づいて変更箇所か否かを判定する判定回路２０、及びＥＥＰＲＯＭ１１ｂとレジスタ１８ａ〜１８ｎの書き込みを行うための書込インタフェース２１を備えている。

0025

マスクＲＯＭ１１ａは、このＤＳＰで行う処理のプログラムとデータを格納したものであり、ＥＥＰＲＯＭ１１ｂは、このマスクＲＯＭ１１ａのプログラムに対する変更や追加部分を書き込むためのメモリである。読取回路１２は、制御回路１５からの制御に従って、前の周期にメモリ回路１１から読み取って保持していた命令を復号回路１３に送ると同時に、この制御回路１５のＰＣ１５ａで指定されるアドレスＡＤＲのデータＤＡＴを命令コードとしてメモリ回路１１から読み取って新たに保持するものである。

0026

復号回路１３は、読取回路１２から送られてきた命令を解読して該当する実行命令を保持すると共に、その前の周期に解読して保持しておいた実行命令を実行回路１４及び制御回路１５に出力するものである。実行回路１４は、演算器、乗算器、アナログ・ディジタル変換器等で構成され、復号回路１３から与えられる実行命令に従って所定の処理を実行するようになっている。これらの読取回路１２、復号回路１３及び実行回路１４は、それぞれが同一時間に並列して動作するパイプライン処理を行うように構成されている。

0027

図３は、図１のソフトウエアの概略を示す説明図である。このソフトウエアは、マスクＲＯＭ１１ａとＥＥＰＲＯＭ１１ｂに格納されている。例えば、マスクＲＯＭ１１ａには、００００〜０９９９番地が割り当てられ、００００番地から順次処理プログラムが格納されている。この処理プログラム中には、ＥＥＰＲＯＭ１１ｂへの分岐命令は組み込まれていない。

0028

一方、ＥＥＰＲＯＭ１１ｂには、１０００〜１０１９番地が割り当てられ、マスクＲＯＭ１１ａ中の処理プログラムに対する変更や追加処理のプログラムが書き込まれている。例えば、マスクＲＯＭ１１ａの０２０４番地の命令（ＩＮＳ２０４Ｘ）と０２０５番地の命令（ＩＮＳ２０５Ｘ）を、それぞれ命令（ＩＮＳ２０４Ａ）と命令（ＩＮＳ２０５Ａ）に変更する場合には、ＥＥＰＲＯＭ１１ｂの１０００番地に分岐命令（ＪＭＰ１０１０）が格納される。更に、１０１０，１０１１番地には、変更後の命令（ＩＮＳ２０４Ａ）と命令（ＩＮＳ２０５Ａ）がそれぞれ格納され、１０１２番地に、マスクＲＯＭ１１ａの０２０６番地へ戻るための分岐命令（ＪＭＰ０２０６）が格納される。

0029

更に、マスクＲＯＭ１１ａの０２０４番地において、ＥＥＰＲＯＭ１１ｂの１０００番地へ分岐することを登録するために、レジスタ１８ａの値は、０２０４に設定される。これらのＥＥＰＲＯＭ１１ｂ及びレジスタ１８ａの内容の変更は、書込インタフェース２１を介して図示しない書込装置等によって行われるようになっている。

0030

図４は、図１の動作を示す説明図である。以下、図３及び図４を参照しつつ、図１の動作を説明する。周期Ｔ０００において、ＤＳＰがリセット状態のとき、ＰＣ１５ａの値は００００にセットされ、読取回路１２及び復号回路１３には無操作命令（ＮＯＰ）がセットされる。

0031

周期Ｔ００１において、ＤＳＰの動作が開始すると、ＰＣ１５ａにセットされた値に従い、読取回路１２によってメモリ回路１１の００００番地のデータ（ＩＮＳ０００）が読み取られて保持される。このとき、復号回路１３に保持されていた無操作命令（ＮＯＰ）は実行回路１４へ出力されて保持され、読取回路１２に保持されていた無操作命令（ＮＯＰ）が、復号回路１３へ出力されて保持される。周期Ｔ００１の後半で、ＰＣ１５ａの値は１だけ増加され、０００１となる。

0032

周期Ｔ００２において、ＰＣ１５ａの値に従って読取回路１２によってメモリ回路１１の０００１番地のデータ（ＩＮＳ００１）が読み取られて保持される。このとき、復号回路１３に保持されていた無操作命令（ＮＯＰ）は実行回路１４へ出力されて保持され、読取回路１２に保持されていた命令（ＩＮＳ０００）が、復号回路１３へ出力されて解読された後、保持される。周期Ｔ００２の後半で、ＰＣ１５ａの値は１だけ増加され、０００２となる。

0033

周期Ｔ００３において、ＰＣ１５ａの値に従って読取回路１２によってメモリ回路１１の０００２番地のデータ（ＩＮＳ００２）が読み取られて保持される。このとき、復号回路１３に保持されていた命令（ＩＮＳ０００）は実行回路１４へ出力されて実行され、読取回路１２に保持されていた命令（ＩＮＳ００１）が、復号回路１３へ出力されて解読された後、保持される。周期Ｔ００３の後半で、ＰＣ１５ａの値は１だけ増加され、０００３となる。

0034

このような動作により、マスクＲＯＭ１１ａに格納されている処理プログラムに従って、読取回路１２、復号回路１３及び実行回路１４によるパイプライン処理が順次続行される。

0035

周期Ｔ２０４において、ＰＣ１５ａの値が０２０４になると、制御回路１５から出力されるアドレス信号ＡＤＲが０２０４となり、レジスタ１８ａに格納されている値と一致する。これにより、比較器１９ａから一致検出信号が出力され、判定回路２０に与えられる。判定回路２０では、どの比較器１９から一致検出信号が出力されたかが判定され、その判定結果が制御回路１５へ与えられる。

0036

制御回路１５では、判定回路２０から与えられた判定結果に基づいて、ＰＣ１５ａの値が変更される。この場合、ＰＣ１５ａには、マスクＲＯＭ１１ａの０２０４番地の変更プログラムに対応するＥＥＰＲＯＭ１１ｂのアドレスである１０００がセットされる。また、このとき、既に読取回路１２によって読み取られていた０２０４番地の命令（ＩＮＳ２０４Ｘ）は、無操作命令（ＮＯＰ）に書き替えられる。

0037

周期Ｔ２０５において、ＰＣ１５ａの値に従って読取回路１２によってメモリ回路１１の１０００番地のデータ（ＪＭＰ１０１０）が読み取られて保持される。このとき、復号回路１３に保持されていた命令（ＩＮＳ２０３）は実行回路１４へ出力されて実行され、読取回路１２に保持されていた命令（ＮＯＰ）が、復号回路１３へ出力されて解読された後、保持される。周期Ｔ２０５の後半で、ＰＣ１５ａの値は１だけ増加され、１００１となる。

0038

周期Ｔ２０６において、ＰＣ１５ａの値に従って読取回路１２によってメモリ回路１１の１００１番地のデータ（ＩＮＳ１００１＝ＮＯＰ）が読み取られて保持される。このとき、復号回路１３に保持されていた命令（ＮＯＰ）は実行回路１４へ出力されて実行され、読取回路１２に保持されていた命令（ＪＭＰ１０１０）が、復号回路１３へ出力されて解読される。

0039

解読された実行命令は、分岐命令であるので、その結果が制御回路１５へ与えられ、ＰＣ１５ａの値は分岐先のアドレスである１０１０に変更される。また、読取回路１２によって読み取られていた命令（ＩＮＳ１００１）は無操作命令（ＮＯＰ）に書き替えられる。このような処理により、ＥＥＰＲＯＭ１１ｂの１０１０〜１０１２番地の処理が実行され、マスクＲＯＭ１１ａの０２０６番地へ戻る。

0040

以上のように、本実施形態のＤＳＰは、マスクＲＯＭ１１ａからＥＥＰＲＯＭ１１ｂへ分岐するアドレスをセットするためのレジスタ１９ａ〜１９ｎと、ＰＣ１５ａの値とこれらのレジスタ１９ａ〜１９ｎの値を比較して一致したときに、ＥＥＰＲＯＭ１１ｂの所定のアドレスへ分岐させるための比較回路１９ａ〜１９ｎ及び判定回路２０を有している。これにより、マスクＲＯＭ１１ａの処理プログラムに、予めＥＥＰＲＯＭ１１ｂへの分岐命令を埋め込んでおく必要がなくなり、プログラミング上の煩わしさを回避することができる。また、不必要な分岐命令の実行が無くなり、処理速度を向上させることができる。

0041

更に、必要な箇所だけをＥＥＰＲＯＭ１１ｂへの分岐して処理することができるので、大容量のＥＥＰＲＯＭ１１ｂを用意しておく必要がなくなるという利点がある。

0042

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）メモリ回路１１の容量は例示したものに限定されず、処理に必要な容量のものを使用することができる。

0043

（ｂ） ＤＳＰの全体構成は、例示したものに限定されない。例えば本実施形態では、読取回路１２、復号回路１３及び実行回路１４がパイプライン処理を行うように構成されているが、パイプライン処理を行わない構成のＤＳＰにも同様に適用可能である。

0044

（ｃ）マスクＲＯＭ１１ａからＥＥＰＲＯＭ１１ｂへ分岐するアドレスをセットするために、複数のレジスタ１９ａ〜１９ｎを有しているが、変更等がほとんど考えられない場合には、単一のレジスタ１９のみでも、同様に適用可能であり同様の利点が得られる。

0045

以上詳細に説明したように、第１の発明によれば、第１メモリの特定アドレスを登録するレジスタと、該レジスタの値とＰＣの値を比較する判定回路と、該判定回路で一致が検出されたときに第２メモリの所定のアドレスをこのＰＣにセットする制御回路を有している。これにより、第１メモリの処理プログラム中に第２メモリへの分岐命令を予め埋め込んでおく必要がなくなり、プログラムの作成が容易になる。また、不必要な分岐命令による処理時間の増加がなくなる。更に、任意の特定アドレスから第２メモリへ分岐できるので、この第２メモリの処理量、即ちメモリ容量を小さくすることができる。

0046

第２の発明によれば、読取回路、復号回路及び実行回路は、パイプライン処理を行うように構成されている。これにより、処理速度を向上させることができる。

0047

第３の発明によれば、レジスタは、第１メモリの複数の特定アドレスを登録できるように構成している。これにより、第１メモリの処理プログラム中の複数箇所に対して、追加や変更の処理を行うことができる。

0048

図１本発明の実施形態を示すＤＳＰの構成図である。
図２従来のＤＳＰの概略の構成図である。
図３図１のソフトウエアの概略を示す説明図である。
図４図１の動作を示す説明図である。

0049

１１メモリ回路
１１ａマスクＲＯＭ
１１ｂ ＥＥＰＲＯＭ
１２ 読取回路
１３復号回路
１４実行回路
１５制御回路
１５ａ ＰＣ（プログラム・カウンタ）
１８レジスタ
１９比較回路
２０判定回路
２１書込インタフェース