図面 (/)

技術 印字ヘッド駆動装置

出願人 ブラザー工業株式会社
発明者 加藤靖弘
出願日 2001年11月12日 (19年3ヶ月経過) 出願番号 2001-345457
公開日 2003年5月21日 (17年9ヶ月経過) 公開番号 2003-145726
状態 特許登録済
技術分野 インクジェット(粒子形成、飛翔制御) インクジェット(インク供給、その他)
主要キーワード 噴射ノズル数 波形パラメータ 各噴射ノズル 印字データ量 シリアルデータ信号 FPCケーブル 転送クロック信号 データ保持状態
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年5月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

複数の印字ヘッドを駆動させる信号を伝達する信号線共用させることで、信号線の数を減らすことのできる印字ヘッド駆動装置を提供する。

解決手段

印字ヘッド22,24へのシリアルデータ信号PDA,PDBはシリアルマージされ出力される。T1タイミングでラッチ信号が「OFF」となりラッチ回路データ保持状態に入ると、T2タイミングからT3タイミングの間、転送クロック信号Aが「ON」の時、印字ヘッド22のためシリアルデータ信号PDAがシフトレジスタに取り込まれ、また、T4タイミングからT5タイミングの間、転送クロック信号Bが「ON」の時、印字ヘッド24のためのシリアルデータ信号PDBが他のシフトレジスタに取り込まれる。各シフトレジスタ内のデータは、ラッチ回路の動作のタイミング(T6)において、各印字ヘッド22,24に出力される。

概要

背景

図5を参照して、従来のインクジェットプリンタについて説明する。図5は、従来のインクジェットプリンタ101のブロック図である。図5に示すように、従来のインクジェットプリンタ101には印字データの処理やプリンタの動作の制御を行うCPU106が設けられ、当該CPU106にはユーザーがプリンタの操作を行うSWパネル109と、図示外の搬送系及び後述のキャリッジ120を駆動するモーターの制御を行う駆動回路110とが接続されている。また、CPU106からはバスライン150が延設され、CPU106が実行するプログラムを記憶したROM107、CPU106のデータ処理時に一時的なデータの記憶を行うRAM108及びゲート回路LSIであるゲートアレイ104がバスライン150に接続されている。

さらに、ゲートアレイ104にはホストコンピュータ102との接続を行うインターフェース103と、印字データを一時記憶するイメージメモリ105とが接続されている。また、ゲートアレイ104は、キャリッジ120内の配線基板であるキャリッジ基板111と、フラットケーブル125を介して接続されている。キャリッジ120内にはインク液滴噴射装置である印字ヘッド122,124が搭載され、印字ヘッド122,124にはインク液滴の噴射の制御を行うドライバIC121,123が各々接続されている。ドライバIC121,123は各々フレキシブルプリント基板ケーブル(以下、「FPCケーブル」と言う。)146,147を介し、キャリッジ基板111に接続されている。

次に、図5及び図6を参照して、ドライバIC121,123内の構造について説明する。図6は、従来のインクジェットプリンタ101のドライバIC121,123のブロック図である。図6に示すように、従来のインクジェットプリンタ101では、印字ヘッド122,124にドライバIC121,123が各々接続され、印字ヘッドの制御が行われている。ドライバIC121,123は、シフトレジスタ126,127、ラッチ回路128,129、マルチプレクサ130,131及び増幅回路132,133を各々内蔵している。尚、ラッチ信号線134、転送クロック信号線136、波形データ信号線141及びシリアルデータ信号線143は、図5に示す、フラットケーブル125及びFPCケーブル146上の各信号線である。また、ラッチ信号線135、転送クロック信号線137、波形データ信号線142及びシリアルデータ信号線144は、図5に示す、フラットケーブル125及びFPCケーブル147上の各信号線である。

シフトレジスタ126,127はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104よりシリアルデータ信号線143,144及び転送クロック信号線136,137が配線されている。また、シフトレジスタ126,127は、ラッチ回路128,129に各々接続されている。ラッチ回路128,129はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104よりラッチ信号線134,135が配線されている。

また、ラッチ回路128,129は、マルチプレクサ130,131に各々接続されている。マルチプレクサ130,131はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104より波形データ信号線141,142が配線されている。また、マルチプレクサ130,131は、増幅回路132,133に各々接続されている。増幅回路132,133は、印字ヘッド122,124に各々接続されている。

次に、図5乃至図7を参照して、ドライバIC121,123に於ける各々の信号の処理タイミングについて説明する。図7は、ドライバIC121,123に伝達される各種の信号のタイミングチャートである。印字データは、イメージメモリ105からゲートアレイ104によって読み出され、シリアルデータ信号線144,145を介してドライバIC121,123に各々伝達される。

図7に示す、T0タイミングで、ラッチ回路128,129はラッチ信号が「ON」となると、シフトレジスタ126,127に展開されている印字データを取り込み、各々マルチプレクサ130,131に出力する。マルチプレクサ130,131はそれぞれ印字データをもとに、波形データ信号線141,142を介して伝達される波形データ信号a〜hの何れかを選択し、印字ヘッド122,124の複数の噴射ノズル(図示外)の各々のインク噴射駆動波形として増幅回路132,133へ出力する。増幅回路132,133は、各駆動波形を印字ヘッド122,124に各々出力し、印字が行われる。

次に、T1タイミングで、ラッチ回路128,129はラッチ信号が「OFF」となると、印字データを保持する状態に入る。その後、T2タイミングからT3タイミングの間、シフトレジスタ126,127は、次の印字周期で印字するための印字データを転送クロック信号が「ON」の時に時系列に沿って順次取り込み、パラレルデータに変換する。次に、T4タイミングで、ラッチ回路128,129はラッチ信号が「ON」となると、シフトレジスタ126,127に展開した印字データを取り込み、各々マルチプレクサ130,131に出力する。以降、上記と同様に駆動波形が印字ヘッド122,124に出力され印字が行われる。そして、T5,T6,T7タイミングで上記T1,T2,T3タイミングと同様の動作が繰り返される。

概要

複数の印字ヘッドを駆動させる信号を伝達する信号線を共用させることで、信号線の数を減らすことのできる印字ヘッド駆動装置を提供する。

印字ヘッド22,24へのシリアルデータ信号PDA,PDBはシリアルマージされ出力される。T1タイミングでラッチ信号が「OFF」となりラッチ回路がデータ保持状態に入ると、T2タイミングからT3タイミングの間、転送クロック信号Aが「ON」の時、印字ヘッド22のためシリアルデータ信号PDAがシフトレジスタに取り込まれ、また、T4タイミングからT5タイミングの間、転送クロック信号Bが「ON」の時、印字ヘッド24のためのシリアルデータ信号PDBが他のシフトレジスタに取り込まれる。各シフトレジスタ内のデータは、ラッチ回路の動作のタイミング(T6)において、各印字ヘッド22,24に出力される。

目的

本発明は、上記課題を解決する為になされたものであり、複数の印字ヘッドに対し、シリアルデータ信号を伝達するための信号線を共用することで信号線の数を減らし、生産工程の簡易化、生産コストの軽減、印字ヘッドの小型化を図ることを目的とする。

効果

実績

技術文献被引用数
2件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の印字ヘッドを駆動する印字ヘッド駆動装置であって、各印字ヘッド毎に設けられ、印字データであるシリアルデータ信号を伝達するシリアルデータ信号線と当該シリアルデータ信号の転送クロックの信号を伝達する転送クロック信号線とが配線された駆動回路を備え、当該各駆動回路では、前記シリアデータ信号線共用され、各転送クロック信号線の転送クロック信号に基づいて、前記シリアルデータ信号線のシリアルデータ信号が各駆動回路にそれぞれ伝達されることを特徴とする印字ヘッド駆動装置。

請求項2

前記各駆動回路は各々シリアルパラレル変換器を備え、当該シリアル・パラレル変換器には前記シリアルデータ信号線と前記転送クロック信号線とが配線されていることを特徴とする請求項1に記載の印字ヘッド駆動装置。

請求項3

前記駆動回路は各々ラッチ回路及びマルチプレクサを備え、前記ラッチ回路は前記シリアル・パラレル変換器より出力される印字データを一時記憶し、前記マルチプレクサは前記ラッチ回路より出力される印字データに基づいて前記印字ヘッドを駆動する駆動波形を出力することを特徴とする請求項2に記載の印字ヘッド駆動装置。

請求項4

前記印字ヘッドはインクジェットヘッドであることを特徴とする請求項1乃至3の何れかに記載の印字ヘッド駆動装置。

請求項5

前記シリアルデータ信号線に、1つの前記転送クロック信号の1周期に対応する期間毎に前記複数の駆動回路の為のシリアルデータ信号がマージされて伝達され、1つの前記転送クロック信号の1周期内で、各転送クロックの状態変化に基づいて、前記マージされたシリアルデータ信号から、各駆動回路の為のシリアルデータ信号を各駆動回路へ伝達することを特徴とする請求項1乃至4の何れかに記載の印字ヘッド駆動装置。

技術分野

0001

本発明は、印字ヘッド駆動装置に関し、詳細には、インクジェットプリンタドットインパクトプリンタ等の記録装置の印字ヘッド駆動装置に関するものである。

背景技術

0002

図5を参照して、従来のインクジェットプリンタについて説明する。図5は、従来のインクジェットプリンタ101のブロック図である。図5に示すように、従来のインクジェットプリンタ101には印字データの処理やプリンタの動作の制御を行うCPU106が設けられ、当該CPU106にはユーザーがプリンタの操作を行うSWパネル109と、図示外の搬送系及び後述のキャリッジ120を駆動するモーターの制御を行う駆動回路110とが接続されている。また、CPU106からはバスライン150が延設され、CPU106が実行するプログラムを記憶したROM107、CPU106のデータ処理時に一時的なデータの記憶を行うRAM108及びゲート回路LSIであるゲートアレイ104がバスライン150に接続されている。

0003

さらに、ゲートアレイ104にはホストコンピュータ102との接続を行うインターフェース103と、印字データを一時記憶するイメージメモリ105とが接続されている。また、ゲートアレイ104は、キャリッジ120内の配線基板であるキャリッジ基板111と、フラットケーブル125を介して接続されている。キャリッジ120内にはインク液滴噴射装置である印字ヘッド122,124が搭載され、印字ヘッド122,124にはインク液滴の噴射の制御を行うドライバIC121,123が各々接続されている。ドライバIC121,123は各々フレキシブルプリント基板ケーブル(以下、「FPCケーブル」と言う。)146,147を介し、キャリッジ基板111に接続されている。

0004

次に、図5及び図6を参照して、ドライバIC121,123内の構造について説明する。図6は、従来のインクジェットプリンタ101のドライバIC121,123のブロック図である。図6に示すように、従来のインクジェットプリンタ101では、印字ヘッド122,124にドライバIC121,123が各々接続され、印字ヘッドの制御が行われている。ドライバIC121,123は、シフトレジスタ126,127、ラッチ回路128,129、マルチプレクサ130,131及び増幅回路132,133を各々内蔵している。尚、ラッチ信号線134、転送クロック信号線136、波形データ信号線141及びシリアルデータ信号線143は、図5に示す、フラットケーブル125及びFPCケーブル146上の各信号線である。また、ラッチ信号線135、転送クロック信号線137、波形データ信号線142及びシリアルデータ信号線144は、図5に示す、フラットケーブル125及びFPCケーブル147上の各信号線である。

0005

シフトレジスタ126,127はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104よりシリアルデータ信号線143,144及び転送クロック信号線136,137が配線されている。また、シフトレジスタ126,127は、ラッチ回路128,129に各々接続されている。ラッチ回路128,129はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104よりラッチ信号線134,135が配線されている。

0006

また、ラッチ回路128,129は、マルチプレクサ130,131に各々接続されている。マルチプレクサ130,131はそれぞれキャリッジ基板111を介してゲートアレイ104と接続されており、ゲートアレイ104より波形データ信号線141,142が配線されている。また、マルチプレクサ130,131は、増幅回路132,133に各々接続されている。増幅回路132,133は、印字ヘッド122,124に各々接続されている。

0007

次に、図5乃至図7を参照して、ドライバIC121,123に於ける各々の信号の処理タイミングについて説明する。図7は、ドライバIC121,123に伝達される各種の信号のタイミングチャートである。印字データは、イメージメモリ105からゲートアレイ104によって読み出され、シリアルデータ信号線144,145を介してドライバIC121,123に各々伝達される。

0008

図7に示す、T0タイミングで、ラッチ回路128,129はラッチ信号が「ON」となると、シフトレジスタ126,127に展開されている印字データを取り込み、各々マルチプレクサ130,131に出力する。マルチプレクサ130,131はそれぞれ印字データをもとに、波形データ信号線141,142を介して伝達される波形データ信号a〜hの何れかを選択し、印字ヘッド122,124の複数の噴射ノズル(図示外)の各々のインク噴射駆動波形として増幅回路132,133へ出力する。増幅回路132,133は、各駆動波形を印字ヘッド122,124に各々出力し、印字が行われる。

0009

次に、T1タイミングで、ラッチ回路128,129はラッチ信号が「OFF」となると、印字データを保持する状態に入る。その後、T2タイミングからT3タイミングの間、シフトレジスタ126,127は、次の印字周期で印字するための印字データを転送クロック信号が「ON」の時に時系列に沿って順次取り込み、パラレルデータに変換する。次に、T4タイミングで、ラッチ回路128,129はラッチ信号が「ON」となると、シフトレジスタ126,127に展開した印字データを取り込み、各々マルチプレクサ130,131に出力する。以降、上記と同様に駆動波形が印字ヘッド122,124に出力され印字が行われる。そして、T5,T6,T7タイミングで上記T1,T2,T3タイミングと同様の動作が繰り返される。

発明が解決しようとする課題

0010

しかしながら、従来のインクジェットプリンタ101では、各印字ヘッド122,124のドライバIC121,123に対してほぼ同時期に転送クロック信号、ラッチ信号が伝達されて、印字データが各印字ヘッド122,124に並行して転送されるため、各印字ヘッド122,124に対しシリアルデータ信号線143,144が各々必要となる。さらに、多階調化などのために印字データ量が増えるとそれに対応したシリアルデータ信号線の数も印字ヘッドの数との積だけ増え、生産工程の複雑化、生産コストの増加、印字ヘッドの小型化に対する阻害等の問題があった。

0011

本発明は、上記課題を解決する為になされたものであり、複数の印字ヘッドに対し、シリアルデータ信号を伝達するための信号線を共用することで信号線の数を減らし、生産工程の簡易化、生産コストの軽減、印字ヘッドの小型化を図ることを目的とする。

課題を解決するための手段

0012

上記課題を解決する為に、請求項1に係る発明の印字ヘッド駆動装置は、複数の印字ヘッドを駆動する印字ヘッド駆動装置であって、各印字ヘッド毎に設けられ、印字データであるシリアルデータ信号を伝達するシリアルデータ信号線と当該シリアルデータ信号の転送クロックの信号を伝達する転送クロック信号線とが配線された駆動回路を備え、当該各駆動回路では、前記シリアデータ信号線が共用され、各転送クロック信号線の転送クロック信号に基づいて、前記シリアルデータ信号線のシリアルデータ信号が各駆動回路にそれぞれ伝達されることを特徴とする構成となっている。

0013

この構成の印字ヘッド駆動装置では、複数の印字ヘッドのためのそれぞれの印字データをマージし、転送クロック信号に基づいて各印字ヘッドにそれぞれ伝達することで、前記複数の印字ヘッドに配線されているシリアルデータ信号線を共用することができる。

0014

また、請求項2に係る発明の印字ヘッド駆動装置は、請求項1に記載の発明の構成に加え、前記各駆動回路は各々シリアルパラレル変換器を備え、当該シリアル・パラレル変換器には前記シリアルデータ信号線と前記転送クロック信号線とが配線されていることを特徴とする構成となっている。

0015

この構成の印字ヘッド駆動装置では、請求項1に記載の発明の作用に加え、各シリアル・パラレル変換器にはシリアルデータ信号線と転送クロック信号線とが配線されており、複数の印字ヘッドの印字データをマージして伝達されたシリアルデータ信号を、転送クロック信号に基づいて各印字ヘッドに対応したシリアル・パラレル変換器でそれぞれパラレルのデータ信号に変換し、出力することができる。

0016

また、請求項3に係る発明の印字ヘッド駆動装置は、請求項2に記載の発明の構成に加え、前記駆動回路は各々ラッチ回路及びマルチプレクサを備え、前記ラッチ回路は前記シリアル・パラレル変換器より出力される印字データを一時記憶し、前記マルチプレクサは前記ラッチ回路より出力される印字データに基づいて前記印字ヘッドを駆動する駆動波形を出力することを特徴とする構成となっている。

0017

この構成の印字ヘッド駆動装置では、請求項2に記載の発明の作用に加え、ラッチ回路はシリアル・パラレル変換器によりシリアルデータ信号がパラレル変換され転送された印字データを一時記憶し、マルチプレクサはラッチ回路より出力される印字データをもとに、印字ヘッドを駆動する駆動波形を出力することができる。

0018

また、請求項4に係る発明の印字ヘッド駆動装置は、請求項1乃至3の何れかに記載の発明の構成に加え、前記印字ヘッドはインクジェットヘッドであることを特徴とする構成となっている。

0019

この構成の印字ヘッド駆動装置では、請求項1乃至3の何れかに記載の発明の作用に加え、前記印字ヘッドはインクジェットヘッドであり、インクジェット記録装置においても複数の印字ヘッドに伝達されるそれぞれのシリアルデータ信号をマージすることで、前記複数の印字ヘッドに配線されているシリアルデータ信号線を共用することができる。

0020

また、請求項5に係る発明の印字ヘッド駆動装置は、請求項1乃至4の何れかに記載の発明の構成に加え、前記シリアルデータ信号線に、1つの前記転送クロック信号の1周期に対応する期間毎に前記複数の駆動回路の為のシリアルデータ信号がマージされて伝達され、1つの前記転送クロック信号の1周期内で、各転送クロックの状態変化に基づいて、前記マージされたシリアルデータ信号から、各駆動回路の為のシリアルデータ信号を各駆動回路へ伝達することを特徴とする構成となっている。

0021

この構成の印字ヘッド駆動装置では、請求項1乃至4の何れかに記載の発明の作用に加え、シリアルデータ信号線に、1つの転送クロック信号の1周期に対応する期間毎に、複数の駆動回路の為のシリアルデータ信号がマージされて伝達される。1つの転送クロック信号の1周期内で、各転送クロックの状態変化に基づいて、マージされたシリアルデータ信号から、各駆動回路の為のシリアルデータ信号を各駆動回路へ伝達することができる。

発明を実施するための最良の形態

0022

以下、本発明を具体化したインクジェットプリンタの一実施の形態について、図面を参照して説明する。図1は、インクジェットプリンタ1のブロック図である。図1に示すように、インクジェットプリンタ1には印字データの処理やプリンタの動作の制御を行うCPU6が設けられ、当該CPU6にはユーザーがプリンタの操作を行うSWパネル9と、図示外の搬送系及び後述のキャリッジ20を駆動するモーターの制御を行う駆動回路10が接続されている。また、CPU6からはバスライン50が延設され、CPU6が実行するプログラムを記憶したROM7、CPU6のデータ処理時に一時的なデータの記憶を行うRAM8及びゲート回路LSIであるゲートアレイ4がバスライン50に接続されている。

0023

さらに、ゲートアレイ4にはホストコンピュータ2との接続を行うインターフェース3と、印字データを一時記憶するイメージメモリ5とが接続されている。また、ゲートアレイ4は、キャリッジ20内の配線基板であるキャリッジ基板11と、フラットケーブル25を介して配線されている。キャリッジ20内にはインク液滴の噴射装置である印字ヘッド22,24が搭載され、印字ヘッド22,24にはインク液滴の噴射の制御を行う駆動回路、すなわち、ドライバIC21,23が各々接続されている。ドライバIC21,23は各々FPCケーブル46,47を介し、キャリッジ基板11に各々接続されている。各印字ヘッド22,24は公知のものと同様に、それぞれ独立して駆動される複数の印字素子、すなわち、噴射ノズルを有する。

0024

次に図1及び図2を参照して、ドライバIC21,23内の構造について説明する。図2は、インクジェットプリンタ1のドライバIC21,23のブロック図である。図2に示すように、インクジェットプリンタ1では、印字ヘッド22,24にドライバIC21,23が各々接続され、印字ヘッドの制御が行われている。ドライバIC21,23はそれぞれ、シリアル・パラレル変換器すなわちシフトレジスタ26,27、ラッチ回路28,29、マルチプレクサ30,31及び増幅回路32,33を内蔵している。

0025

これらシフトレジスタ26,27は、それぞれ印字ヘッド22,24の噴射ノズル数と後述するシリアルデータ信号線51,52の数との積に対応するビット数を有する。ラッチ回路28,29、マルチプレクサ30,31及び増幅回路32,33は、それぞれ噴射ノズルと個々に対応して設けられ、これらはシフトレジスタ26,27から各噴射ノズルに対応する印字データを順次受けるように接続されている。

0026

図1に示す、FPCケーブル46,47上の各信号線は、各々図2に示す、ラッチ信号線34,35、転送クロック信号線36,37、波形データ信号線41,42、シリアルデータ信号線51,52である。シリアルデータ信号線51とシリアルデータ信号線52及び波形データ信号線41と波形データ信号線42はそれぞれ、図1に示す、キャリッジ基板11及びフラットケーブル25上で共通のシリアルデータ信号線及び共通の波形データ信号線として配線されている。さらに、ラッチ信号線34,35、転送クロック信号線36,37もそれぞれキャリッジ基板11及びフラットケーブル25上に配線されている。

0027

マルチプレクサ30,31は、1噴射ノズルについて複数、例えば3本のシリアルデータ信号線51及び52で転送される印字データに基づいて、複数、例えば8本の波形データ信号線41,42で供給される8種類の波形データ信号a〜hのうち1つを選択するものである。波形データ信号a〜hは、ROM7に格納された波形パラメータに基づいてゲートアレイ4内の波形発生回路で生成され、波形データ信号線41,42を介して各マルチプレクサ30,31に出力される。また、ドライバIC21,23内に波形発生回路を設けて、ROM7からフラットケーブル25を介して波形パラメータを受け、ドライバIC21,23内で波形データ信号a〜hを発生することもできる。

0028

次に、図1乃至図3を参照して、本実施の形態のインクジェットプリンタ1において、データ処理手順について説明する。図3は、ドライバIC21,23に伝達される信号のタイミングチャートである。図1に示すように、ホストコンピュータ2より出力された印字データは、インターフェース3、ゲートアレイ4を介してイメージメモリ5に一時記憶される。このとき、ゲートアレイ4は、各印字ヘッド22,24のための印字データPDA,PDBを、後述する転送クロック信号A,Bの各有効な転送指示部分AW,BWに対応して、1印字周期ごとにシリアルにマージし、イメージメモリ5に記憶する。

0029

そして、印字開始信号に基づき、ゲートアレイ4は、イメージメモリ5に記憶された印字データをシリアルに読み出し、シリアルデータ信号線51,52に出力する。

0030

一方、ゲートアレイ4は、印字媒体に沿うキャリッジ20の走査に基づいて各ドライバIC21,23に対応した転送クロック信号A,Bを生成し、転送クロック信号線36,37を介してシフトレジスタ26,27にそれぞれ出力する。また、その転送クロック信号A,Bと同期したラッチ信号A,Bを生成して、ラッチ信号線34,35を介してラッチ回路28,29にそれぞれ出力する。転送クロック信号A,Bは、各有効な転送指示部分(各シフトレジスタ26,27に対して印字データの転送を行う信号の部分)AW,BWを、図3に示すように、1印字周期において、時間的に前後にずれかつ重ならないように有している。ラッチ信号A,Bは、1印字周期の開始時に出力される。

0031

図3に示す、T0タイミングで、ラッチ回路28,29はラッチ信号A,Bが「ON」となると、シフトレジスタ26,27に展開されている印字データを、各々マルチプレクサ30,31に出力する。マルチプレクサ30,31はそれぞれ印字データをもとに、波形データ信号線41,42を介して伝達される波形データ信号a〜hの何れかを選択し、印字ヘッド22,24の各噴射ノズルの駆動波形とし、増幅回路32,33を介して印字ヘッド22,24に各々出力し、印字が行われる。

0032

次に、T1タイミングで、ラッチ回路28,29はラッチ信号が「OFF」となると、印字データを保持する状態に入る。その後、T2タイミングからT3タイミングの間、シフトレジスタ26に入力される転送クロック信号Aは、有効な転送指示部分AWを有しており、次の印字周期で印字ヘッド22により印字される印字データPDAが、転送クロック信号Aが「ON」の時に時系列に沿って順次取り込まれ、パラレルデータに変換される。T2タイミングからT3タイミングの間、シフトレジスタ27に入力される転送クロック信号Bが「OFF」の状態なので、シフトレジスタ27は印字データを取り込まない。

0033

次に、T4タイミングからT5タイミングの間、シフトレジスタ27に入力される転送クロック信号Bは、有効な転送指示部分BWを有しており、次の印字周期で印字ヘッド24により印字される印字データPDBが、転送クロック信号Bが「ON」の時に時系列に沿って順次取り込まれ、パラレルデータに変換される。T4タイミングからT5タイミングの間、シフトレジスタ26に入力される転送クロック信号Aが「OFF」の状態なので、シフトレジスタ26は印字データを取り込まない。さらに、T6タイミングで、ラッチ回路28,29はラッチ信号が「ON」となると、各々マルチプレクサ30,31に印字データを出力する。以降、上記と同様に駆動波形が印字ヘッド22,24に出力され印字が行われる。そして、T7,T8,T9,T10,T11タイミングで上記T1,T2,T3,T4,T5タイミングと同様の動作が繰り返される。

0034

図4は、本発明の他の実施の形態を示すタイミングチャートである。この実施の形態における回路構成図1及び図2のものと同じである。

0035

この実施の形態において、転送クロック信号A,Bは、一方の転送クロック信号が「ON」のとき他方の転送クロック信号が「OFF」するように、相互ずれながら有効な転送指示部分が繰り返される。これに対応したタイミングで、シリアルデータ信号a〜cも、各印字ヘッド22,24のための印字データが交互にシリアルにマージされる。

0036

T0,T1タイミングでの動作は前記実施の形態と同様である。T2タイミングで、一方の転送クロック信号Bが立ち上がると、シリアルデータ信号a〜cのうちこの転送クロック信号部分に対応する印字ヘッド24の印字データがシフトレジスタ27に取り込まれ、次に他方の転送クロック信号Aが立ち上がると、この転送クロック信号部分に対応する印字ヘッド22の印字データがシフトレジスタ26に取り込まれるという動作が、両シフトレジスタ26,27にすべての噴射ノズルに対応するデータが満たされるまで(T3タイミング)交互に繰り返される。このようにシフトレジスタ26,27にデータを取り込む単位は、1bit単位、または1噴射ノズル単位、数噴射ノズル単位でも可能である。シフトレジスタ26,27に展開された印字データは、次のラッチ信号のタイミング(T4)で、ラッチ回路28,29からマルチプレクサ30,31、増幅回路32,33を経て印字ヘッド22,24に出力されることは、前記実施の形態と同様である。

0037

以上説明したように、上記の各実施の形態のインクジェットプリンタ1では、印字ヘッド22,24へ出力される印字データがマージされ、共通の信号線を介して各々ドライバIC21,23に伝達される。ドライバIC21,23は、各々の転送クロック信号と同期した印字データのみを選択受信することによって、マージされた印字データを分離して、必要な印字データのみを取り込む。さらに、ドライバIC21,23は、各々取り込んだ印字データをもとに、8種の波形データ信号より駆動波形を選択し、印字ヘッド22,24に各々出力し印字が行われる。

0038

尚、本発明は各種の変形が可能なことは言うまでもない。例えば、印字ヘッドはインクジェットヘッドに限られず、サーマルヘッドワイヤーヘッド等でも使用が可能である。また、シリアル・パラレル変換器はシフトレジスタに限定する必要はない。さらに、1つの印字ヘッドに対し複数のドライバICを搭載した場合にも使用が可能である。また、カラー印字を行うために複数の印字ヘッドを有する装置にも好適に実施することができる。

発明の効果

0039

以上説明したように、請求項1に係る発明の印字ヘッド駆動装置では、複数の印字ヘッドに伝達されるそれぞれのシリアルデータ信号をマージし、転送クロック信号に基づいて各印字ヘッドにそれぞれ伝達することで、前記複数の印字ヘッドに配線されているシリアルデータ信号線を共用することができ、信号線数を削減することが可能となる。従って、生産工程の簡易化、生産コストの軽減、印字ヘッドの小型化を図ることができる。

0040

また、請求項2に係る発明の印字ヘッド駆動装置では、請求項1に記載の発明の効果に加え、各駆動回路はシリアル・パラレル変換器備え、各シリアル・パラレル変換器にはシリアルデータ信号線と転送クロック信号線とが配線されており、印字データをパラレル変換し出力することが可能である。

0041

また、請求項3に係る発明の印字ヘッド駆動装置では、請求項2に記載の発明の効果に加え、各駆動回路は各々ラッチ回路及びマルチプレクサを備え、ラッチ回路はシリアル・パラレル変換器より出力されるパラレル変換され転送された印字データを一時記憶し、ラッチ信号を受け、一斉に印字データを出力することが可能である。また、マルチプレクサはラッチ回路より出力される印字データをもとに、受信した複数の波形データのうち1つを選択し、印字ヘッドを駆動する駆動波形を出力することが可能である。

0042

また、請求項4に係る発明の印字ヘッド駆動装置では、請求項1乃至3の何れかに記載の発明の効果に加え、印字ヘッドはインクジェットヘッドであるので、インクジェット記録装置内での配線数を削減でき、インクジェット記録装置の小型化を図ることができる。

0043

また、請求項5に係る発明の印字ヘッド駆動装置では、請求項1乃至4の何れかに記載の発明の効果に加え、シリアルデータ信号線に、1つの転送クロック信号の1周期に対応する期間毎に複数の駆動回路の為のシリアルデータ信号がマージされて伝達され、1つの転送クロック信号の1周期内で、各転送クロックの状態変化に基づいて、マージされたシリアルデータ信号から、各駆動回路の為のシリアルデータ信号を各駆動回路へ伝達することができる。

図面の簡単な説明

0044

図1インクジェットプリンタ1のブロック図である。
図2インクジェットプリンタ1のドライバIC21,23のブロック図である。
図3ドライバIC21,23に伝達される信号のタイミングチャートである。
図4他の実施の形態のタイミングチャートである。
図5従来のインクジェットプリンタ101のブロック図である。
図6従来のインクジェットプリンタ101のドライバIC121,123のブロック図である。
図7従来のドライバIC121,123に伝達される信号のタイミングチャートである。

--

0045

1インクジェットプリンタ
22印字ヘッド
24 印字ヘッド
26,27シフトレジスタ
28,29ラッチ回路
30,31マルチプレクサ
36,37転送クロック信号線
51,52シリアルデータ信号線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ