図面 (/)

技術 広帯域化・高利得化増幅器

出願人 小島伸哉
発明者 小島伸哉占英早坂孝
出願日 2001年10月30日 (19年3ヶ月経過) 出願番号 2001-370740
公開日 2003年5月16日 (17年9ヶ月経過) 公開番号 2003-142964
状態 未査定
技術分野 マイクロ波増幅器 増幅器1 増幅器一般
主要キーワード アース側端子 電圧増幅用 インピーダンス低下 広帯域増幅回路 帯域幅積 インピーダンス変換用 電圧増幅率 小信号等価回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年5月16日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

今後の情報化社会の充全な発達を可能とするために従来にない格段の高速ディジタルパルス伝送を可能とする広帯域化高利得化増幅器を提供する。

解決手段

広帯域化・高利得化増幅器を提供するために,該広帯域化・高利得化増幅器を構成する前段の順方向増幅部後段の順方向増幅部の出力と入力の接続などにはインピーダンス変換用分布定数線路を介して接続し,広帯域化と高増幅率化を達成する。

概要

背景

従来,広帯域増幅回路の実用例は数多くある。しかしその帯域幅は20GHz程度である。この原因は各順方向増幅部カスケードに接続する場合,この前段の順方向増幅部の出力に接続される後段の順方向増幅部の入力インピーダンスの大きさが周波数とともに小さくなり,この前段の順方向増幅部の電圧増幅率が周波数が大となるに従い,低下してしまうためである。今後はこの帯域幅劣化制約突破して広帯域性を実現し,高速ディジタルパルス伝送を可能にし情報化社会の充全な発達を可能としなければならない。

概要

今後の情報化社会の充全な発達を可能とするために従来にない格段の高速ディジタルパルスの伝送を可能とする広帯域化高利得化増幅器を提供する。

広帯域化・高利得化増幅器を提供するために,該広帯域化・高利得化増幅器を構成する前段の順方向増幅部と後段の順方向増幅部の出力と入力の接続などにはインピーダンス変換用分布定数線路を介して接続し,広帯域化と高増幅率化を達成する。

目的

従来の増幅器の帯域幅は20GHz程度であるので,更に帯域幅を拡大し,高速ディジタルパルスの伝送を可能として,今後の情報化社会の充全な発達を可能とする必要がある。本発明の課題はこのための電圧増幅率の大きな広帯域増幅器の実現を可能とすることである。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

高周波信号を受信してこの電気信号増幅して広帯域信号を出力させる増幅器において,この電気信号を増幅するために複数の順方向増幅部を用いて増幅器を構成し,該順方向増幅部には増幅用アクティブ素子を用い,該増幅用アクティブ素子にはバイポーラトランジスタ又は電界効果トランジスタを用いて,各順方向増幅部を構成し,該順方向増幅部の出力端子入力端子間にはインピーダンス整合用分布定数ラインを用いて各順方増幅部を結合して,あるいは第一段に用いる該順方向増幅部と発振器などで構成される入力段との間に該インピーダンス整合用分布定数ラインを用いて結合して,広帯域化高利得化を図ったことを特徴とする広帯域化増幅器。

請求項2

該順方向増幅部を構成する増幅用アクティブ素子の出力端子,例えばコレクタあるいはドレインには,抵抗インダクタンス直列回路の1端を接続し,この他端は該増幅用アクティブ素子のアース側端子,例えばエミッタあるいはソースに直接,あるいはカップリングコンデンサを介して接続し,広帯域化を図ったことを特徴とする広帯域化増幅器。

技術分野

0001

本発明は,高周波信号を受信して,この電気信号増幅して広帯域信号を出力させる増幅器に関するものである。

背景技術

0002

従来,広帯域増幅回路の実用例は数多くある。しかしその帯域幅は20GHz程度である。この原因は各順方向増幅部カスケードに接続する場合,この前段の順方向増幅部の出力に接続される後段の順方向増幅部の入力インピーダンスの大きさが周波数とともに小さくなり,この前段の順方向増幅部の電圧増幅率が周波数が大となるに従い,低下してしまうためである。今後はこの帯域幅劣化制約突破して広帯域性を実現し,高速ディジタルパルス伝送を可能にし情報化社会の充全な発達を可能としなければならない。

発明が解決しようとする課題

0003

従来の増幅器の帯域幅は20GHz程度であるので,更に帯域幅を拡大し,高速ディジタルパルスの伝送を可能として,今後の情報化社会の充全な発達を可能とする必要がある。本発明の課題はこのための電圧増幅率の大きな広帯域増幅器の実現を可能とすることである。

0004

本発明の増幅器は複数の順方向増幅部を用いて構成するが,該順方向増幅部の入力インピーダンスの大きさが周波数が大となるに従い小さくなり,結果として『従来の技術』で説明したように帯域幅が各単体の帯域幅より小さくなってしまう問題を該前段の順方向増幅部の出力端子とこれにカスケードに接続する後段の順方向増幅部の入力端子間分布定数線路を用いて接続し,インピーダンス整合をとって各順方向増幅部の帯域幅を全体の増幅器において確保し,帯域幅劣化の問題を解決し,40GHzの広帯域化を高増幅率を保持しながら達成したものである。

0005

は増幅器の一般的構成である。各順方向増幅部A1,A2などが従属接続されて増幅器が構成される。R0は発振器OSCの内部抵抗,ZLは負荷インピーダンス,ν0は出力電圧である。

0006

2はバイポーラトランジスタを示す。Cはバイポーラトランジスタの出力端子を示す。RF2はフィードバック回路を構成する抵抗LF2はフィードバック回路を構成するインダクタンス,CF2は直流カットし,交流のみを通すカップリングコンデンサ,CCもCF2と同じ目的のカップリングコンデンサ,Rb2とLb2はバイポーラトランジスタ2へバイアス電流を供給するための抵抗とインダクタンス,+VB2は該バイアス電圧,CSは交流アースバイパスコンデンサ,RC2とLC2は交流信号を増幅するための抵抗とインダクタンス,RCE2とLCE2はトランジスタ2のコレクターエミッタ間のキャパシタンスCCEの交流によるトランジスタ2のコレクタとエミッタ間のインピーダンス低下を防止するための抵抗とインダクタンス,CCE2は直流をカットし,交流のみを通すカップリングコンデンサ,+VC2はバイポーラトランジスタ2のコレクタにバイアス電流を流すためのバイアス電圧,RL2は負荷を構成する負荷抵抗である。このバイポーラトランジスタ2は周知のように容易に電界効果トランジスタFETに置き換えられる。

0007

でrbeはバイポーラトランジスタ2のベース側からエミッタをみた抵抗である。βはトランジスタ2の電流増幅率である。ダイナミックなベース−エミッタ間抵抗rbeはrbe=βre=βUT/ICである。UTは熱電圧であり,UT=kT/qである。kはボルツマン定数,qは電子電荷,Tは絶対温度である。ここで電流増幅率β

0008

0009

でZT0,ZT1,ZT2は特性インピーダンスがそれぞれZT0,ZT1,ZT2のインピーダンス変換用分布定数線路である。順方向増幅部A2の入力インピーダンスはZin2Eであるから特性インピーダンスZT2の分布定数線路の入力からみたインピーダンスZimT2は,該分布定数線路の長さLを1/4波長電気長)にとると,

0010

発明の効果

0011

以上説明したように本発明は従来の増幅器の上限周波数20GHzを突破して40GHzまでの広帯域化を高増幅率を保持しながら達成したものであり,従来に較べて格段の高速ディジタルパルスの伝送を可能としたものであり,今後の情報化社会の充全な発達を可能としたものであり,その効果は非常に大きい。従来の上限周波数20[GHz]などはトランスバーサル等化器など複雑な回路を用いて実現している。

0012

高周波信号を受信して,この電気信号を増幅して広帯域信号を出力させる増幅器において,この電気信号を増幅するために複数の順方向増幅部を用いて増幅器を構成し,該順方向増幅部には増幅用アクティブ素子を用い,該増幅用アクティブ素子にはバイポーラトランジスタ又は電界効果トランジスタを用い,該順方向増幅部の前段と後段の順方向増幅部の出力と入力の接続にはインピーダンス変換用分布定数線路を用いて接続し,あるいは第一段に用いる該順方向増幅部と発振器などで構成される入力段との間にインピーダンス変換用分布定数線路を用いて接続し,該順方向増幅部の帯域幅の低下を防止して40[GHz]に保持し,かつ全体の高増幅率化を可能とした広帯域化・高利得化増幅器。また,該順方向増幅部を構成する増幅用アクティブ素子の出力端子,例えばコレクタあるいはドレインには,抵抗とインダクタンスの直列回路の1端を接続し,この他端は該増幅用アクティブ素子のアース側端子,例えばエミッタあるいはソースに直接,あるいはカップリングコンデンサを介して接続し,広帯域化を図ったことを特徴とする広帯域化・高利得化増幅器。

0013

図面の簡単な説明

0014

図1順方向増幅部を縦続接続した増幅器。
図2本発明の広帯域化増幅回路の一実施例。
図3
図2小信号等価回路
表1
図2の各諸定数。
図4
図2および
図3の本発明の増幅回路の電圧増幅率A2の絶対値の常用対数
図5
図2の入力インピーダンス。
図6
図1の接続の場合の電圧増幅率A1の絶対値。
図7
図1の接続の場合の全体の電圧増幅率A1・A2の絶対値の常用対数。
図8前段と後段の順方向増幅部をインピーダンス変換用分布定数線路を介して接続した本発明の増幅器の一実施例。
図9
図2の負荷インピーダンス低下防止用回路の効果を示す図。
0014

--

0015

A1,A2はそれぞれ増幅器を構成する順方向増幅部,2はアクティブ素子を示すバイポーラトランジスタ,OSCは発振器,R0は発振器の内部抵抗,RF2,LF2はそれぞれフィードバック回路を構成する抵抗およびインダクタンス,CC,CF2およびCCE2はカップリングコンデンサ,νb2は入力電圧,i1はバイポーラトランジスタのベースを流れる電流,i1はフィードバック回路を流れる電流,i3は負荷インピーダンスZLを流れる電流,ν0は出力電圧,Cは出力端子,rbeはバイポーラトランジスタ2のベース−エミッタ間のベース側からみた抵抗,βはバイポーラトランジスタ2の電流増幅率,ZF2は帰還容量CbCを含むフィードバック回路のインピーダンス,|β|はβの大きさ,frはバイポーラトランジスタ2の利得・帯域幅積,|A2|は
および
の回路の電圧増幅率の大きさ,β0は低周波部のバイポーラトランジスタ2の電流増幅率,fβは3dBカットオフ周波数,Zinは
のベース−アース間の入力インピーダンスである。+VC2はバイポーラトランジスタ2のコレクタの正のバイアス電圧,RC2とLC2は電圧増幅用抵抗とインダクタンス,Rb2とLb2はバイポーラトランジスタ2へバイアスベース電流を流すための抵抗とインダクタンス,VB2はバイアスベース電流を流すためのバイアス電圧,CSは交流アース用キャパシタンス,RL2は
の負荷抵抗,RCE2,LCE2はバイポーラトランジスタ2の負荷インピーダンスを防止するための抵抗とインダクタンスである。ZT0,ZT1,ZT2はそれぞれ特性インピーダンス/ZT0,ZT1,ZT2の分布定数線路である。
ID=000005HE=060 WI=110 LX=0500 LY=0950
ID=000006 HE=015 WI=021 LX=0495 LY=1700
ID=000007 HE=010 WI=023 LX=0485 LY=1900
ID=000008 HE=025 WI=023 LX=0485 LY=2050
ID=000009 HE=010 WI=041 LX=0395 LY=2350
ID=000010 HE=025 WI=041 LX=1295 LY=1600
ID=000011 HE=020 WI=037 LX=1315 LY=1900
ID=000012 HE=020 WI=065 LX=1175 LY=2150

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ