図面 (/)

技術 テストパターン生成装置

出願人 三菱電機株式会社
発明者 君島達也
出願日 2001年7月2日 (19年6ヶ月経過) 出願番号 2001-200832
公開日 2003年1月15日 (17年11ヶ月経過) 公開番号 2003-014826
状態 未査定
技術分野 電子回路の試験 電子回路の試験 デジタル計算機の試験診断 半導体集積回路
主要キーワード 接続確認試験 未使用ピン 初期化パターン スタック故障 双方向モード 入力変化 テストステップ テスト対象外
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2003年1月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

NANDゲート段数、LSIにおけるNANDゲートの並び順接続端子の配置は、LSIの種類によって異なるため、従来はテストパターン設計者がLSIごとにLSI内部のNANDゲートの接続を考慮して、論理回路からテストパターンを作成して用意する必要があった。

解決手段

本発明のテストパターン生成装置は、NANDツリーテスト生成部がツリー情報記憶部に記憶されているゲート数情報に基づいてテストパターン数を決定して、ツリー情報記憶部に記憶されている識別情報記憶順により示されるNANDゲートの並び順に従い、テスト回路の複数の端子に対して与える所定の値を定義する第1のテストパターンを、決定したテストパターン数だけ生成し、テストパターンの設計者がLSI内部のNANDゲートの接続を考慮して論理回路からテストパターンを作成しなくても済むようにする。

概要

背景

まず、NANDツリーテストとそのテストパターンについて説明する。図11にNANDツリーテストを行うための回路とテストパターンの例を示す。NANDツリーテストは元来LSIのDC特性(Vih/Vil)を測定するためのテスト手法で、テストしたい入力端子よりも後段NANDゲートの入力に“H”を入力する。このことにより、後段のNANDゲートのツリーをインバーター多段接続とすることができる。NANDゲートは入力の1本を残してその他の入力を“H”に固定することにより、残した1本の入力と出力端子の関係はインバーター(NOT回路)と同じ動作になる。また、インバーターの多段接続は、段数奇数のときは1つのインバーター、偶数のときは単なるバッファと同じ動作をする。そうすると、テストしたい入力端子と出力の関係は、一つのインバーター、または、バッファと同じ動作となる。LSIのDC特性の測定では、テストしたい入力端子より入力端子の電圧を変化させ出力の論理観測すると、入力回路が“0”と“1”に判定する電圧を境にして出力が反転する。この電圧を測定することにより、それぞれの入力端子のDC特性を測定する。このテストはLSI実装時のボードテストにも応用でき、それぞれの入力端子の入力変化が出力端子の論理レベルの変化として確認できれば、それぞれの入力端子と観測している出力端子の接続が電気的に確認できたことになる。従って、LSIと実装ボードとの電気的な接続をテストすることができる。

概要

NANDゲートの段数、LSIにおけるNANDゲートの並び順接続端子の配置は、LSIの種類によって異なるため、従来はテストパターンの設計者がLSIごとにLSI内部のNANDゲートの接続を考慮して、論理回路からテストパターンを作成して用意する必要があった。

本発明のテストパターン生成装置は、NANDツリーテスト生成部がツリー情報記憶部に記憶されているゲート数情報に基づいてテストパターン数を決定して、ツリー情報記憶部に記憶されている識別情報記憶順により示されるNANDゲートの並び順に従い、テスト回路の複数の端子に対して与える所定の値を定義する第1のテストパターンを、決定したテストパターン数だけ生成し、テストパターンの設計者がLSI内部のNANDゲートの接続を考慮して論理回路からテストパターンを作成しなくても済むようにする。

目的

本発明では上記のような問題点を解消するためになされたもので、テストパターンの設計者が、NANDゲートの段数、LSIにおけるNANDゲートの並び順や端子の配置をLSIの種類ごとに判断することを可能にして、テストパターンの設計者がLSI内部のNANDゲートの接続を考慮して論理回路からテストパターンを作成しなくても済むようにするためのものである。また、NANDツリーテストのテストモードへ移行するために、特別なシーケンスを入力する必要があるLSIについては、テストパターンの設計者が初期化シーケンスのことを考慮してテストパターンを設計しなくても、NANDツリーテストモードへ移行するためのシーケンスを、必要な端子についてのみ初期化パターンとして別に用意して与えてやれば、自動的にこれらのシーケンスをテストパターンに組み込んで、生成したテストパターンを実行するだけで、目的のテストが行なえるようなテストパターンの生成を可能とする。さらに、生成するテストパターンについては、テスト対象故障があった場合でも、故障している信号をテストするステップにおいて、いち早く故障を発見出来るようなテストパターンを生成することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の接続端子を有する集積回路の所定の接続端子に接続される複数の端子を有しNANDゲートを複数縦続接続した集積回路用テスト回路に対して、テストパターンを生成するテストパターン生成装置において、上記テスト回路に用いられるNANDゲートの数を定義するゲート数情報を記憶するとともに、上記テスト回路の複数の端子をそれぞれ識別する識別情報を、上記NANDゲートの並び順を上記識別情報の記憶順により示すように記憶するツリー情報記憶部と、上記ツリー情報記憶部に記憶されているゲート数情報に基づいてテストパターン数を決定して、上記ツリー情報記憶部に記憶されている識別情報の記憶順により示される上記NANDゲートの並び順に従い、上記テスト回路の複数の端子に対して与える所定の値を定義する第1のテストパターンを、上記決定したテストパターン数だけ生成するNANDツリーテスト生成部とを備えたことを特徴とするテストパターン生成装置。

請求項2

上記ツリー情報記憶部は、上記テスト回路の複数の端子とそれぞれ接続される上記集積回路の接続端子を示す接続情報を、上記識別情報に対応させて記憶し、上記NANDツリーテスト生成部は、上記第1のテストパターンに、上記ツリー情報記憶部に記憶されている上記接続情報を含むように生成し、上記テストパターン生成装置は、さらに、上記集積回路の有する複数の接続端子それぞれの端子番号と上記接続情報に対応した端子名とを対応させて記憶する集積回路ライブラリ情報記憶部と、上記第1のテストパターンに含まれている上記接続情報に対応する上記集積回路ライブラリ情報記憶部に記憶されている上記端子名を求め、求めた端子名に対応する端子番号取得して、取得した端子番号を上記第1のテストパターンの接続情報に対して対応付けて第2のテストパターンを生成するテストパターン合成部とを備えたことを特徴とする請求項1記載のテストパターン生成装置。

請求項3

上記テストパターン生成装置は、さらに、上記集積回路の有する複数の接続端子のうち、上記集積回路をテストモードに移行するためのシーケンスに必要となる接続端子について初期化パターンを定義した初期化パターン情報を記憶する初期化パターン記憶部と、上記初期化パターン記憶部に記憶された初期化パターン情報の後ろに上記第2のテストパターンを連結して第3のテストパターンを生成する初期化パターン連結部とを備えたことを特徴とする請求項2記載のテストパターン生成装置。

請求項4

上記集積回路ライブラリ情報記憶部は、さらに、上記集積回路の有する複数の接続端子それぞれについてデフォルト値を記憶し、上記テストパターン生成装置は、さらに、上記第2のテストパターンと上記第3のテストパターンのいずれか一方のテストパターンを入力して、上記テストパターンによって値が定義されていない上記NANDゲートの端子に対して、そのNANDゲートの端子に対応する上記集積回路の接続端子のデフォルト値を上記集積回路ライブラリ情報記憶部より取得してテストパターンに埋め込む処理と、上記入力したテストパターンによってテストの対象とならない上記集積回路の接続端子に対して、上記集積回路接続端子のデフォルト値を上記集積回路ライブラリ情報記憶部より取得して埋め込む処理との少なくともいずれか一方の埋め込み処理を行い、第4のテストパターンを生成するデフォルト値埋め込み部を備えたことを特徴とする請求項3記載のテストパターン生成装置。

請求項5

上記NANDツリーテスト生成部は、上記第1のテストパターンを入力して、上記NANDゲートの並び順に従い、始めに信号“L”を入力しているNANDゲートの次のNANDゲートに信号“L”を入力して、信号“L”の入力を連続して行う第5のテストパターンを生成することを特徴とする請求項1記載のテストパターン生成装置。

請求項6

上記NANDツリーテスト生成部は、上記第5のテストパターンを入力して、上記NANDゲートの並び順に従い、上記信号“L”の入力を連続して行っているNANDゲートの次のNANDゲートから順次“H”と“L”とを入力する第6のテストパターンを生成することを特徴とする請求項5記載のテストパターン生成装置。

請求項7

上記集積回路ライブラリ情報記憶部は、上記端子番号に対応させて信号名を記憶し、上記テストパターン合成部は、上記第1のテストパターンに含まれている上記接続情報に対応する上記集積回路ライブラリ情報記憶部に記憶されている上記端子名を求め、求めた端子名に対応する信号名を取得して、取得した信号名を上記第1のテストパターンの接続情報に対応付けて上記第2のテストパターンを生成することを特徴とする請求項2記載のテストパターン生成装置。

技術分野

0001

本発明は、電子機器テストを行うためのテストパターンを生成することに関するものである。

背景技術

0002

まず、NANDツリーテストとそのテストパターンについて説明する。図11にNANDツリーテストを行うための回路とテストパターンの例を示す。NANDツリーテストは元来LSIのDC特性(Vih/Vil)を測定するためのテスト手法で、テストしたい入力端子よりも後段NANDゲートの入力に“H”を入力する。このことにより、後段のNANDゲートのツリーをインバーター多段接続とすることができる。NANDゲートは入力の1本を残してその他の入力を“H”に固定することにより、残した1本の入力と出力端子の関係はインバーター(NOT回路)と同じ動作になる。また、インバーターの多段接続は、段数奇数のときは1つのインバーター、偶数のときは単なるバッファと同じ動作をする。そうすると、テストしたい入力端子と出力の関係は、一つのインバーター、または、バッファと同じ動作となる。LSIのDC特性の測定では、テストしたい入力端子より入力端子の電圧を変化させ出力の論理観測すると、入力回路が“0”と“1”に判定する電圧を境にして出力が反転する。この電圧を測定することにより、それぞれの入力端子のDC特性を測定する。このテストはLSI実装時のボードテストにも応用でき、それぞれの入力端子の入力変化が出力端子の論理レベルの変化として確認できれば、それぞれの入力端子と観測している出力端子の接続が電気的に確認できたことになる。従って、LSIと実装ボードとの電気的な接続をテストすることができる。

発明が解決しようとする課題

0003

上記の方法は、それぞれ以下に示すような欠点がある。NANDゲートの段数、LSIにおけるNANDゲートの並び順接続端子の配置は、LSIの種類によって異なる。このため、テストパターンの設計者がLSIごとにLSI内部のNANDゲートの接続を考慮して、論理回路からテストパターンを作成して用意する必要があった。LSIによってはNANDツリー回路の出力端子を別の機能の接続端子と共用したり、本来の機能では出力となる信号線であっても、このNANDツリーテストによってボードへの実装のテストを行なうため、その接続端子をあえて双方向端子として、テストの時のみ入力動作をさせることにより、実装ボードへの電気的な接続確認試験を行なえるようにしたものがある。このようなLSIでNANDツリーテストを実施するためには、LSIを必要なテストモードに設定するための初期化パターンを入力する必要がある。さらに、このような種類のLSIにおいては、この初期化パターンを考慮して全体のテストパターンを作成する必要がある。また、LSIの中には複数のNANDツリーを実装したり、NANDツリーを適用していない接続端子を持つものもある。このようなLSIをテストするためには、テスト対象以外のNANDツリーの端子やNANDツリーを適用しない端子に対する信号もテストパターンとして与える必要がある。さらに、テストパターンについて考えれば、入力を“L”にしてその結果をNANDツリーの出力を観測することにより確認しようとした場合においても、ディジタルの論理では値が“H”、“L”の2値しかないために、たとえば、入力が“H”にスタック(固定)されていたとしても、NANDゲートに“H”が入力されるということは、後段の入力を反転して伝えるということなので、後段の段数や入力の状況により、入力“L”と同じ論理レベルを出力する場合がある。これは、故障の状態によっては、さらに後段のNANDゲートの入力の影響を受ける可能性があることを示している。

0004

本発明では上記のような問題点を解消するためになされたもので、テストパターンの設計者が、NANDゲートの段数、LSIにおけるNANDゲートの並び順や端子の配置をLSIの種類ごとに判断することを可能にして、テストパターンの設計者がLSI内部のNANDゲートの接続を考慮して論理回路からテストパターンを作成しなくても済むようにするためのものである。また、NANDツリーテストのテストモードへ移行するために、特別なシーケンスを入力する必要があるLSIについては、テストパターンの設計者が初期化シーケンスのことを考慮してテストパターンを設計しなくても、NANDツリーテストモードへ移行するためのシーケンスを、必要な端子についてのみ初期化パターンとして別に用意して与えてやれば、自動的にこれらのシーケンスをテストパターンに組み込んで、生成したテストパターンを実行するだけで、目的のテストが行なえるようなテストパターンの生成を可能とする。さらに、生成するテストパターンについては、テスト対象に故障があった場合でも、故障している信号をテストするステップにおいて、いち早く故障を発見出来るようなテストパターンを生成することを目的とする。

課題を解決するための手段

0005

この発明に係る複数の接続端子を有する集積回路の所定の接続端子に接続される複数の端子を有しNANDゲートを複数縦続接続した集積回路用テスト回路に対して、テストパターンを生成するテストパターン生成装置において、テストパターン生成装置は、上記テスト回路に用いられるNANDゲートの数を定義するゲート数情報を記憶するとともに、上記テスト回路の複数の端子をそれぞれ識別する識別情報を、上記NANDゲートの並び順を上記識別情報の記憶順により示すように記憶するツリー情報記憶部と、上記ツリー情報記憶部に記憶されているゲート数情報に基づいてテストパターン数を決定して、上記ツリー情報記憶部に記憶されている識別情報の記憶順により示される上記NANDゲートの並び順に従い、上記テスト回路の複数の端子に対して与える所定の値を定義する第1のテストパターンを、上記決定したテストパターン数だけ生成するNANDツリーテスト生成部とを備えたことを特徴とする。

0006

また、この発明に係るテストパターン生成装置は、上記ツリー情報記憶部が、上記テスト回路の複数の端子とそれぞれ接続される上記集積回路の接続端子を示す接続情報を、上記識別情報に対応させて記憶し、上記NANDツリーテスト生成部が、上記第1のテストパターンに、上記ツリー情報記憶部に記憶されている上記接続情報を含むように生成し、上記テストパターン生成装置が、さらに、上記集積回路の有する複数の接続端子それぞれの端子番号と上記接続情報に対応した端子名とを対応させて記憶する集積回路ライブラリ情報記憶部と、上記第1のテストパターンに含まれている上記接続情報に対応する上記集積回路ライブラリ情報記憶部に記憶されている上記端子名を求め、求めた端子名に対応する端子番号取得して、取得した端子番号を上記第1のテストパターンの接続情報に対して対応付けて第2のテストパターンを生成するテストパターン合成部とを備えたことを特徴とする。

0007

また、この発明に係るテストパターン生成装置は、上記テストパターン生成装置が、さらに、上記集積回路の有する複数の接続端子のうち、上記集積回路をテストモードに移行するためのシーケンスに必要となる接続端子について初期化パターンを定義した初期化パターン情報を記憶する初期化パターン記憶部と、上記初期化パターン記憶部に記憶された初期化パターン情報の後ろに上記第2のテストパターンを連結して第3のテストパターンを生成する初期化パターン連結部とを備えたことを特徴とする。

0008

また、この発明に係るテストパターン生成装置は、上記集積回路ライブラリ情報記憶部が、さらに、上記集積回路の有する複数の接続端子それぞれについてデフォルト値を記憶し、上記テストパターン生成装置が、さらに、上記第2のテストパターンと上記第3のテストパターンのいずれか一方のテストパターンを入力して、上記テストパターンによって値が定義されていない上記NANDゲートの端子に対して、そのNANDゲートの端子に対応する上記集積回路の接続端子のデフォルト値を上記集積回路ライブラリ情報記憶部より取得してテストパターンに埋め込む処理と、上記入力したテストパターンによってテストの対象とならない上記集積回路の接続端子に対して、上記集積回路接続端子のデフォルト値を上記集積回路ライブラリ情報記憶部より取得して埋め込む処理との少なくともいずれか一方の埋め込み処理を行い、第4のテストパターンを生成するデフォルト値埋め込み部を備えたことを特徴とする。

0009

また、この発明に係るテストパターン生成装置は、上記NANDツリーテスト生成部が、上記第1のテストパターンを入力して、上記NANDゲートの並び順に従い、始めに信号“L”を入力しているNANDゲートの次のNANDゲートに信号“L”を入力して、信号“L”の入力を連続して行う第5のテストパターンを生成することを特徴とする。

0010

また、この発明に係るテストパターン生成装置は、上記NANDツリーテスト生成部が、上記第5のテストパターンを入力して、上記NANDゲートの並び順に従い、上記信号“L”の入力を連続して行っているNANDゲートの次のNANDゲートから順次“H”と“L”とを入力する第6のテストパターンを生成することを特徴とする。

0011

また、この発明に係るテストパターン生成装置は、上記集積回路ライブラリ情報記憶部は、上記端子番号に対応させて信号名を記憶し、上記テストパターン合成部が、上記第1のテストパターンに含まれている上記接続情報に対応する上記集積回路ライブラリ情報記憶部に記憶されている上記端子名を求め、求めた端子名に対応する信号名を取得して、取得した信号名を上記第1のテストパターンの接続情報に対応付けて上記第2のテストパターンを生成することを特徴とする。

発明を実施するための最良の形態

0012

この発明のテストパターン生成装置の一実施の形態を説明する前に、NANDツリーとNANDツリーを内蔵した集積回路(以下、“LSI”を集積回路の一例として説明を行なう)との関係を図1を用いて説明する。図1において、110は、LSI、101は、LSI110に内蔵されたNANDツリー回路であり、NANDツリー回路101は複数のNANDゲート17,16,15とにより構成されている。111は、LSI110に内蔵されたユーザロジックである。100は、LSI110の有する接続端子の端子番号である。102は、端子番号100に対応する端子名である。103は、NANDツリー回路101を構成する各NANDゲートの入力端子、或いは、出力端子の信号名である。

0013

上記した目的を解決するために、本発明では図2(A)に示すように、NANDツリー情報を記憶するツリー情報記憶部20と、LSIライブラリ情報(集積回路ライブラリ情報)を記憶するLSI(集積回路)ライブラリ情報記憶部22とを備える。ツリー情報記憶部20には、NANDツリーの段数と、信号名103の定義順によって示されるNANDゲートの並び順と、各NANDゲートの入力端子或いは出力端子と接続されるLSIの接続端子との対応を示す情報とが少なくとも記録されている。図2(B)にツリー情報記憶部20に記憶されている内容の一例を示す。図2(B)において、20aは、NANDツリーの段数を示す情報である。20bは、NANDツリーを構成するNANDゲートの入力端子或いは出力端子の接続端子の信号名(信号名103)であり、信号名20bの定義順によってNANDゲートの並び順を示している。20cは、LSIの接続端子の端子名(端子名102)であり、信号名20bと「=」によって結ばれることにより、NANDゲートの入力端子或いは出力端子と接続されるLSIの接続端子との対応を示している。

0014

一方、LSIライブラリ情報記憶部22には、LSIの有する接続端子の端子番号と、端子番号に対応する端子名と、LSIの動作に影響を与えないような接続端子に与えるデフォルト値とが少なくとも記録されている。図2(C)にLSIライブラリ情報記憶部22に記憶されている内容の一例を示す。図2(C)において、22aは、LSIの接続端子の端子番号(端子番号100)であり、22bは、LSIの端子番号100に対応する端子名(端子名102)であり、22cは、接続端子に与えるデフォルト値である。端子番号22aと端子名22bとを「=」で結ぶことにより、LSIの端子番号に対応する端子名を示す。

0015

また、NANDツリーテストのテストモードに移行するために特別なシーケンスを必要とするLSIにおいては、これらツリー情報記憶部20とLSIライブラリ情報記憶部22とは別に、テストモードに移行するためのシーケンスを記憶した初期化パターン記憶部を使用する。この初期化パターン記憶部には、NANDツリーテストモードへの移行に必要な端子だけのパターンが設定されている。

0016

さらに、テストパターンを生成する手段として、NANDツリーテスト生成手段(NANDツリーテスト生成部)と、テストパターン合成手段(テストパターン合成部)と、初期化パターン連結手段(初期化パターン連結部)と、デフォルト値埋め込み手段(デフォルト値埋め込み部)とを用いる。図3にテストパターン生成装置の備える手段と、各手段が用いる情報と、各手段による処理の流れを示す。図3に従い、それぞれの手段の動作を簡単に説明する。上記NANDツリーテスト生成手段30は、ツリー情報記憶部20に記憶されたNANDツリー情報を使ってNANDツリーテストのテストパターンを生成する。上記テストパターン合成手段31は、NANDツリーテスト生成手段30によって生成されたテストパターンを、LSIライブラリ情報記憶部22に記憶された端子名22bから端子番号22aを取得し、LSIの接続端子とNANDゲートの入力端子或いは出力端子との対応付けを行う。初期化パターン連結手段32は、初期化パターン記憶部24に記憶されたNANDツリーテストモードへ移行するための初期化シーケンスを、テストパターン合成手段31によって生成されたテストパターン、或いは、デフォルト値埋め込み手段33により生成されたテストパターンと連結する。デフォルト値埋め込み手段33は、テストパターン合成手段31により生成されたテストパターンには、本NANDツリーテストの対象でないLSIの接続端子については値が未定義となっているため、LSIライブラリ情報記憶部22に記憶されている接続端子のデフォルト値を埋め込むことにより、目的のLSIのテストパターンを合成する。本NANDツリーテストの対象でないLSIの接続端子が存在しない場合には、左記のデフォルト値を埋め込む処理はスキップする。また、初期化パターン連結手段32により連結が行われた後のテストパターンに対して値が未定義となっている接続端子について、LSIライブラリ情報記憶部22に記憶されているLSIの接続端子に対するデフォルト値を埋め込む。

0017

なお、前記説明で使用した、NANDツリー情報、LSIライブラリ情報、初期化パターン情報の中に含まれる個々の情報は、システムの実装により、それぞれ分割したり一つにして記録することが出来る。

0018

実施の形態1.この実施の形態1では、NANDツリーテスト生成手段30とテストパターン合成手段31について、その動作を具体的に説明する。図3に示すように、NANDツリーテスト生成手段30は、ツリー情報記憶部20に記憶されたNANDツリー情報をもとに、基本となるNANDツリーテストのテストパターンを生成する。基本となるテストパターンは、入力の数と同数のステップ+1からなる。これは冗長なステップを挿入しない場合のステップ数である。図4にテストパターンの一例を示す。図4は、横軸にテストパターンのstepを表し、縦軸にNANDゲートの入力端子であるI0からI7と出力端子であるO0を表す。図4において、10〜17はNANDツリーを構成するNANDゲートである。NANDゲート10の出力であるO0がNANDツリーの出力で、NANDゲート10〜17の入力はI0〜I7であり、LSIの接続端子と接続され、所定の値が入力される。NANDゲート17のI7のもう片方の入力は常に“1”が入力されている。したがって、NANDゲート17はインバーターと同じ動作となっている。また、実際のLSIでは、実際に必要なLSIの回路の動作に使われる接続端子とI0〜I7とが接続される。図4は、それらのLSIの接続端子と並列に接続されているNANDツリーテストの回路のみを取り出して書いたものである。このように接続してあっても、本来の回路に対する影響はない。図4では、入力端子の数はI0〜I7まで8個あるので、ステップ数は8+1で9ステップとなる。各テストステップは、まず、出力に最も近いNANDゲートの入力(I0)だけに“L”を入力し、次のステップでは、次に出力に近いNANDゲートの入力(I1)にのみ“L”を入力する。このように“L”を入力する場所を順に後段のNANDゲートにずらして行き、step8で最も遠いNANDゲート(I7)に“L”を入力する。そして、すべての入力に“H”を入力するステップ(step9)を生成して終了する。一方、NANDツリーの出力(O0)の期待値は、上記の順序で最初が“U”(“1”の出力を期待)、その次が“D”(“0”の出力を期待)で、続けて“U”、“D”、“U”、“D”…と順次“U”、“D”が交互の期待値となる。これらのステップは各ステップで独立しているので、順番は入れ替わってもかまわない。

0019

次に、図4に示したテストパターンのテストの方法について説明する。図4に掲げる表は上記したように、本NANDツリーテストのテストパターンを入力端子へ与える信号と、出力端子の期待値を回路の真理値表として表したものである。この例では1〜9の9ステップからなっており、縦にそのステップの各入力端子I0〜I7への入力信号の論理レベルと、出力端子O0からの期待値が示されている。入力端子への論理レベルは“H”が“1”の信号を与えることを示し、“L”が“0”の信号を与えることを示す。また、出力端子からの期待値は、“U”が“1”の信号の出力を示し、“D”が“0”の信号の出力を示している。図4のNANDツリーの例ではI0〜I7の8入力からなっているので、テストパターンは上記したように9ステップからなっている。しかし、入力信号の数の増減に応じてテストステップの数も増減する。また、各ステップは独立しており、各ステップのテストパターンを与える順序はテストの結果には影響しない。

0020

図4に示したテストパターンの各ステップの動作について説明する。ステップ1のときはI0に“L”すなわち“0”レベルを入力する。するとNANDゲート10はもう一方の入力に関わらずO0に“U”すなわち“1”レベルを出力する。これはNANDゲートの論理は入力が一つでも“0”レベルであれば“1”レベルを出力する論理ゲートだからである。ステップ2のときは、I1には“L”すなわち“0”レベルを入力する。ステップ1で“L”を入力していたI0には“H”すなわち“1”レベルを入力する。するとNANDゲート10の一方の入力I0が“H”すなわち“1”レベルとなるので、NANDゲート10はもう一方の入力、すなわちNANDゲート11の出力を入力として、この入力信号の論理を反転した信号を出力とする。このNANDゲート10の入力は、NANDゲート11の出力であり、NANDゲート11の状態は、ステップ1のNANDゲート10の状態と同じく、入力信号I1に“L”すなわち“0”レベルが入力されている。このため、NANDゲート10はもう一方の入力の値に関わらず、“U”すなわち“1”を出力する。よって、この信号はNANDゲート10で反転され、最終的なNANDツリー回路の出力O0は“D”すなわち“0”となる。ステップ1、ステップ2の結果から、入力信号I0が“L”すなわち“0”から“H”すなわち“1”へ変化したときに、出力信号O0が“U”すなわち“1”から“D”すなわち“0”へ変化したということによって、入力信号I0の変化が出力信号O0に伝わったということがいえる。すなわち、入力信号I0がLSIに電気的に接続されていることが確認できたことになる。一方、入力信号I1は、このステップ2でI1に“L”すなわち“0”が入力できるたことが確認された。よって、順次この過程を続けていけば、すべての入力端子に対して、“H”すなわち“1”と、“L”すなわち“0”を入力することができ、また、その結果はNANDツリーの出力O0に反映されるので、すべてのステップのテストパターンを与えた結果、期待値と一致することが確認できれば、結果的にNANDツリーの入力端子からの信号がすべて正しく、LSI内部の回路に接続されていることが確認できる。また、最後のステップ(step9)では、すべての入力に“H”すなわち“1”を入力するパターンを加えることで、NANDゲート17の入力信号I7が“H”すなわち“1”レベルのときの出力信号を出力O0に伝えることを確認する。これによって、すべての入力I0〜I7の“H”すなわち“1”と、“L”すなわち“0”の場合の確認が完了したことになる。

0021

次に、図4に示したようなテストパターンを生成するためのNANDツリーテスト生成手段30による生成手順を示す。必要とする情報は、NANDツリーの段数、NANDゲートの並び順と、NANDゲートの入力端子、或いは、出力端子に対応する信号名である。NANDツリーの段数、NANDゲートの並び順、NANDゲートの入力端子、或いは、出力端子に対応する信号名は、ツリー情報記憶部20に記憶されているので、NANDツリーテスト生成手段30は、ツリー情報記憶部20より必要な情報を取得する。NANDツリーの段数は直接指示しなくても、必要とする情報の入力信号の数を数えることにより、自動的に求めることもできる。NANDツリーテストのテストパターンのステップ数は、NANDツリーの段数から決定する。図4の例では、NANDツリーの段数は8であるから、必要なステップ数は9ステップすなわち、NANDツリーのNANDゲートの段数+1ステップが必要となるステップ数である。各ステップのテストパターンは、一つの入力信号に着目して、その信号に“L”すなわち“0”レベルを加えて、それ以外の入力信号はすべて“H”すなわち“1”レベルを加えたパターンと、すべての入力信号に対して“H”すなわち“1”レベルの入力を加えたパターンとからなる。また、出力の期待値O0は、それぞれのテストパターンの入力からNANDツリーの論理回路を論理シミュレーションして求める。或いは、図4のように出力に一番近いNANDゲートの入力から順々に“L”すなわち“0”レベルの信号をずらして行くように並べたテストパターンでは、NANDツリー回路の出力の期待値O0は、“U”すなわち“1”レベルの出力から始まる、“U”すなわち“1”レベルの期待値、“D”すなわち“0”レベルの期待値を交互に繰り返すパターンとなるので、順次期待値として“U”すなわち“1”レベルと“D”すなわち“0”レベルの期待値を交互に並べることによりテストパターンの期待値を得ることができる。

0022

NANDツリーテスト生成手段30により生成されたテストパターンは、まだLSI(デバイス)の接続端子との対応が取られていない。このため、実際にテストパターンとしてLSI(デバイス)に与えることが出来ない。そこで、テストパターン合成手段31によってLSIライブラリ情報記憶部22に記憶されたLSIライブラリ情報を入力して、入力端子及び出力端子に対応する信号名を元に、入力端子及び出力端子とLSI(デバイス)の接続端子(端子番号)とを対応付け、対象とするLSI(デバイス)に対するNANDツリーテストのテストパターンを生成する。

0023

テストパターン合成手段31は、LSIライブラリ情報を使うことにより、NANDツリーテスト生成手段30により生成された基本となるテストパターンからLSIの接続端子とNANDツリーの入力端子或いは出力端子とを対応付けしたテストパターンを生成するするための手段である。NANDツリーテスト生成手段30により生成されたテストパターンは、LSIに内蔵されたNANDツリー回路に対してテストステップを与えるための情報となっている。したがって、これらの情報とLSIの端子名或いは、端子番号を対応付けてLSIへ与えるテストパターンとする。図2(B),(C)から分かるように、図2(B)の端子名20cと図2(C)のLSIの端子番号に対応する端子名22bとを比較して、一致する端子名からNANDゲートの入力端子或いは出力端子の信号名20bと、LSIの端子番号22aとを対応づける。例えば、端子名「IN_00」は入力端子I0と端子番号「5」とを対応付ける。このように、テストパターン合成手段31は、LSIの端子番号とNANDゲートの入力端子或いは出力端子との対応付けを行ったテストパターンを生成する。

0024

テストパターン合成手段31により生成されたテストパターンは、テストの対象とならないLSIの接続端子に対しては、何ら値の設定を行っていない。このため、デフォルト値埋め込み手段33によって、テストパターン合成手段31により生成されたテストパターンを入力して、テストの対象とならないLSIの接続端子に対してデフォルト値の埋め込みを行う。埋め込むデフォルト値は、LSIライブラリ情報記憶部22に記憶されているデフォルト値22cを用いる。LSIライブラリ情報によって与えられるデフォルト値でパディングすることにより、LSI全体のテストパターンを生成する。図5にデフォルト値を埋め込んだテストパターンの一例を示す。図5において、42は、テストパターン合成手段31により生成されたテストパターン、40は、テストの対象としない端子N0,N1,N2に対してデフォルト値“X”(不定)を埋め込んだテストパターンである。

0025

以上のように、この実施の形態1では、2入力NANDゲートを縦続接続した回路であって、NANDゲート入力側終端の片方の入力には“1”を入力として、終端のもう片方の入力と中間のNANDゲートの入力はLSIの接続端子に接続して、その結果を観測出来るようにNANDゲートの出力側の終端もLSIの接続端子に接続したようなテスト回路を内蔵したLSIにおいて、この回路に与えるテスト用の信号であるテストパターンを、LSIに内蔵されているNANDゲートの数と、NANDゲートの入力端子或いは出力端子の信号名の定義順によって示されるのNANDゲートの並び順と、NANDゲートの入力端子或いは出力端子と対応するLSIの端子番号とを用いて、NANDツリーテスト生成手段及びテストパターン合成手段によってテストパターンを自動的に生成することを特徴としたテストパターンの生成装置の一例を説明した。また、テストに使用しないLSIの接続端子に対しては、デフォルト値を埋め込むデフォルト値埋め込み手段を備えたテストパターン生成装置の一例を説明した。

0026

実施の形態2.実施の形態2では、本発明の初期化パターン連結手段32の実施例について図面を用いて詳細に説明する。NANDツリーテストの回路を内蔵したLSI(デバイス)の中には、NANDツリーの出力端子を他の機能、例えば、ユーザロジックの出力端子と共用している場合がある。このような場合は、ユーザロジックの出力端子をテストモード時にNANDツリー回路に切り換えることで対応する。実施の形態1で生成したテストパターンは、LSI(デバイス)の入力用の接続端子に対してテストを実施するテストパターンを生成した。また、NANDツリーの出力端子をユーザロジックの出力端子と共用することが出来ない。そこで、このようなNANDツリーの出力端子をユーザロジックの出力端子と共用する場合は、ユーザロジックの出力端子をNANDツリーでテストするため、テストモードを用意して、ユーザロジックの出力端子をテストモード時にNANDツリー回路に切り換える。テストに先立ってLSI(デバイス)にテストモードに移行するための特定のパターン(シーケンス)を与えて初期化を行ってから、LSI(デバイス)をNANDツリーテストの実行モードに設定する。NANDツリーの出力端子は、あらかじめ双方向モードで製造しておき入力モードに切り替える。このような初期化によりテストモードに切り替える必要があるLSI(デバイス)では、NANDツリーのテストを行なう前に、初期化パターンを加えたテストパターンを生成する必要がある。

0027

初期化パターンを加えたテストパターンを生成するため、初期化パターン連結手段32は、初期化パターン記憶部24に記憶されている初期化パターン情報の後ろに、実施の形態1で説明したテストパターン合成手段31により生成されたテストパターンを連結する。図6に初期化パターン情報を連結したテストパターンの一例を示す。図6に図示した例は、テストに使用しない端子が存在しないものとして、デフォルト値の埋め込みを行っていない図4のテストパターンに初期化パターン情報を連結し、連結したテストパターンに対してデフォルト値埋め込み手段33によってデフォルト値の埋め込みを行った例を示す図である。図6において、43は初期化パターン情報であり、42はテストパターン合成手段31により生成されたテストパターンである。40及び41は、デフォルト値埋め込み手段33により埋め込まれたデフォルト値であるが、詳細は後で説明する。初期化パターン連結手段32は、初期化パターン情報43を連結することにより、NANDツリーの出力端子をユーザロジックの出力端子と共用するためのテストパターンを生成する。このとき、与える初期化パターン情報は初期化の必要な端子(図6の例では、P1,P0)だけに対して与える。初期化の最中はNANDツリーのテストパターンは定義されていないので、定義されいていないNANDツリーの入力端子I0からI7のパターンは、デフォルト値埋め込み手段33によって、LSIライブラリ情報記憶部22に記憶されているLSIライブラリ情報を使用してデフォルト値で埋めて、全体のテストパターンを生成する。出力端子O0にもLSIライブラリ情報を使用してデフォルト値を埋める。図6の41の部分はこのデフォルト値であり、この定義されいていないNANDツリーの入力端子と出力端子に対してLSIライブラリ情報のデフォルト値を埋め込んだ例を示している。逆に、初期化の必要な入力端子のパターンが定義されていない場合は、こちらもデフォルト値埋め込み手段33によってLSIライブラリ情報記憶部22に記憶さえれているLSIライブラリ情報を使用して、デフォルトの値で埋めることにより、全体のテストパターンを生成する。図6の41bの部分はこのデフォルト値である。NANDツリーの入力端子のデフォルト値の“X”すなわち「不定」は、テスター器機(テスター)にて、”H”すなわち”1”、または”L”すなわち”0”のいずれかを出力する。

0028

以上のように、この実施の形態2では、テストパターン合成手段31によって生成されたテストパターンを用いたテストを行なう前に、特定の初期化パターンを入力する。そして、このテスト回路が有効になるようなLSIのテストをするために、初期化パターン連結手段32は、別途作成した初期化パターン記憶部24に記憶されている初期化の必要な信号線だけからなる初期化パターン情報を用いて、初期化パターン情報の後に実行すべき本来のテストパターンの信号線だけからなるテストパターン(テストパターン合成手段31により生成されたテストパターン)を連結する。さらに、初期化パターン情報とテストパターン合成手段31により生成されたテストパターンとのいずれか一方にのみ使われているため、値が未定義となる信号線について(図6のデフォルト値41,41bの部分)、デフォルト値埋め込み手段33により、あらかじめ定義しておいたデフォルト値を埋めて、初期化パターンを含んだ完全なテストパターンを生成することを特徴としたテストパターンの生成装置の一例を説明した。

0029

また、上記実施の形態1では、値の未定義である入力端子は存在しないものとして、テストパターン合成手段31によりテストパターンを生成した後に、初期化パターンを連結してからデフォルト値埋め込み手段33により初期化パターン情報とテストパターン合成手段31により生成されたテストパターンとのいずれか一方にのみ使われているため、値が未定義となる信号線についてデフォルト値を埋め込む処理を行っていた。NANDツリーに関係しない接続端子があるため、値の未定義である入力端子が存在する場合については、実施の形態3で詳しく説明を行う。

0030

実施の形態3.この実施の形態3では、NANDツリーが複数組み込まれていたり、NANDツリーに関係しない接続端子があるLSI(デバイス)では、接続端子に対応する値をテストパターンに組み込む必要がある場合がある。このようなLSI(デバイス)に対しては、デフォルト値埋め込み手段33によって、LSIライブラリ情報記憶部22に記憶されているLSIライブラリ情報を使用して、デフォルト値を埋め込む。

0031

LSIライブラリ情報記憶部22には、図2(C)のように、LSI(デバイス)全体の端子名(或いは、信号名)、端子番号、デフォルト値の情報が記述されている。デフォルト値埋め込み手段33は、このLSIライブラリ情報記憶部22に記憶されている端子名のなかで、テストパターンの信号名にない接続端子を取得する。テストパターンの信号名は図4のI0,I1…であるが、図2(B)に示したNANDゲートの入力端子或いは出力端子の信号名20bと対応する端子名20cを取得して、取得した端子名20cを元に図2(C)に示したLSIの接続端子の端子名22bとを照合することにより、テストパターンにない接続端子を取得する。図7は、初期化パターン連結手段32により、生成されたテストパターン(図6に示したテストパターン)に、デフォルト値埋め込み手段33によってデフォルト値の埋め込みを行ったテストパターンの例を示している。図7では、信号(N2,N1,N0)がテストパターンにない接続信号の信号名であり、信号(N2,N1,N0)に関しては、LSIライブラリ情報記憶部22に記憶されているデフォルト値を補って(図7のデフォルト値44)、LSI(デバイス)全体としてのテストパターンを生成する。

0032

以上のように、この実施の形態3では、テストに使用しないために未定義となっているLSIの接続端子について、デフォルト値埋め込み手段により、あらかじめ定義しておいたデフォルト値を補うことにより、LSI全体に対するテストパターンを生成することを特徴とするテストパターンの生成装置の一例を説明した。

0033

尚、上記説明では、初期化パターン連結手段32及びデフォルト値埋め込み手段33とによって生成されたテストパターンを入力して、デフォルト値埋め込み手段33によって、さらに、テストに使用しないために未定義となっているLSIの接続端子について、デフォルト値埋め込みを行った。しかし、テストに使用しないために未定義となっているLSIの接続端子については、テストパターン合成手段31によって生成された図4のテストパターンを入力してデフォルト値埋め込み手段33によってデフォルト値を埋め込んで、その後、初期化パターン連結手段32によって初期化パターンを追加するように連結してもかまわない。

0034

実施の形態4.図4に示したテストパターンでは、“L”を入力した入力端子が“H”にスタック(固定)するような故障の場合の期待値が、その入力より後段のNANDゲートの入力に依存してしまうという問題点がある。このため、“L”を入力した入力端子が“H”にスタックしていた場合にも、故障を発見出来るようにするために、“L”を入力した入力端子の1つ後段となるNANDゲートの入力にも“L”を入力するように入力信号を切り替える。こうすることにより、始めに“L”を入力した入力端子が“H”にスタック(固定)するような故障があったとしても、1段後ろのNANDゲートからの出力によって、正常時とは異なった期待値を出力するようになり、故障を発見することが出来るようになる。この実施の形態4では、上記した故障を発見するテストパターンを生成するNANDツリーテスト生成手段について説明する。

0035

図4に示すテストパターンでは、NANDツリーの入力信号に“L”すなわち“0”を入力するのは、それぞれのステップで1信号のみ(または、全部“H”)であった。このような、テストパターンでは“L”すなわち“0”レベルを入力している信号に故障があり、常に“H”すなわち“1”レベルとなる場合を想定する。“H”すなわち“1”レベルが入力されると、出力の値は、前段のNANDゲートの出力に依存する。図4のパターンでは“L”すなわち“0”レベルを入力したNANDゲートより前段のNANDゲートの入力にはすべて“H”すなわち“1”レベルが入力されている(図4のstep3の例では、I2に“L”を入力して、前段のNANDゲートI0とI1の入力には“H”が入力されている)。このため、前段からのNANDゲートの入力はそれ以降のNANDゲートの段数によって決まる。したがって、段数が奇数か偶数かによっては必ずしもこのステップで入力が“H”すなわち“1”レベルとなっている故障を発見できるとは限らない。そこで、図8に示すように、本来の“L”すなわち“0”レベルを入力していた入力信号の一つ後段にあるNANDゲートの入力を“L”すなわち“0”レベルに設定する(図8のstep3の例ではI2の一つ後段にあるNANDゲートの入力I3に“L”を入力している)。このことにより、より確実に“H”すなわち“1”レベルとなっている故障を発見することが出来るようになる。これは、入力信号が“L”すなわち“0”レベルのときにはNANDゲートの出力は後段のNANDゲートに影響されず、“U”すなわち“1”となるからである。また、この出力は、本来“L”すなわち“0”レベルであるところの入力が“H”すなわち“1”となっていることから、前段の出力が反転して伝播されて、必ず本来の期待値とは反対の論理として出力されることを利用している。

0036

以上のように、この実施の形態4では、NANDツリーテスト生成手段は、NANDゲートのチェーンのうち出力側から数えて最初に“L”を入力しているピンが、“H”にスタック(固定)した故障のときも故障を見つけることが出来るように、チェーンの中で次に遠い入力に“L”を入力することを特徴とするテストパターンの生成装置の一例を説明した。

0037

実施の形態5.上記実施の形態4で生成したテストパターンでは、“L”を入力した入力端子の1つ後段となるNANDゲートの入力にも“L”を入力したが、この入力端子も“H”にスタック(固定)するような故障が起きている場合がある。この場合にも、やはり後段からの信号により、期待値が異なるような出力が得られるように、さらに後段の入力を順次“H”、“L”、“H”、“L”…という入力を与えることにより、入力が“H”となるスタック故障があっても、異なる期待値が出力されるて故障を発見出来るテストパターンを生成するNANDツリーテスト生成手段について説明する。この実施の形態5では、図8に示すように本来の“L”すなわち“0”レベルを入力していた入力信号の一つ後段にあるNANDゲートの入力を“L”すなわち“0”レベルに設定しても “L”すなわち“0”レベルであるところが、“H”すなわち“1”レベルになってしまう故障が発生した場合を考える。この場合は、NANDツリーテスト生成手段30は、さらに後2段のNANDゲートの入力を“H”、“L”すなわち“1”レベル、“0”レベルとなるパターンを入力しておく。図9に、さらに後2段のNANDゲートの入力を“H”、“L”すなわち“1”レベル、“0”レベルとなるパターンを入力した例を示す。図9のstep3を例にすると、“L”を入力したI2とI3の後段のI4からI7に“H”,“L”を順に入力している。こうすることにより、I2の“L”すなわち“0”レベルの入力となる信号が“H”すなわち“1”レベルとなるような故障となっても、後段のNANDゲートの“H”、“L”すなわち“1”レベル、“0”レベルの入力による信号が伝播されて、図4のパターンで“L”すなわち“0”レベルとなっていたテストパターンの期待値とは反対の値が出力され故障をこのステップで発見することができる。

0038

このように、本来“L”すなわち“0”レベルの信号が“H”すなわち“1”レベルになる故障となったときでも、図4のパターンで“L”すなわち“0”レベルとなっていた信号の故障を発見出来るようにするためには、図9に示すように、図4のパターンで“L”すなわち“0”レベルの信号の一つ後段の入力は“L”すなわち“0”レベル、それ以降の入力に対しては、順番に“H”、“L”すなわち“1”レベル、“0”レベルとなるパターンを設定しておくと最も効果的となる。

0039

以上のように、この実施の形態5では、実施の形態4で”L”にした入力のさらに出力ピンから通り入力の近い方から順に“HL”のパターンをチェーンの終わりまで繰り返すことを特徴としたNANDツリーテスト生成手段を備えたテストパターン生成装置の一例を説明した。

0040

実施の形態6.この実施の形態6では、テストを行なう機器(テスター)によっては、テストパターンは端子番号ではなく、LSI(デバイス)の信号名で与える必要のあるものがある。このような、機器に対してはLSIライブラリ情報記憶部22には、図2(C)の端子名22bに対応させて信号名22dを記憶させておく。図10に信号名22dを端子名22bに対応させて記憶した例を示す。そして、端子名22bをもとに信号名22dの情報を取得して、信号名に対するそれぞれのステップにおけるテストパターンとして、テストパターンを生成することにより対応することができる。

0041

以上のように、この実施の形態6では、テストパターンを生成するときに、LSIの端子名と信号名との対応を示したLSIライブラリ情報記憶部を使用することによって、テストパターンの生成は端子名で行い、テストパターンは信号名で行なうことを特徴とするテストパターンの生成装置の一例を説明した。

発明の効果

0042

以上のように、この発明のテストパターン生成装置は、NANDツリーテスト生成部と、テストパターン合成部とを備えることによって、論理回路の知識や、NANDツリーの原理を理解していなくても必要なNANDツリーのテストパターンを生成することができる効果がある。

0043

また、初期化パターンが必要なLSI(デバイス)においては、NANDツリーのテストパターン生成と初期化パターンの必要な部分に対する初期化パターンの生成とを別々に行うことで、デバイス全体に対するNANDツリーのテストパターンを生成することができる。これは、NANDツリーの回路が複数入っているデバイスでは、初期化パターンを流用することができるので、設計者が初期化テストパターンを記述する手間を省くことができる効果がある。

0044

また、NANDツリーのテスト対象外のピンに対しても、集積回路ライブラリ情報記憶部からの情報で自動的にデフォルト値を埋めるので、この点についても設計者の手間を省くことができる効果がある。

0045

また、テストパターンは、故障した時を考慮して、さらに後段のパターンを決めているため、確実に回路の故障を発見することができる効果がある。

0046

さらに、テスター機器(テスター)に対しては、LSI(デバイス)の信号名、端子番号のどちらの仕様であってもテストパターンを生成することができる効果がある。

図面の簡単な説明

0047

図1この発明のテストパターン生成装置におけるNANDツリーとNANDツリーを内蔵したLSIとの関係を示す図。
図2この発明のテストパターン生成装置におけるツリー情報記憶部とLSIライブラリ情報記憶部とを説明する図。
図3この発明のテストパターン生成装置の備える手段を説明する図。
図4実施の形態1のNANDツリーテストの回路とテストパターンの例を示す図。
図5実施の形態1のNANDツリー未使用ピンを含んだテストパターンの例を示す図。
図6実施の形態2の初期化パターンのあるテストパターンの例を示す図。
図7実施の形態3の初期化パターンとNANDツリー未使用ピンを含んだテストパターンの例を示す図。
図8実施の形態4のNANDツリーテストの回路とテストパターンの例を示す図。
図9実施の形態5のNANDツリーテストの回路とテストパターンの例を示す図。
図10実施の形態6のテストパターン生成装置におけるツリー情報記憶部とLSIライブラリ情報記憶部とを説明する図。
図11従来のテストパターン生成装置により生成されたNANDツリーテストの回路とテストパターンの例を示す図。

--

0048

10〜17NANDゲート、20ツリー情報記憶部、20aNANDツリーの段数を示す情報、20b NANDゲートの入力端子或いは出力端子の信号名、20c端子名、22 LSIライブラリ情報記憶部、22a端子番号、22b 端子名、22cデフォルト値、22d 信号名、24初期化パターン記憶部、30 NANDツリーテスト生成手段、31テストパターン合成手段、32 初期化パターン連結手段、33 デフォルト値埋め込み手段、40デフォルト値を埋め込んだテストパターン、41,41b デフォルト値、42 テストパターン合成手段により生成されたテストパターン、43 初期化パターン情報、44 デフォルト値、100 端子番号、101 NANDツリー回路、102 端子名、110 LSI、111ユーザロジック。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

  • アズビル株式会社の「 診断装置、二重化システム及び診断方法」が 公開されました。( 2020/10/29)

    【課題】フラッシュメモリの寿命となる時期が想定よりも早いか否かを診断する。【解決手段】 診断装置10は、フラッシュメモリ22における後天性不良ブロック数を取得する取得部32と、取得部32で取得された... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ