図面 (/)

技術 伝送装置及び伝送方法

出願人 パナソニック株式会社
発明者 中村清治足立達也岩田和也笠原哲志
出願日 2001年5月30日 (19年6ヶ月経過) 出願番号 2001-162876
公開日 2002年12月6日 (18年0ヶ月経過) 公開番号 2002-351813
状態 特許登録済
技術分野 バス制御 通信制御
主要キーワード 通常マスタ デジタル映像信号処理装置 割り込み処理要求 切り換え中 シリアルアウト 専用ライン スリーステート 割り込みライン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年12月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

本発明は、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)小型で安価な伝送装置及び伝送方法を提供する。

解決手段

本発明の第1の伝送装置は、割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第2の伝送装置と第1の伝送装置との間でデータ信号を伝送し及び記第2の伝送装置から第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、第2の伝送装置からデータラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有する。

概要

背景

今日、コンピュータデジタル映像信号処理装置デジタル音声信号処理装置等の多くの種類のデジタル信号処理装置が実用化されている。更に、これらを使用するユーザが、それぞれのデジタル信号処理装置に対して多様な要求を持つようになってきた。ユーザの多様化した好みに対応できるデジタル信号処理装置を実現する方法のひとつとして、デジタル信号処理装置に装着可能な種々のオプション装置を揃える方法がある。ユーザは種々のオプション装置の中から選択したオプション装置をデジタル信号処理装置に装着することにより、ユーザの好みに応じた機能を有するデジタル信号処理装置を実現出来る。

種々のオプション装置を実現する上で、デジタル信号処理装置とオプション装置との間の信号伝送標準化が必要になる。標準化された信号伝送プロトコルは、それぞれのオプション装置において必要な種々の信号を伝送出来るプロトコルでなければならない。多くの場合、デジタル信号処理装置とオプション装置との間の信号伝送プロトコルはマスタースレーブ方式である。マスター/スレーブ方式のシステムにおいては、一般にデジタル信号処理装置がマスターであり、オプション装置がスレーブである。マスター/スレーブ方式の通信においては、通常マスターであるデジタル信号処理装置が、どのような信号をデジタル信号処理装置からオプション装置に伝送し、どのような信号をオプション装置からデジタル信号処理装置に伝送するかを決定する。

図9及び図10を用いて、従来の伝送システムを説明する。図9は従来の伝送システムのブロック図である。図9の伝送システムは、第1の伝送装置901と第2の伝送装置902とを有する。第1の伝送装置901はデジタル信号処理装置である。第2の伝送装置902はそのオプション装置である。図9の第2の伝送装置902は、SDカード登録商標)の標準プロトコルに従うオプションカードである。第2の伝送装置902は、第1の伝送装置901に設けられたSDカードの規格に従うオプションスロットに装着されることにより、第1の伝送装置901と通信を行なう。本発明は伝送装置及び伝送方法に関するものである故に、本明細書においては、伝送機能を有するデジタル信号処理装置及びそのオプション装置を伝送装置と呼ぶ。図9の第1の伝送装置901は携帯情報端末である。

第1の伝送装置901は、CPU911、第1のバッファメモリ912及び第1の入出力部913を有する。CPU911、第1のバッファメモリ912及び第1の入出力部913は相互に内部バス914で結ばれており、相互に信号を伝送することが出来る。第2の伝送装置902は、制御部921、第2のバッファメモリ922、外部入出力部923、第2の入出力部924を有する。制御部921は第2のバッファメモリ922、外部入出力部923及び第2の入出力部924と接続されており、相互に信号を伝送することが出来る。第2のバッファメモリ922は、制御部921及び第2の入出力部924と接続されており、相互に信号を伝送することが出来る。第2の伝送装置902の外部入出力部923には、外部装置が接続される。第1の入出力部913と第2の入出力部924とは、SDカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図9の信号伝送において、第1の伝送装置901がマスターであり、第2の伝送装置902がスレーブである。

第1の伝送装置901のCPU911は、第1の入出力部913及び第2の入出力部924を通じて、第2の伝送装置902にコマンド信号、データ信号を送り、第2の伝送装置902からレスポンス信号、データ信号を受信することが出来る。上記の伝送システムを利用して、第1の伝送装置901は第2の伝送装置902と通信を行なうことが出来るばかりでなく、外部入出力部923に接続された外部装置とも通信を行なうことが出来る。第1の伝送装置901と外部装置との通信においては、第2の伝送装置902が、両者の通信の仲立ちをする。

第1の入出力部913と第2の入出力部924とは、1本のコマンドライン931、4本のデータライン、1本のクロックライン、1本の電源ライン934、2本のグラウンドラインからなる9本の線で相互に接続されている(SDカードの標準仕様に従っている。)。以下、SDカードの標準プロトコルに従う信号伝送方法を説明する。第2の伝送装置902は、第1の伝送装置901から電源ライン934を通じて電源を供給される。

第1の入出力部913と第2の入出力部924は、相互にシンクロナス同期式データ伝送を行なう。シンクロナスデータ伝送は、第1の入出力部913から第2の入出力部924にクロックライン933を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン931又はデータライン932を通じて信号を伝送する方式である。第1の入出力部913及び第2の入出力部924はそれぞれ、コマンドライン931及び4本のデータライン932のそれぞれについて、クロック信号に同期して信号を出力するための全2重データバッファを有する出力部(入力モードでは出力インピーダンスハイインピーダンスになるスリーステート機能を有する。)と、クロック信号に同期して信号を入力するための全2重データバッファを有する入力部と、を有する。

送信用全2重データバッファは、現在送信中のデータ信号を格納するパラレルインシリアルアウトシフトレジスタと、次に送信するデータ信号を格納するパラレルイン/パラレルアウトレジスタとを有する。パラレルイン/シリアルアウト型シフトレジスタが現在送信中のデータ信号の送信を完了すると、パラレルイン/パラレルアウト型レジスタに格納されているデータ信号が、自動的にパラレルイン/シリアルアウト型シフトレジスタにロードされる。パラレルイン/シリアルアウト型シフトレジスタはデータ信号の送信を継続する。第1の伝送装置のCPU911(又は第2の伝送装置の制御部921若しくは第2のバッファメモリ922)は、パラレルイン/パラレルアウト型レジスタに格納されているデータ信号がパラレルイン/シリアルアウト型シフトレジスタにロードされると、パラレルイン/シリアルアウト型シフトレジスタにロードされた当該データ信号の送信が完了する前に、次のデータ信号をパラレルイン/パラレルアウト型レジスタにロードする。

同様に受信用全2重データバッファは、現在受信中のデータ信号を格納するシリアルイン/パラレルアウト型シフトレジスタと、既に受信したデータ信号を格納するパラレルイン/パラレルアウト型レジスタとを有する。シリアルイン/パラレルアウト型シフトレジスタが現在受信中のデータ信号の受信を完了すると、シリアルイン/パラレルアウト型シフトレジスタに格納されたデータ信号が、自動的にパラレルイン/パラレルアウト型レジスタにロードされる。シリアルイン/パラレルアウト型シフトレジスタはデータ信号の受信を継続する。第1の伝送装置のCPU911(又は第2の伝送装置の制御部921若しくは第2のバッファメモリ922)は、シリアルイン/パラレルアウト型シフトレジスタに格納されたデータ信号がパラレルイン/パラレルアウト型レジスタにロードされると、再びシリアルイン/パラレルアウト型シフトレジスタが新たなデータ信号の受信を完了する前に、パラレルイン/パラレルアウト型レジスタにロードされたデータ信号を処理する。このようにしてデータ信号は、その情報量にかかわらず、途切れることなく連続して転送される。

第1の伝送装置901のCPU911は、第1の入出力部913及び第2の入出力部924を通じて種々のコマンド信号又はデータ信号を第2の伝送装置902に伝送することが出来る。第2の伝送装置902の制御部922は、第1の伝送装置901から伝送されるコマンド信号に応じて、第2の入出力部924及び第1の入出力部913を通じて種々のレスポンス信号又はレスポンス信号及びデータ信号を第1の伝送装置901に伝送する。図10(a)〜(c)は、第1の入出力部913と第2の入出力部924との間の種々の信号伝送を示すタイムチャートである。

図10(a)に示す信号伝送を説明する。最初に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1001を第2の伝送装置902に伝送する。伝送されたコマンド信号1001(コマンド信号はデータ付きコマンド信号であってもよい。)はデータ信号の伝送を要求せず、レスポンス信号のみを要求するものである。コマンド信号1001を受信した制御部921は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第2の入出力部924、コマンドライン931及び第1の入出力部913を通じてレスポンス信号1002を第1の伝送装置901に伝送する。コマンド信号1001及びレスポンス信号1002は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。図10(a)においては、1004に示すように、データライン932は使用されない。

図10(b)に示す信号伝送を説明する。最初に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1011を第2の伝送装置902に伝送する。伝送されたコマンド信号1011は次に第1の伝送装置901から第2の伝送装置902に伝送するデータ信号の種類を指定するものである。コマンド信号1011を受信した第2の伝送装置は、続いてデータ信号が入力されることを知る。制御部921は、コマンド信号に対する応答信号であるレスポンス信号1012を生成し、第1の伝送装置901に伝送する。CPU911は、伝送すべきデータ信号1013を第1のバッファメモリ912に格納し、第1の入出力部913に伝送すべきデータ信号1013の最初のNバイトをロードする(Nバイトは、第1の入出力部913の4本のデータライン932のデータバッファにロード可能なデータ信号の情報量である。)。

次に、第1の伝送装置901は、第1の入出力部913、データライン932及び第2の入出力部924を通じて、第1の入出力部913及び第1のバッファメモリ912に格納したデータ信号1013を第2の伝送装置902に伝送する。第1のバッファメモリ912に格納されたデータ信号1013は、順次第1の入出力部913のデータバッファにロードされて伝送される。第2の伝送装置902は、入力したデータ信号1013を第2のバッファメモリ922に格納する。コマンド信号1011、レスポンス信号1012及びデータ信号1013は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。

次に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1014を第2の伝送装置902に伝送する。伝送されたコマンド信号1014は次に第2の伝送装置902から第1の伝送装置901にデータ信号を伝送することを要求するものである。制御部921は、コマンド信号に対する応答信号であるレスポンス信号1015を生成し、第1の伝送装置901に伝送する。コマンド信号1014を受信した第2の伝送装置902は、第2のバッファメモリ922に要求されたデータ信号1016を格納し、第2の入出力部924に要求されたデータ信号1016の最初のNバイトをロードする(Nバイトは、第2の入出力部924の4本のデータライン932のデータバッファにロード可能なデータ信号の情報量である。)。

次に、第1の伝送装置901は、クロックライン933を通じてクロック信号を第2の伝送装置902に伝送する。第1の伝送装置901が要求したデータ信号1016が、第2の伝送装置902から第1の伝送装置901に転送される。第2の入出力部924、データライン932及び第1の入出力部913を通じて、第2の入出力部924及び第2のバッファメモリ922に格納されたデータ信号1016が、第1の伝送装置901に伝送される。CPU911は、入力したデータ信号1016を第1のバッファメモリ912に格納する。コマンド信号1014、レスポンス信号1015及びデータ信号1016は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。

図10(c)に示す信号伝送を説明する。図10(c)に示す信号伝送は基本的には図10(b)と同じである。図10(c)の信号伝送において伝送するデータ信号の情報量は、図10(b)の信号伝送において伝送するデータ信号の情報量よりも多い。この点のみに相違点がある。CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1021を第2の伝送装置902に伝送する。伝送されたコマンド信号1021に応じて、次に第1の伝送装置901から第2の伝送装置902にレスポンス信号1022が伝送される。続いて、第1の伝送装置901から第2の伝送装置902にデータ信号1023を伝送し、又は第2の伝送装置902から第1の伝送装置901にデータ信号1023を伝送する。伝送方法の詳細は、図10(b)において説明した方法と同じである。

図10(b)と図10(c)とでは伝送するデータ信号の情報量が異なるが、上記のように、全2重データバッファを有する第1の入出力部913及び第2の入出力部924は、データ信号を途切れることなく連続して伝送する。図10(a)〜(c)に示すように、図9の伝送システムにおいては、コマンドライン931及び4本のデータライン932は、信号が伝送されない時Highレベルになる。図10(b)及び(c)において、データ信号は4本のデータライン932を通じて伝送される。4本のデータライン932は、4本同時に使用される場合とと、1本だけ使用される場合とがある。

上記のように、スレーブであるオプション装置は、オプション装置からデジタル信号処理装置に伝送したい信号があっても、又はデジタル信号処理装置からオプション装置に伝送してほしい信号があっても、マスターであるデジタル信号処理装置がその信号の伝送を指定するまでは、オプション装置からデジタル信号処理装置に信号を伝送することが出来ず、デジタル信号処理装置からオプション装置に信号を伝送してもらうことも出来ない。

しかし、ある種のオプション装置は外部からの要求等に応じて素早く信号を処理する必要があり(高い応答性を要求され)、そのようなオプション装置は、マスターであるデジタル信号処理装置がその処理すべき信号の伝送を指定するまで待てない。スレーブであるオプション装置がマスターであるデジタル信号処理装置にその処理すべき信号の伝送を優先して指定させる方法として、オプション装置からデジタル信号処理装置に割り込み信号を伝送する方法がある。デジタル信号処理装置の中央処理装置(「CPU」と言う。Central Processing Unit)は、割り込み信号を入力して、割り込み処理を実行する。割り込み処理において、オプション装置が要求する信号伝送をCPUは優先して指定し、オプション装置とデジタル信号処理装置との間で当該信号が伝送される。

概要

本発明は、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)小型で安価な伝送装置及び伝送方法を提供する。

本発明の第1の伝送装置は、割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第2の伝送装置と第1の伝送装置との間でデータ信号を伝送し及び記第2の伝送装置から第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、第2の伝送装置からデータラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有する。

目的

しかし、データ信号を伝送するデータラインと割り込み信号を伝送する割り込み信号ラインとを別個に設けるとすれば、デジタル信号処理装置とオプション装置とは多くの入出力端子を持つ必要がある。デジタル信号処理装置及びオプション装置には、それらの小型化という市場の強い要求がある。多くの入出力ラインを有する(データ信号ラインと割り込み信号ラインとを別個に有する)デジタル信号処理装置とオプション装置とで構成される伝送システムは高い応答性を有するが、小型で安価なデジタル信号処理装置及び小型で安価なオプション装置の実現を困難にする。本発明は、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)小型で安価な伝送装置及び伝送方法を提供することを目的とする。

又、割り込み信号の専用ラインを持たない規格に従うオプション装置に専用の割り込み信号ラインを追加するとすれば、割り込み信号ラインを持つオプション装置と割り込み信号ラインを持たない標準のオプション装置との間の互換性がなくなる。このようなオプション装置は、ユーザにとって極めて使いにくいものになる。割り込み信号の専用ラインを持たない規格に従うオプション装置として、例えば従来例及び実施例において例示するSDカード及びその応用製品がある。本発明は、例えばSDカードの規格のように割り込み信号の専用ラインを持たない規格に従い、且つ割り込み信号を伝送可能な(高い応答性を有する)伝送装置及び伝送方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
4件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第2の伝送装置と第1の伝送装置との間でデータ信号伝送し及び前記第2の伝送装置から第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、前記第2の伝送装置から前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有することを特徴とする第1の伝送装置。

請求項2

前記割り込み信号検出部は、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部を有し、前記データ信号休止期間検出部が検出した前記データ信号休止期間に伝送された信号を、割り込み信号として検出することを特徴とする請求項1に記載の第1の伝送装置。

請求項3

記入出力部は、少なくとも第1の伝送装置から前記第2の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、且つ前記データラインを通じて前記コマンド信号に応じて前記第2の伝送装置と第1の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項2に記載の第1の伝送装置。

請求項4

前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第1の期間T1(T1は任意の期間)内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項2に記載の第1の伝送装置。

請求項5

第1の伝送装置から前記第2の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第1の伝送装置から前記第2の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項1に記載の第1の伝送装置。

請求項6

第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定し、及び割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、複数のデータラインを有する入出力部と、を有し、前記第1の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第2の伝送モードにおいては前記入出力部は少なくとも1本の前記データラインを通じてデータ信号を伝送し且つ少なくとも1本の他の前記データラインを通じて前記第2の伝送装置から第1の伝送装置に伝送された割り込み信号を受信する、ことを特徴とする第1の伝送装置。

請求項7

データ信号休止期間検出部を有し且つ前記第2の伝送装置から他の前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部を更に有し、前記データ信号休止期間検出部は、第1の伝送装置から前記第2の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出し、前記第1の伝送モードにおいては、前記割り込み信号検出部は、前記データ信号休止期間に他の前記データライン上を通じて伝送された信号を割り込み信号として検出し、前記第2の伝送モードにおいては、前記割り込み信号検出部は、その伝送時期にかかわらず、他の前記データライン上を通じて伝送された信号を割り込み信号として検出する、ことを特徴とする請求項6に記載の第1の伝送装置。

請求項8

第1の伝送装置と第2の伝送装置との間でデータ信号を伝送し及び第2の伝送装置から前記第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部と、前記データ信号休止期間に割り込み信号を前記入出力部に伝送する割り込み信号生成部と、を有することを特徴とする第2の伝送装置。

請求項9

前記入出力部は、少なくとも前記第1の伝送装置から第2の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、前記データラインは、前記コマンド信号に応じて前記第1の伝送装置と第2の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項8に記載の第2の伝送装置。

請求項10

前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第1の期間T1(T1は任意の期間)内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項8に記載の第2の伝送装置。

請求項11

前記入出力部は、前記データ信号の伝送後、少なくとも前記データ信号の終端を始点とする第2の期間T2が経過した後に、次の前記データ信号を伝送し、前記第2の期間T2は、前記第1の期間T1よりも少なくとも1クロックの時間だけ長い期間である、ことを特徴とする請求項10に記載の第2の伝送装置。

請求項12

前記データ信号休止期間検出部は、前記データ信号の終端から第3の期間T3(T3は、1クロックの時間以上の期間)を経過した時点を始点とし、前記始点から第4の期間T4(T4は任意の期間)を経過した時点を終点とする期間を、前記データ信号休止期間として検出し、ことを特徴とする請求項10に記載の第2の伝送装置。

請求項13

第2の伝送装置から前記第1の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第2の伝送装置から前記第1の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項8に記載の第2の伝送装置。

請求項14

第1の伝送装置から第2の伝送装置に伝送された伝送モードの情報に基づいて、又は前記第1の伝送装置から第2の伝送装置に伝送されたコマンド信号に基づいて、第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定する伝送モード決定部と、複数のデータラインを有する入出力部と、割り込み信号を生成して前記入出力部に伝送する割り込み信号生成部と、を有し、前記第1の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第2の伝送モードにおいては前記入出力部は少なくとも1本の前記データラインを通じてデータ信号を伝送し且つ少なくとも1本の他の前記データラインを通じて第2の伝送装置から前記第1の伝送装置に前記割り込み信号を伝送する、ことを特徴とする第2の伝送装置。

請求項15

前記第1の伝送装置から第2の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出するデータ信号休止期間検出部を更に有し、前記第1の伝送モードにおいては、前記入出力部は、前記データ信号休止期間にのみ他の前記データライン上を通じて前記割り込み信号を伝送し、前記第2の伝送モードにおいては、前記入出力部は、前記データ信号休止期間であるか否かにかかわらず、他の前記データライン上を通じて割り込み信号を伝送する、ことを特徴とする請求項14に記載の第2の伝送装置。

請求項16

第1の伝送装置と第2の伝送装置との間の伝送方法であって、データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記データライン上をデータ信号が伝送されないデータ信号休止期間を前記第2の伝送装置において検出するデータ信号休止期間検出ステップと、前記データ信号休止期間に、割り込み信号を前記第2の伝送装置から前記第1の伝送装置に伝送する割り込み信号伝送ステップと、前記第1の伝送装置において、前記割り込み信号に基づいて割り込み処理を実行する割り込み処理ステップと、を有することを特徴とする伝送方法。

請求項17

前記第1の伝送装置又は前記第2の伝送装置において、伝送するデータ信号を生成するデータ信号生成ステップと、前記データ信号生成ステップにおいて生成した前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割ステップと、前記データラインを使用して複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を設けるデータ信号伝送ステップと、を更に有することを特徴とする請求項15に記載の伝送方法。

請求項18

それぞれ複数のデータラインを有する第1の伝送装置と第2の伝送装置との間の伝送方法であって、第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定する伝送モード決定ステップと、前記第1の伝送モードにおいて、全ての前記データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記第2の伝送モードにおいて、少なくとも1本の前記データラインを通じてデータ信号を伝送し、且つ少なくとも1本の他の前記データラインを通じて前記第2の伝送装置から前記第1の伝送装置に割り込み信号を伝送する割り込み信号伝送ステップと、前記第1の伝送装置において、受信した前記割り込み信号に応じて割り込み処理を行なう割り込み処理ステップと、を有することを特徴とする伝送方法。

技術分野

0001

本発明は、伝送装置及び伝送方法に関する。

背景技術

0002

今日、コンピュータデジタル映像信号処理装置デジタル音声信号処理装置等の多くの種類のデジタル信号処理装置が実用化されている。更に、これらを使用するユーザが、それぞれのデジタル信号処理装置に対して多様な要求を持つようになってきた。ユーザの多様化した好みに対応できるデジタル信号処理装置を実現する方法のひとつとして、デジタル信号処理装置に装着可能な種々のオプション装置を揃える方法がある。ユーザは種々のオプション装置の中から選択したオプション装置をデジタル信号処理装置に装着することにより、ユーザの好みに応じた機能を有するデジタル信号処理装置を実現出来る。

0003

種々のオプション装置を実現する上で、デジタル信号処理装置とオプション装置との間の信号伝送標準化が必要になる。標準化された信号伝送プロトコルは、それぞれのオプション装置において必要な種々の信号を伝送出来るプロトコルでなければならない。多くの場合、デジタル信号処理装置とオプション装置との間の信号伝送プロトコルはマスタースレーブ方式である。マスター/スレーブ方式のシステムにおいては、一般にデジタル信号処理装置がマスターであり、オプション装置がスレーブである。マスター/スレーブ方式の通信においては、通常マスターであるデジタル信号処理装置が、どのような信号をデジタル信号処理装置からオプション装置に伝送し、どのような信号をオプション装置からデジタル信号処理装置に伝送するかを決定する。

0004

図9及び図10を用いて、従来の伝送システムを説明する。図9は従来の伝送システムのブロック図である。図9の伝送システムは、第1の伝送装置901と第2の伝送装置902とを有する。第1の伝送装置901はデジタル信号処理装置である。第2の伝送装置902はそのオプション装置である。図9の第2の伝送装置902は、SDカード登録商標)の標準プロトコルに従うオプションカードである。第2の伝送装置902は、第1の伝送装置901に設けられたSDカードの規格に従うオプションスロットに装着されることにより、第1の伝送装置901と通信を行なう。本発明は伝送装置及び伝送方法に関するものである故に、本明細書においては、伝送機能を有するデジタル信号処理装置及びそのオプション装置を伝送装置と呼ぶ。図9の第1の伝送装置901は携帯情報端末である。

0005

第1の伝送装置901は、CPU911、第1のバッファメモリ912及び第1の入出力部913を有する。CPU911、第1のバッファメモリ912及び第1の入出力部913は相互に内部バス914で結ばれており、相互に信号を伝送することが出来る。第2の伝送装置902は、制御部921、第2のバッファメモリ922、外部入出力部923、第2の入出力部924を有する。制御部921は第2のバッファメモリ922、外部入出力部923及び第2の入出力部924と接続されており、相互に信号を伝送することが出来る。第2のバッファメモリ922は、制御部921及び第2の入出力部924と接続されており、相互に信号を伝送することが出来る。第2の伝送装置902の外部入出力部923には、外部装置が接続される。第1の入出力部913と第2の入出力部924とは、SDカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図9の信号伝送において、第1の伝送装置901がマスターであり、第2の伝送装置902がスレーブである。

0006

第1の伝送装置901のCPU911は、第1の入出力部913及び第2の入出力部924を通じて、第2の伝送装置902にコマンド信号、データ信号を送り、第2の伝送装置902からレスポンス信号、データ信号を受信することが出来る。上記の伝送システムを利用して、第1の伝送装置901は第2の伝送装置902と通信を行なうことが出来るばかりでなく、外部入出力部923に接続された外部装置とも通信を行なうことが出来る。第1の伝送装置901と外部装置との通信においては、第2の伝送装置902が、両者の通信の仲立ちをする。

0007

第1の入出力部913と第2の入出力部924とは、1本のコマンドライン931、4本のデータライン、1本のクロックライン、1本の電源ライン934、2本のグラウンドラインからなる9本の線で相互に接続されている(SDカードの標準仕様に従っている。)。以下、SDカードの標準プロトコルに従う信号伝送方法を説明する。第2の伝送装置902は、第1の伝送装置901から電源ライン934を通じて電源を供給される。

0008

第1の入出力部913と第2の入出力部924は、相互にシンクロナス同期式データ伝送を行なう。シンクロナスデータ伝送は、第1の入出力部913から第2の入出力部924にクロックライン933を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン931又はデータライン932を通じて信号を伝送する方式である。第1の入出力部913及び第2の入出力部924はそれぞれ、コマンドライン931及び4本のデータライン932のそれぞれについて、クロック信号に同期して信号を出力するための全2重データバッファを有する出力部(入力モードでは出力インピーダンスハイインピーダンスになるスリーステート機能を有する。)と、クロック信号に同期して信号を入力するための全2重データバッファを有する入力部と、を有する。

0009

送信用全2重データバッファは、現在送信中のデータ信号を格納するパラレルインシリアルアウトシフトレジスタと、次に送信するデータ信号を格納するパラレルイン/パラレルアウトレジスタとを有する。パラレルイン/シリアルアウト型シフトレジスタが現在送信中のデータ信号の送信を完了すると、パラレルイン/パラレルアウト型レジスタに格納されているデータ信号が、自動的にパラレルイン/シリアルアウト型シフトレジスタにロードされる。パラレルイン/シリアルアウト型シフトレジスタはデータ信号の送信を継続する。第1の伝送装置のCPU911(又は第2の伝送装置の制御部921若しくは第2のバッファメモリ922)は、パラレルイン/パラレルアウト型レジスタに格納されているデータ信号がパラレルイン/シリアルアウト型シフトレジスタにロードされると、パラレルイン/シリアルアウト型シフトレジスタにロードされた当該データ信号の送信が完了する前に、次のデータ信号をパラレルイン/パラレルアウト型レジスタにロードする。

0010

同様に受信用全2重データバッファは、現在受信中のデータ信号を格納するシリアルイン/パラレルアウト型シフトレジスタと、既に受信したデータ信号を格納するパラレルイン/パラレルアウト型レジスタとを有する。シリアルイン/パラレルアウト型シフトレジスタが現在受信中のデータ信号の受信を完了すると、シリアルイン/パラレルアウト型シフトレジスタに格納されたデータ信号が、自動的にパラレルイン/パラレルアウト型レジスタにロードされる。シリアルイン/パラレルアウト型シフトレジスタはデータ信号の受信を継続する。第1の伝送装置のCPU911(又は第2の伝送装置の制御部921若しくは第2のバッファメモリ922)は、シリアルイン/パラレルアウト型シフトレジスタに格納されたデータ信号がパラレルイン/パラレルアウト型レジスタにロードされると、再びシリアルイン/パラレルアウト型シフトレジスタが新たなデータ信号の受信を完了する前に、パラレルイン/パラレルアウト型レジスタにロードされたデータ信号を処理する。このようにしてデータ信号は、その情報量にかかわらず、途切れることなく連続して転送される。

0011

第1の伝送装置901のCPU911は、第1の入出力部913及び第2の入出力部924を通じて種々のコマンド信号又はデータ信号を第2の伝送装置902に伝送することが出来る。第2の伝送装置902の制御部922は、第1の伝送装置901から伝送されるコマンド信号に応じて、第2の入出力部924及び第1の入出力部913を通じて種々のレスポンス信号又はレスポンス信号及びデータ信号を第1の伝送装置901に伝送する。図10(a)〜(c)は、第1の入出力部913と第2の入出力部924との間の種々の信号伝送を示すタイムチャートである。

0012

図10(a)に示す信号伝送を説明する。最初に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1001を第2の伝送装置902に伝送する。伝送されたコマンド信号1001(コマンド信号はデータ付きコマンド信号であってもよい。)はデータ信号の伝送を要求せず、レスポンス信号のみを要求するものである。コマンド信号1001を受信した制御部921は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第2の入出力部924、コマンドライン931及び第1の入出力部913を通じてレスポンス信号1002を第1の伝送装置901に伝送する。コマンド信号1001及びレスポンス信号1002は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。図10(a)においては、1004に示すように、データライン932は使用されない。

0013

図10(b)に示す信号伝送を説明する。最初に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1011を第2の伝送装置902に伝送する。伝送されたコマンド信号1011は次に第1の伝送装置901から第2の伝送装置902に伝送するデータ信号の種類を指定するものである。コマンド信号1011を受信した第2の伝送装置は、続いてデータ信号が入力されることを知る。制御部921は、コマンド信号に対する応答信号であるレスポンス信号1012を生成し、第1の伝送装置901に伝送する。CPU911は、伝送すべきデータ信号1013を第1のバッファメモリ912に格納し、第1の入出力部913に伝送すべきデータ信号1013の最初のNバイトをロードする(Nバイトは、第1の入出力部913の4本のデータライン932のデータバッファにロード可能なデータ信号の情報量である。)。

0014

次に、第1の伝送装置901は、第1の入出力部913、データライン932及び第2の入出力部924を通じて、第1の入出力部913及び第1のバッファメモリ912に格納したデータ信号1013を第2の伝送装置902に伝送する。第1のバッファメモリ912に格納されたデータ信号1013は、順次第1の入出力部913のデータバッファにロードされて伝送される。第2の伝送装置902は、入力したデータ信号1013を第2のバッファメモリ922に格納する。コマンド信号1011、レスポンス信号1012及びデータ信号1013は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。

0015

次に、CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1014を第2の伝送装置902に伝送する。伝送されたコマンド信号1014は次に第2の伝送装置902から第1の伝送装置901にデータ信号を伝送することを要求するものである。制御部921は、コマンド信号に対する応答信号であるレスポンス信号1015を生成し、第1の伝送装置901に伝送する。コマンド信号1014を受信した第2の伝送装置902は、第2のバッファメモリ922に要求されたデータ信号1016を格納し、第2の入出力部924に要求されたデータ信号1016の最初のNバイトをロードする(Nバイトは、第2の入出力部924の4本のデータライン932のデータバッファにロード可能なデータ信号の情報量である。)。

0016

次に、第1の伝送装置901は、クロックライン933を通じてクロック信号を第2の伝送装置902に伝送する。第1の伝送装置901が要求したデータ信号1016が、第2の伝送装置902から第1の伝送装置901に転送される。第2の入出力部924、データライン932及び第1の入出力部913を通じて、第2の入出力部924及び第2のバッファメモリ922に格納されたデータ信号1016が、第1の伝送装置901に伝送される。CPU911は、入力したデータ信号1016を第1のバッファメモリ912に格納する。コマンド信号1014、レスポンス信号1015及びデータ信号1016は、クロックライン933を通じて伝送されるクロック信号に同期して、転送される。

0017

図10(c)に示す信号伝送を説明する。図10(c)に示す信号伝送は基本的には図10(b)と同じである。図10(c)の信号伝送において伝送するデータ信号の情報量は、図10(b)の信号伝送において伝送するデータ信号の情報量よりも多い。この点のみに相違点がある。CPU911は、第1の入出力部913、コマンドライン931及び第2の入出力部924を通じてコマンド信号1021を第2の伝送装置902に伝送する。伝送されたコマンド信号1021に応じて、次に第1の伝送装置901から第2の伝送装置902にレスポンス信号1022が伝送される。続いて、第1の伝送装置901から第2の伝送装置902にデータ信号1023を伝送し、又は第2の伝送装置902から第1の伝送装置901にデータ信号1023を伝送する。伝送方法の詳細は、図10(b)において説明した方法と同じである。

0018

図10(b)と図10(c)とでは伝送するデータ信号の情報量が異なるが、上記のように、全2重データバッファを有する第1の入出力部913及び第2の入出力部924は、データ信号を途切れることなく連続して伝送する。図10(a)〜(c)に示すように、図9の伝送システムにおいては、コマンドライン931及び4本のデータライン932は、信号が伝送されない時Highレベルになる。図10(b)及び(c)において、データ信号は4本のデータライン932を通じて伝送される。4本のデータライン932は、4本同時に使用される場合とと、1本だけ使用される場合とがある。

0019

上記のように、スレーブであるオプション装置は、オプション装置からデジタル信号処理装置に伝送したい信号があっても、又はデジタル信号処理装置からオプション装置に伝送してほしい信号があっても、マスターであるデジタル信号処理装置がその信号の伝送を指定するまでは、オプション装置からデジタル信号処理装置に信号を伝送することが出来ず、デジタル信号処理装置からオプション装置に信号を伝送してもらうことも出来ない。

0020

しかし、ある種のオプション装置は外部からの要求等に応じて素早く信号を処理する必要があり(高い応答性を要求され)、そのようなオプション装置は、マスターであるデジタル信号処理装置がその処理すべき信号の伝送を指定するまで待てない。スレーブであるオプション装置がマスターであるデジタル信号処理装置にその処理すべき信号の伝送を優先して指定させる方法として、オプション装置からデジタル信号処理装置に割り込み信号を伝送する方法がある。デジタル信号処理装置の中央処理装置(「CPU」と言う。Central Processing Unit)は、割り込み信号を入力して、割り込み処理を実行する。割り込み処理において、オプション装置が要求する信号伝送をCPUは優先して指定し、オプション装置とデジタル信号処理装置との間で当該信号が伝送される。

発明が解決しようとする課題

0021

しかし、データ信号を伝送するデータラインと割り込み信号を伝送する割り込み信号ラインとを別個に設けるとすれば、デジタル信号処理装置とオプション装置とは多くの入出力端子を持つ必要がある。デジタル信号処理装置及びオプション装置には、それらの小型化という市場の強い要求がある。多くの入出力ラインを有する(データ信号ラインと割り込み信号ラインとを別個に有する)デジタル信号処理装置とオプション装置とで構成される伝送システムは高い応答性を有するが、小型で安価なデジタル信号処理装置及び小型で安価なオプション装置の実現を困難にする。本発明は、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)小型で安価な伝送装置及び伝送方法を提供することを目的とする。

0022

又、割り込み信号の専用ラインを持たない規格に従うオプション装置に専用の割り込み信号ラインを追加するとすれば、割り込み信号ラインを持つオプション装置と割り込み信号ラインを持たない標準のオプション装置との間の互換性がなくなる。このようなオプション装置は、ユーザにとって極めて使いにくいものになる。割り込み信号の専用ラインを持たない規格に従うオプション装置として、例えば従来例及び実施例において例示するSDカード及びその応用製品がある。本発明は、例えばSDカードの規格のように割り込み信号の専用ラインを持たない規格に従い、且つ割り込み信号を伝送可能な(高い応答性を有する)伝送装置及び伝送方法を提供することを目的とする。

課題を解決するための手段

0023

上記課題を解決するために、本発明は以下の構成を有する。請求項1に記載の発明は、割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第2の伝送装置と第1の伝送装置との間でデータ信号を伝送し及び前記第2の伝送装置から第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、前記第2の伝送装置から前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有することを特徴とする第1の伝送装置である。

0024

請求項8に記載の発明は、第1の伝送装置と第2の伝送装置との間でデータ信号を伝送し及び第2の伝送装置から前記第1の伝送装置に割り込み信号を伝送する少なくとも1本のデータラインを有する入出力部と、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部と、前記データ信号休止期間に割り込み信号を前記入出力部に伝送する割り込み信号生成部と、を有することを特徴とする第2の伝送装置である。

0025

請求項16に記載の発明は、第1の伝送装置と第2の伝送装置との間の伝送方法であって、データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記データライン上をデータ信号が伝送されないデータ信号休止期間を前記第2の伝送装置において検出するデータ信号休止期間検出ステップと、前記データ信号休止期間に、割り込み信号を前記第2の伝送装置から前記第1の伝送装置に伝送する割り込み信号伝送ステップと、前記第1の伝送装置において、前記割り込み信号に基づいて割り込み処理を実行する割り込み処理ステップと、を有することを特徴とする伝送方法である。

0026

本発明の第1の伝送装置及び第2の伝送装置を有する伝送システムを構成することにより、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)伝送システム及び伝送方法を実現できる。本発明の第1の伝送装置及び第2の伝送装置を有する伝送システムを構成することにより、割り込み信号の専用ラインを持たない規格に従い(互換性を失うことなく)、且つ割り込み信号を伝送可能な(高い応答性を有する)伝送システム及び伝送方法を実現できる。これにより、割り込み信号を利用して高い応答性を有するマスター/スレーブ型伝送システム及び伝送方法を実現出来る。

0027

「割り込み信号」は、中央演算処理装置(「CPU」)に割り込み処理を要求する信号を意味する。「第2の伝送装置と第1の伝送装置との間でデータ信号を伝送」とは、第2の伝送装置から第1の伝送装置にデータ信号を伝送しても良く、第1の伝送装置から第2の伝送装置にデータ信号を伝送しても良い。

0028

請求項2に記載の発明は、前記割り込み信号検出部は、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部を有し、前記データ信号休止期間検出部が検出した前記データ信号休止期間に伝送された信号を、割り込み信号として検出することを特徴とする請求項1に記載の第1の伝送装置である。

0029

本発明は、データラインを伝送されるデータ信号と割り込み信号との中から、正しく割り込み信号を検出する第1の伝送装置を実現できるという作用を有する。

0030

請求項3に記載の発明は、前記入出力部は、少なくとも第1の伝送装置から前記第2の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、且つ前記データラインを通じて前記コマンド信号に応じて前記第2の伝送装置と第1の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項2に記載の第1の伝送装置である。

0031

請求項9に記載の発明は、前記入出力部は、少なくとも前記第1の伝送装置から第2の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、前記データラインは、前記コマンド信号に応じて前記第1の伝送装置と第2の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項8に記載の第2の伝送装置である。

0032

例えばSDカードのプロトコルのように、コマンド信号を伝送後にコマンド信号に従ってデータ信号を伝送するプロトコルにおいては、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでデータラインは使用されない。このようなプロトコルに従う伝送装置において、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでの期間をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送すれば、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。

0033

請求項4に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第1の期間T1(T1は任意の期間)内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項2に記載の第1の伝送装置である。請求項10に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第1の期間T1(T1は任意の期間)内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項8に記載の第2の伝送装置である。

0034

データ信号の伝送完了後一定期間、次のデータ信号の伝送を禁止する伝送プロトコルに従う伝送装置において、データ信号の伝送完了後の一定期間T1をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送する。これにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。

0035

請求項11に記載の発明は、前記入出力部は、前記データ信号の伝送後、少なくとも前記データ信号の終端を始点とする第2の期間T2が経過した後に、次の前記データ信号を伝送し、前記第2の期間T2は、前記第1の期間T1よりも少なくとも1クロックの時間だけ長い期間である、ことを特徴とする請求項10に記載の第2の伝送装置である。請求項12に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端から第3の期間T3(T3は、1クロックの時間以上の期間)を経過した時点を始点とし、前記始点から第4の期間T4(T4は任意の期間)を経過した時点を終点とする期間を、前記データ信号休止期間として検出し、ことを特徴とする請求項10に記載の第2の伝送装置である。

0036

第2の伝送装置の入出力部においては、一般に、データ信号の送受信の時と割り込み信号の送信の時とでは使用するハードウエアの一部を切り換える。特にデータ信号のシンクロナス伝送を行う第2の伝送装置においては、クロック信号を入力して伝送するデータ信号の伝送の時と、クロック信号を伴わずに伝送する割り込み信号の送信の時とでハードウエアを切り換える必要がある。このようなハードウエアの切り換えには一定の時間が必要である。又、データ転送の方向を変える時にも一定の時間が必要である。そこで、例えばデータ信号の送受信の時と割り込み信号の送信の時とでハードウエアの切り換えが必要な第2の伝送装置において、データ信号の送受信完了後一定期間割り込み信号の伝送を禁止し、次のデータ信号の伝送が開始されるよりも少なくとも一定期間早く割り込み信号の伝送を終了する。この一定期間内にハードウエアの切り換えを完了することにより、ハードウエアの切り換え中等に信号伝送を行なうことに起因する伝送エラーを回避することが出来る。1クロックの時間とは、データラインを通じてデータ信号を出力するクロック信号の周期を意味する。

0037

請求項5に記載の発明は、第1の伝送装置から前記第2の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第1の伝送装置から前記第2の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項1に記載の第1の伝送装置である。

0038

請求項13に記載の発明は、第2の伝送装置から前記第1の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第2の伝送装置から前記第1の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項8に記載の第2の伝送装置である。

0039

請求項17に記載の発明は、前記第1の伝送装置又は前記第2の伝送装置において、伝送するデータ信号を生成するデータ信号生成ステップと、前記データ信号生成ステップにおいて生成した前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割ステップと、前記データラインを使用して複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を設けるデータ信号伝送ステップと、を更に有することを特徴とする請求項15に記載の伝送方法である。

0040

従来例において説明したように(図10)、従来の伝送装置においては、ひとつのまとまりであるデータ信号は連続して伝送される。データ信号の情報量が非常に大きい場合、このデータ信号の伝送が完了するまでは割り込み信号を伝送することが出来なかった。割り込み信号は緊急の信号処理を必要とする信号である。連続して伝送されるデータ信号の情報量が大きすぎると、当該データ信号の伝送が完了するまでに、割り込み信号が要求する信号処理が手遅れになる場合も出てくる。本発明の伝送装置及び伝送方法は、データ信号の情報量が大きすぎる場合は必ずデータ信号を一定以下の情報量を有するデータ信号に分割する。本発明と、データ信号の終端を始点とする一定期間内の任意の期間に割り込み信号を伝送する上記の発明とを組み合わせることにより、割り込み信号の伝送が手遅れになる恐れがない伝送装置及び伝送方法を実現できる。

0041

請求項6に記載の発明は、第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定し、及び割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、複数のデータラインを有する入出力部と、を有し、前記第1の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第2の伝送モードにおいては前記入出力部は少なくとも1本の前記データラインを通じてデータ信号を伝送し且つ少なくとも1本の他の前記データラインを通じて前記第2の伝送装置から第1の伝送装置に伝送された割り込み信号を受信する、ことを特徴とする第1の伝送装置である。

0042

請求項14に記載の発明は、第1の伝送装置から第2の伝送装置に伝送された伝送モードの情報に基づいて、又は前記第1の伝送装置から第2の伝送装置に伝送されたコマンド信号に基づいて、第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定する伝送モード決定部と、複数のデータラインを有する入出力部と、割り込み信号を生成して前記入出力部に伝送する割り込み信号生成部と、を有し、前記第1の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第2の伝送モードにおいては前記入出力部は少なくとも1本の前記データラインを通じてデータ信号を伝送し且つ少なくとも1本の他の前記データラインを通じて第2の伝送装置から前記第1の伝送装置に前記割り込み信号を伝送する、ことを特徴とする第2の伝送装置である。

0043

請求項18に記載の発明は、それぞれ複数のデータラインを有する第1の伝送装置と第2の伝送装置との間の伝送方法であって、第1の伝送モードと第2の伝送モードとを含む複数の伝送モードの中から1個の伝送モードを決定する伝送モード決定ステップと、前記第1の伝送モードにおいて、全ての前記データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記第2の伝送モードにおいて、少なくとも1本の前記データラインを通じてデータ信号を伝送し、且つ少なくとも1本の他の前記データラインを通じて前記第2の伝送装置から前記第1の伝送装置に割り込み信号を伝送する割り込み信号伝送ステップと、前記第1の伝送装置において、受信した前記割り込み信号に応じて割り込み処理を行なう割り込み処理ステップと、を有することを特徴とする伝送方法である。

0044

本発明の伝送装置及び伝送方法は、複数の伝送モードを有する。第1の伝送モードにおいては複数のデータラインを全て使用してデータ信号を伝送する。第2の伝送モードにおいては、データラインの一部を使用してデータ信号を伝送し、データラインの他の一部を使用して第2の伝送装置から第1の伝送装置に割り込み信号を伝送する。例えば情報量が多いデータ信号を至急に伝送する必要がある場合は(又はそのような必要がある第2の伝送装置(例えばオプション装置)においては)、第1の伝送モードを使用する。情報量の少ないデータ信号を伝送する場合若しくはデータ信号を急いで送る必要がなく且つ時々割り込み処理が発生する場合は(又はそのような第2の伝送装置(例えばオプション装置)においては)、第2の伝送モードを使用する。第2の伝送モードにおいては、第2の伝送装置から第1の伝送装置にいつでも割り込み信号を伝送することが出来る。

0045

本発明は、少ない入出力端子の(専用の割り込み信号ラインを持たない)伝送装置を用いて、割り込み信号を伝送する伝送モードを有する(高い応答性を有する)伝送システム及び伝送方法を実現できるという作用を有する。本発明は、割り込み信号の専用ラインを持たない規格に従う伝送装置を用いて、互換性を失うことなく、割り込み信号を伝送する伝送モードを有する(高い応答性を有する)伝送システム及び伝送方法を実現できるという作用を有する。

0046

第2の伝送モードにおいて、データラインを通じてデータ信号を伝送するタイミングと他のデータラインを通じて割り込み信号を伝送するタイミングとは、同時であっても良く、異なるタイミングであっても良い。例えば、第1の伝送モードにしか対応していない第1の伝送装置と複数の伝送モードに対応する第2の伝送装置とを組み合わせた場合、又は複数の伝送モードに対応する第1の伝送装置と第1の伝送モードにしか対応していない第2の伝送装置とを組み合わせた場合は、第1の伝送モードのみを使用することにより、伝送システムの互換性は維持される。

0047

請求項7に記載の発明は、データ信号休止期間検出部を有し且つ前記第2の伝送装置から他の前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部を更に有し、前記データ信号休止期間検出部は、第1の伝送装置から前記第2の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出し、前記第1の伝送モードにおいては、前記割り込み信号検出部は、前記データ信号休止期間に他の前記データライン上を通じて伝送された信号を割り込み信号として検出し、前記第2の伝送モードにおいては、前記割り込み信号検出部は、その伝送時期にかかわらず、他の前記データライン上を通じて伝送された信号を割り込み信号として検出する、ことを特徴とする請求項6に記載の第1の伝送装置である。

0048

請求項15に記載の発明は、前記第1の伝送装置から第2の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出するデータ信号休止期間検出部を更に有し、前記第1の伝送モードにおいては、前記入出力部は、前記データ信号休止期間にのみ他の前記データライン上を通じて前記割り込み信号を伝送し、前記第2の伝送モードにおいては、前記入出力部は、前記データ信号休止期間であるか否かにかかわらず、他の前記データライン上を通じて割り込み信号を伝送する、ことを特徴とする請求項14に記載の第2の伝送装置である。

0049

本発明は、第1の伝送モードにおいては、多くのデータ信号を高速に伝送し且つデータ信号休止期間に割り込み信号を伝送し、第2の伝送モードにおいては、データ信号の伝送能力を維持しつつ速い応答速度で割り込み信号を伝送する(高い応答性を有する)伝送システム及び伝送方法を実現できるという作用を有する。

発明を実施するための最良の形態

0050

以下本発明の実施をするための最良の形態を具体的に示した実施例について、図面とともに記載する。

0051

《実施例1》図1図6を用いて、実施例1の伝送システムを説明する。図1は実施例1の伝送システムのブロック図である。図1の伝送システムは、第1の伝送装置101と第2の伝送装置102とを有する。第1の伝送装置101はデジタル信号処理装置である。第2の伝送装置102はそのオプション装置である。図1の第2の伝送装置102は、SDカードの標準プロトコルに従うオプションカードである。第2の伝送装置102は、第1の伝送装置101に設けられたSDカードの規格に従うオプションスロットに装着されることにより、第1の伝送装置101と通信を行なう。

0052

図1の第1の装置101は携帯情報端末である。第1の装置101は任意のデジタル信号処理装置であって良い。例えば、第1の装置101はデジタル映像信号処理装置、デジタル音声信号処理装置、又は携帯電話等である。第1の伝送装置101は、CPU111、第1のバッファメモリ112、第1の入出力部113及び割り込み信号検出部114を有する。割り込み信号検出部114はデータ信号休止期間検出部141を有する。CPU111、第1のバッファメモリ112、第1の入出力部113及び割り込み信号検出部114は相互に内部バス115で結ばれており、相互に信号を伝送することが出来る。

0053

図1の第2の伝送装置102は、SDカードに無線通信部(外部入出力部123)を付加したカードである。外部入出力部123はBluetooth(登録商標)の規格に準拠した無線通信部である。外部入出力部123は、Bluetoothの無線通信部を有する外部の通信装置と無線通信を実行する。第2の伝送装置102はBluetoothの無線通信部とメモリを有するカードに限定されるものではなく、例えばカメラPHS方式等の携帯電話、GPS(Global Positioning System)方式による位置検出装置指紋認証装置、LANの端末装置、他の規格に従う無線通信装置等であっても良い。第2の伝送装置102は、制御部121、第2のバッファメモリ122、外部入出力部123、第2の入出力部124、データ信号休止期間検出部125及び割り込み信号生成部126を有する。制御部121は、第2のバッファメモリ122、外部入出力部123及び第2の入出力部124と接続されており、相互に信号を伝送することが出来る。制御部121は、割り込み信号生成部126に割り込み信号生成命令を伝送することが出来る。第2のバッファメモリ122は、制御部121及び第2の入出力部124と接続されており、相互に信号を伝送することが出来る。

0054

第2の入出力部124は、セレクタ151及びデータ信号入出力部152を有する。セレクタ151は、データ信号又は割り込み信号のいずれかの信号を択一的に選択する切換器である。選択された信号は1本のデータライン上を伝送される。データ信号を伝送する場合は、セレクタ151は当該1本のデータラインとデータ信号入出力部152とを接続する。データ信号入出力部152から出力されたデータ信号はデータライン132を通じて第1の入出力部113に伝送され、第1の入出力部113から伝送されたデータ信号はデータ信号入出力部152に入力される。

0055

割り込み信号を伝送する場合は、セレクタ151は当該1本のデータラインと割り込み信号生成部126とを接続する。割り込み信号生成部126から出力された割り込み信号はデータライン132を通じて第1の入出力部113に伝送される。実施例1においては、他の3本のデータライン132はセレクタ151と接続されておらず直接データ信号入出力部152と接続されている。他の3本のデータラインはデータ信号を伝送する。実施例1の伝送システムに代えて、セレクタ151は4本のデータライン132のそれぞれの接続を上記と同様に切り換えても良い。4本のデータライン132を全て割り込み信号の伝送に使用することにより、4本のデータライン132のそれぞれを通じて4種類の異なる割り込み信号を伝送しても良い。

0056

第1の入出力部113と第2の入出力部124とは、SDカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図1の信号伝送において、第1の伝送装置101がマスターであり、第2の伝送装置102がスレーブである。第1の伝送装置101のCPU111は、第1の入出力部113及び第2の入出力部124を通じて、第2の伝送装置102にコマンド信号、データ信号を送り、第2の伝送装置102からレスポンス信号、データ信号を受信することが出来る。上記の伝送システムを利用して、第1の伝送装置101は第2の伝送装置102と通信を行なうことが出来るばかりでなく、外部入出力部123と通信する外部装置との間で情報を伝送することが出来る。第1の伝送装置101と外部装置との通信においては、第2の伝送装置102が両者の通信の仲立ちをする。

0057

第1の入出力部113と第2の入出力部124とは、1本のコマンドライン131、4本のデータライン、1本のクロックライン、1本の電源ライン134、2本のグラウンドラインからなる9本の線で相互に接続されている(SDカードの標準仕様に従っている。)。第1の入出力部113と第2の入出力部124とは、SDカードの標準プロトコルに従う信号伝送及び割り込み信号の伝送を実行する。第2の伝送装置102は、第1の伝送装置101から電源ライン134を通じて電源を供給される。

0058

第1の入出力部113と第2の入出力部124は、相互にシンクロナス(同期式)データ伝送を行なう。シンクロナスデータ伝送は、第1の入出力部113から第2の入出力部124にクロックライン133を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン131又はデータライン132を通じて信号を伝送する方式である。第1の入出力部113及び第2の入出力部124はそれぞれ、コマンドライン131及び4本のデータラインのそれぞれについて、クロック信号に同期して信号を出力するための全2重データバッファを有する出力部(入力モードでは出力インピーダンスがハイインピーダンスになるスリーステート機能を有する。)と、クロック信号に同期して信号を入力するための全2重データバッファを有する入力部と、を有する。送信用全2重データバッファ及び受信用全2重データバッファについては、従来例において詳述した。

0059

第1の伝送装置101のCPU111は、第1の入出力部113及び第2の入出力部124を通じて種々のコマンド信号又はデータ信号を第2の伝送装置102に伝送することが出来る。第2の伝送装置102の制御部122は、第1の伝送装置101から伝送されるコマンド信号に応じて、第2の入出力部124及び第1の入出力部113を通じて種々のレスポンス信号又はデータ信号を第1の伝送装置101に伝送する。又、制御部122は、例えば外部装置の要求に応じて外部入出力部123が直ぐにデータ信号を送信しなければならず、第1の伝送装置に送信すべきデータ信号の伝送を要求する場合等に、割り込み信号生成部126、第2の入出力部124及び第1の入出力部113を通じて割り込み信号を第1の伝送装置101に伝送する。図6(a)〜(c)は、第1の入出力部113と第2の入出力部124との間の種々の信号伝送を示すタイムチャートである(図6においては、割り込み信号の伝送を表示していない。)。

0060

図6(a)に示す信号伝送の方法は図10(a)と同じである。最初に、CPU111は、第1の入出力部113、コマンドライン131及び第2の入出力部124を通じてコマンド信号601(コマンド信号はデータ付きコマンド信号であっても良い。)を第2の伝送装置102に伝送する。伝送されたコマンド信号601はレスポンス信号のみを要求するものである。コマンド信号601を受信した制御部121は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第2の入出力部124、コマンドライン131及び第1の入出力部113を通じてレスポンス信号602を第1の伝送装置101に伝送する。コマンド信号601及びレスポンス信号602は、クロックライン133を通じて伝送されるクロック信号に同期して、転送される。図6(a)においては、604に示すように、データライン132は使用されない。

0061

図6(b)に示す信号伝送の方法は図10(b)と同じである。最初に、CPU111は、第1の入出力部113、コマンドライン131及び第2の入出力部124を通じてコマンド信号611を第2の伝送装置102に伝送する。伝送されたコマンド信号611は次に第1の伝送装置101から第2の伝送装置102に伝送するデータ信号の種類を指定するものである。コマンド信号611を受信した第2の伝送装置102は、続いてデータ信号が入力されることを知る。制御部121は、コマンド信号に対する応答信号であるレスポンス信号612を生成し、第1の伝送装置101に伝送する。CPU111は、伝送すべきデータ信号613を第1のバッファメモリ112に格納し、第1の入出力部113のデータバッファに伝送すべきデータ信号613の最初のNバイトをロードする(Nバイトは、第1の入出力部113の4本のデータライン132のデータバッファにロード可能なデータ信号の情報量である。)。

0062

次に、第1の伝送装置101は、第1の入出力部113、データライン132及び第2の入出力部124を通じて、第1の入出力部113及び第1のバッファメモリ112に格納されたデータ信号613を第2の伝送装置102に伝送する。第1のバッファメモリ112に格納されたデータ信号613は、順次第1の入出力部113のデータバッファにロードされて伝送される。第2の伝送装置102は、入力したデータ信号613を第2のバッファメモリ122に格納する。コマンド信号611、レスポンス信号612及びデータ信号613は、クロックライン133を通じて伝送されるクロック信号に同期して、転送される。

0063

次に、CPU111は、第1の入出力部113、コマンドライン131及び第2の入出力部124を通じてコマンド信号614(コマンド信号はデータ付きコマンド信号であっても良い。)を第2の伝送装置102に伝送する。伝送されたコマンド信号614は次に第2の伝送装置102から第1の伝送装置101にデータ信号を伝送することを要求するものである。制御部121は、コマンド信号に対する応答信号であるレスポンス信号615を生成し、第1の伝送装置101に伝送する。コマンド信号614を受信した第2の伝送装置102は、第2のバッファメモリ122に要求されたデータ信号616を格納し、第2の入出力部124のデータバッファに要求されたデータ信号616の最初のNバイトをロードする(Nバイトは、第2の入出力部124の4本のデータライン132のデータバッファにロード可能なデータ信号の情報量である。)。

0064

次に、第1の伝送装置101は、クロックライン133を通じてクロック信号を第2の伝送装置102に伝送する。要求されたデータ信号616の転送が行なわれる。第2の入出力部124、データライン132及び第1の入出力部113を通じて、第2の入出力部124及び第2のバッファメモリ122に格納されたデータ信号616が第1の伝送装置101に伝送される。CPU111は、入力したデータ信号616を第1のバッファメモリ112に格納する。コマンド信号614、レスポンス信号615及びデータ信号616は、クロックライン133を通じて伝送されるクロック信号に同期して、転送される。

0065

図6(c)については後述する。図6(a)〜(c)に示すように、図1の伝送システムにおいては、コマンドライン131及び4本のデータライン132は、信号が伝送されない時Highレベルになる。上述したデータ信号の伝送においては、セレクタ151は、1本のデータライン132とデータ信号入出力部152とを接続する。データ信号の伝送方法は、基本的に従来例と同様である。

0066

次に割り込み信号の伝送を説明する。外部入出力部123が外部の通信装置から送信されたコマンド信号又はデータ信号を受信したとする。制御部121は、受信したコマンド信号又はデータ信号を第2のバッファメモリ122に格納する。例えば、外部の通信装置と外部入出力部123との間の通信において、コマンド信号に対して一定時間内に応答しなければ両者の通信が遮断される場合がある。このような場合、いったん遮断された両者の通信を回復するには相当の時間を要する。両者の通信を継続するためには、規格で定められる一定時間以内に応答する必要がある。しかしマスターである第1の伝送装置101が第1の伝送装置101と第2の伝送装置102との間の通信を指定する故に、第2の伝送装置102は直ぐに必要なデータ信号を入手できない。第2の伝送装置102が外部の通信装置に対する応答に必要なデータ信号を当該一定時間以内に入手できない場合もある。

0067

そのような場合、第1の伝送装置101と第2の伝送装置102との間の通信において、必要な信号を優先して伝送する必要がある。しかし、第1の伝送装置(デジタル信号処理装置)101と第2の伝送装置(オプション装置)102との間の通信においては、通常は、スレーブである第2の伝送装置102は、マスターである第1の伝送装置101が必要な信号の伝送を指定するまでは、必要な信号を入手することが出来ない。又、スレーブである第2の伝送装置102は、マスターである第1の伝送装置101が必要な信号の伝送を指定するまでは、必要な信号(例えば第2のバッファメモリ122に格納したデータ信号)を第1の伝送装置101に送信することも出来ない。

0068

そこで実施例1においては、スレーブである第2の伝送装置102からマスターである第1の伝送装置101に割り込み信号を伝送して、第1の伝送装置101が必要な信号の伝送を優先して指定するようにする。割り込み信号を入力したCPU111は、割り込み処理を実行する。割り込み処理において、第2の伝送装置102が要求する信号伝送をCPU111は優先して指定し、第2の伝送装置102と第1の伝送装置101との間で当該信号が伝送される。

0069

外部入出力部123が外部の通信装置から送信されたコマンド信号又はデータ信号を受信すると、制御部121は割り込み信号生成部126に割り込み信号の生成を指示する。割り込み信号の生成を指示された割り込み信号生成部126は、データ信号休止期間検出部125からデータ信号休止期間(割り込み信号の伝送可能期間)の情報を入手し、データ信号休止期間に割り込み信号を第2の入出力部124に伝送する。第2の入出力部124のセレクタ151は、データ信号休止期間検出部125からデータ信号休止期間の情報を入手し、データ信号休止期間に1本のデータライン132と割り込み信号生成部126とを接続する。データ信号休止期間以外の期間は、セレクタ151は1本のデータライン132とデータ信号入出力部152とを接続する。

0070

割り込み信号は、セレクタ151(第2の入出力部124)、データライン132及び第1の入出力部113を通じて、CPU111に伝送される。割り込み信号を入力したCPU111は、割り込み処理を実行する。具体的には、CPU111は、最初に第2の伝送装置102に割り込み信号の処理要求内容を問い合わせるコマンド信号を伝送する。通常、第2の伝送装置102は、種々の原因に基づいて第1の伝送装置101に割り込み信号を伝送する。割り込み信号の種類に応じて必要な処理も異なる。CPU121(第2の伝送装置102)は、割り込み信号の具体的内容を含むレスポンス信号を第1の伝送装置101に返す。第1の伝送装置101は、割り込み信号の具体的内容に応じて、必要な割り込み処理を実行する。例えば、必要な信号の伝送を優先して指定し、実行する。割り込み信号の処理要求内容が1種類のみであれば、割り込み信号を入力したCPU111は、直ちにその割り込み処理を実行する。

0071

必要な信号の伝送を実行することにより、例えば第1の伝送装置101は、第2の伝送装置102の第2のバッファメモリ122に格納されたデータ信号を第1のデータバッファ112に転送する。例えば第1の伝送装置101は、第1のデータバッファ112に必要なデータ信号を格納し、第1のデータバッファ112に格納されたデータ信号を第2の伝送装置102の第2のバッファメモリ122に転送する。第1の伝送装置101及び第2の伝送装置102を有するシステムは、外部の通信装置の要求に対して常に一定時間以内に応答することが可能である故に、通信遮断を生じることなく、継続して外部の通信装置と通信することが出来る。

0072

データ信号休止期間検出部125は、第2の入出力部124のコマンドライン131、データライン132を監視しており、データライン132を通じてデータ信号が伝送されない期間(データ信号休止期間)を検出する。上述のように、割り込み信号生成部126及び第2の入出力部124は、データ信号休止期間にデータライン132を通じて割り込み信号を送信する。これにより、データ信号と割り込み信号が衝突することを避けることが出来る。第1の伝送装置のデータ信号休止期間検出部141は、第1の入出力部113のコマンドライン131、データライン132を監視しており、データ信号休止期間検出部125と同様の方法でデータ信号休止期間を検出する。割り込み信号検出部114は、内蔵するデータ信号休止期間検出部141が検出したデータ信号休止期間にデータライン132を通じて入力した信号を、割り込み信号として検出する。割り込み信号検出部114は、検出した割り込み信号をCPU111に伝送する。

0073

データ信号休止期間検出部141を有する第1の伝送装置は、データ信号休止期間に伝送された割り込み信号を、それ以外の期間に伝送されたデータ信号から区別することが出来る。割り込み信号を伝送しない通常の伝送に影響を与えない故に、割り込み信号に対応していない伝送装置との互換性を維持することが出来る。通常のデータ信号等の伝送方法は変わらない故に、割り込み信号の伝送機能を実現しながら且つ通常のデータ信号等の伝送規格(例えばSDカードの規格)に準拠した伝送装置を実現できる。

0074

図3を用いて、実施例1のデータ信号休止期間検出部125がデータ信号休止期間を検出する方法を説明する。データ信号休止期間検出部141も同様である。図3は、実施例1の割り込み信号の伝送期間(データ信号休止期間)を説明するためのタイムチャートである。データ信号休止期間検出部125は、2種類のデータ信号休止期間を検出する。第1のデータ信号休止期間は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間である(図3(a)のデータ信号休止期間309)。SDカードのプロトコルに従う実施例1の伝送システムにおいては、最初に第1の伝送装置101から第2の伝送装置102にコマンド信号がコマンドライン131を通じて伝送され、次にコマンド信号に応じてレスポンス信号がコマンドライン131を通じて伝送され、更に必要であればデータ信号がデータライン132を通じて伝送される。いきなりデータラインを通じてデータ信号が伝送されることはない。また、コマンド信号がレスポンス信号のみを要求するコマンド信号であれば、データラインを通じてデータ信号が伝送されることはない。そこで、データ信号休止期間検出部125は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間をデータ信号休止期間として検出する。

0075

図3(a)において、データ信号休止期間検出部125が、コマンド信号に応じて伝送されるデータ信号の終端(データ信号304の終端)を検出すると、データ信号休止期間309が始まったと判断する。次に、第1の伝送装置101がデータライン上にデータ信号の転送を命ずるコマンド信号301を伝送する。当該コマンド信号301の伝送中にデータ信号が伝送されることはないので、コマンド信号301の伝送期間もデータ信号休止期間309に含まれる。データ信号休止期間検出部125はコマンド信号301の終端を検出し、当該終端でデータ信号休止期間309が終わったと判断する。データ信号休止期間検出部はコマンド信号の内容も検出する。もしコマンド信号がデータ信号を要求しないものであれば、次にデータ信号の伝送を要求するコマンド信号が伝送されるまで図3(a)に示すデータ信号休止期間309を延長する。データ信号休止期間309は、データ信号の終端から、データ信号の伝送を要求するコマンド信号の終端までの期間である。第2の伝送装置102は、データ信号休止期間309に割り込み信号308を送信することが出来る。割り込み信号308は、その始端でHighからLowにレベルが変化し、その終端(その終端は、データ信号休止期間309の終端に一致する。)でLowからHighに変化する(図3(a)及び(b)参照)。実施例においては、コマンド信号301の伝送を完了してから、少なくとも一定期間T5を経過した後にデータ信号305の伝送が開始される。そこで実施例1の方法に代えて、コマンド信号の終端から一定期間T6(0<T6≦T5)を経過した時点をデータ信号休止期間309の終点にしても良い。

0076

第2のデータ信号休止期間は、データ信号の終端から次のデータ信号の始端までの間に検出される期間である(図3(b)のデータ信号休止期間314)。図3(a)に示すように、実施例1の伝送システムにおいては、複数の分割されたデータ信号305、306、307を一定の伝送休止期間をあけながら連続して伝送する場合がある(後に図4図5図6(c)を用いて詳述する。)。データ信号休止期間検出部125は、分割されたデータ信号と分割されたデータ信号との間にデータ信号休止期間314を検出する。

0077

図3(b)は、分割されたデータ信号と分割されたデータ信号との間の期間の拡大図である。複数の311は、それぞれデータ信号305、306の1ビットを表す。データ信号休止期間検出部125は、データ信号305の終端(最後の1ビット311の終端)からT3の期間313を経過した時点を始点とし、データ信号305の終端からT1の期間316を経過した時点を終点とする期間を、データ信号休止期間314として検出する(その期間をT4とすると、T4=T1−T3)。分割されたデータ信号と分割されたデータ信号との間の期間317をT2とすると、T1<T2となるように設定する。T2は最小値であり、実際には期間317はT2よりも長い場合がある。第2の伝送装置102は、データ信号休止期間314に割り込み信号312を送信することが出来る。

0078

セレクタ151は、データ信号休止期間に割り込み信号をデータライン132に送出し、データ信号休止期間以外の期間にデータライン132でデータ信号を伝送する。従って、セレクタ151は、データ信号休止期間の始点及び終点で接続を切り換える。通常接続の切換にはある程度の時間がかかり、切換中にデータ信号又は割り込み信号を伝送しようとすると、正しく信号を伝送できない恐れがある。実施例1のセレクタ151は接続の切換に約1クロックの時間(1クロックの時間は、データラインを通じてデータ信号を出力するクロック信号の周期)を要する。そこで、実施例1の伝送システムにおいては、データ信号の伝送を終了した時点から一定期間313(=T3)、及びデータ信号休止期間314が終了してから一定期間315(=T2−T1)においては、割り込み信号もデータ信号も伝送を禁止している。実施例1の伝送システムにおいては、T3=T2−T1=2クロックに設定している。受信側のデータ信号休止期間検出部141は、送信側のデータ信号休止期間検出部125と同様に期間T4(314)をデータ信号休止期間として検出しても良く、期間T2又は期間T1をデータ信号休止期間として検出しても良い。

0079

図2を用いて、実施例1の伝送方法における割り込み処理を説明する。図2は、実施例1の伝送方法における割り込み処理のフローチャートを示す。図2において、左側は第1の伝送装置101の処理を示し、右側は第2の伝送装置102の処理を示す。例えば、外部の通信装置から第2の伝送装置102の外部入出力部123にデータ信号が伝送されることにより、第2の伝送装置102において割り込み処理要求が発生する。第2の伝送装置102は割り込み要求が発生しているか否かをチェックする(ステップ201)。もし割り込み要求が発生していればステップ202に進み、割り込み要求が発生していなければ処理を終了する。ステップ202において、現在データ信号休止期間であるか否かをチェックする。もしデータ信号休止期間であれば、割り込み信号を送信できるのでステップ203に進む。もしデータ信号休止期間でなければ、割り込み信号を送信できないのでステップ202に戻る。ステップ202を繰り返して、データ信号休止期間になるのを待つ。

0080

ステップ203において、第2の伝送装置102は割り込み信号を送信する。次に、第1の伝送装置101は割り込み信号を受信する(ステップ204)。次に、第1の伝送装置101は、第2の伝送装置102に割り込み信号の種類を問い合わる(ステップ205)。第2の伝送装置102は、第1の伝送装置101に割り込み信号の種類を回答する(ステップ206)。割り込み信号の問い合わせは、通常のコマンド信号とレスポンス信号のやり取りで行なわれる。次に、割り込み信号の種類を知った第1の伝送装置101は、その割り込み処理を実行する(ステップ207)。必要に応じて、例えば第1の伝送装置101から第2の伝送装置102にデータ信号が送られ又はデータ信号の送信要求が送られる。第2の伝送装置102は、第1の伝送装置101の要求に応じて処理を実行する(ステップ208)。例えば、第2の伝送装置102は、外部の通信装置から要求されたデータ信号(例えばそのデータ信号は割り込み処理により第1の伝送装置101から第2の伝送装置102に伝送されたものである。)を外部入出力部123を通じて送信する。割り込み信号の種類が1種類しかなければ、第1の伝送装置101は、ステップ204において割り込み信号を受信すると、直ちに割り込み処理を実行する(ステップ207)。

0081

図4図5及び図6(c)を用いて、第1の伝送装置101及び第2の伝送装置102が有する、長いデータ信号の分割機能について説明する。図10(c)で説明したように、従来の伝送システムにおいては、1個のまとまりであるデータ信号は、その情報量の大小にかかわらず、データ信号が途切れることなく始めから終わりまで連続して伝送された。データ信号を伝送している間は、データ信号休止期間は存在しなかった。従って、従来の伝送システムと同じ構成であれば、この間に割り込み信号を伝送することが出来ない。しかし、データ信号の情報量が大きすぎる場合(例えば圧縮された映像信号のまとまりを伝送する場合)、データ信号の伝送が完了する前に、信号を処理すべき期限が過ぎてしまう場合があり得る。これでは、例えば外部の通信装置と伝送システム(第1の伝送装置及び第2の伝送装置)との間で安定した通信を行なうことが出来ない。

0082

そこで、第1の伝送装置101及び第2の伝送装置102は、図4に示すデータ信号の生成ブロックを有する。図4は、実施例1の伝送装置のデータ信号の生成ブロックの構成図である。図4において、401はデータ信号生成部、402はデータ信号分割部、403はデータ信号送出部である。実施例1の伝送装置においては、ROMに書き込まれた命令を実行するCPU111及び制御部121が、データ信号生成部401、データ信号分割部402及びデータ信号送出部403の機能を有している。データ信号生成部401は、必要なデータ信号を生成する。もしデータ信号生成部401が生成したデータ信号の情報量が一定の閾値未満であれば、当該データ信号はそのままデータ信号送出部403に伝送される。データ信号送出部403は、生成されたデータ信号を第1のバッファメモリ112(又は第2のバッファメモリ122)に伝送する。第1の入出力部113(又は第2の入出力部124)は、第1のバッファメモリ112(又は第2のバッファメモリ122)に格納された当該データ信号を送信する。データ信号は、データライン132を通じて連続したデータ列として伝送される。

0083

もしデータ信号生成部401が生成したデータ信号の情報量が一定の閾値以上であれば、データ信号はデータ信号分割部402に伝送される。データ信号分割部402は、入力したデータ信号をを分割して、一定未満の情報量を有する複数の分割されたデータ信号を生成する。データ信号送出部403は、データ信号分割部402が出力する複数の分割されたデータ信号を入力し、複数の分割されたデータ信号を第1のバッファメモリ112(又は第2のバッファメモリ122)に伝送する。又、データ信号送出部403は、複数の分割されたデータ信号に関する情報を第1の入出力部113(又は第2の入出力部124)に伝える。第1の入出力部113(又は第2の入出力部124)は、第1のバッファメモリ112(又は第2のバッファメモリ122)に格納された当該分割されたデータ信号を、分割されたデータ信号毎に送信する。各分割されたデータ信号はデータライン132を通じて連続したデータ列として伝送され、分割されたデータ信号と分割されたデータ信号との間には図3(b)の期間317に示す休止期間が設けられる。

0084

図6(c)に、データ信号分割部402がデータ信号を分割して、複数の分割されたデータ信号を生成した場合の信号伝送を示す。図6(c)の信号伝送において、コマンド信号621に応じて大きな情報量を有するデータ信号が生成される。情報量の大きなデータ信号はデータ信号分割部402によって分割される。レスポンス信号622が伝送された後、複数の分割されたデータ信号623〜626はそれぞれの間に休止期間627を設けながら伝送される。データ信号休止期間検出部125(及び141)は、休止期間627内にデータ信号休止期間314を検出する故に(図3(b)参照)、この期間に割り込み信号の伝送が可能になる。分割されたデータ信号は一定未満の情報量しか持たない故に、割り込み信号は必ず一定の期間内に伝送出来る。これにより、割り込み処理が手遅れになることを防止できる。

0085

図5は、第1の伝送装置101及び第2の伝送装置102のデータ信号の生成方法のフローチャートである。最初に、要求に応じてデータ信号を生成する(ステップ501)。次に、生成されたデータ信号の情報量が一定の閾値以上であるか否かをチェックする(ステップ502)。もし生成されたデータ信号の情報量が一定の閾値以上であればステップ504に進む。もし生成されたデータ信号の情報量が一定の閾値未満であればステップ503に進む。ステップ503において、生成されたデータ信号をそのまま連続して送信する。処理を終了する。

0086

ステップ504において、生成されたデータ信号を、n個のデータ信号に分割する。それぞれの分割されたデータ信号は、閾値未満の情報量を有する。次に、ステップ505でn個の分割されたデータ信号を送信する。ステップ505は、ステップ511〜515を有する。ステップ505の詳細を説明する。最初に、初期値k=1を設定する(ステップ511)。次に、k番目の分割されたデータ信号を送信する(ステップ512)。次にkを1だけインクリメントする(k=k+1に設定する)(ステップ513)。次に、一定期間(T2)だけデータ信号の伝送を休止する(ステップ514)。次に、k≦nが成立するか否かをチェックする(ステップ515)。もしk≦nが成立すればステップ512に戻り、ステップ512〜515を繰り返す。もしk≦nが成立しなければ、n個の分割されたデータ信号の伝送が完了したので、処理を終了する。

0087

《実施例2》図7及び図8を用いて、本発明の実施例2の伝送システムを説明する。実施例2の伝送システムは、2個の伝送モード(第1の伝送モード及び第2の伝送モード)を有する。この点を除き、実施例2の伝送システムは図1に示す実施例1の伝送システムと同一の構成を有する。実施例1の伝送システムにおいては、第1の入出力部113及び第2の入出力部124は常に4本のデータラインを通じてデータ信号を伝送した。実施例2の伝送システムにおいては、第1の入出力部113及び第2の入出力部124が4本のデータラインを通じてデータ信号を伝送する第1の伝送モードと(実施例1の伝送システムと同じ伝送方法である。)、第1の入出力部113及び第2の入出力部124が2本のデータラインを通じてデータ信号を伝送する第2の伝送モードとがある。

0088

CPU111は、第1の伝送モード又は第2の伝送モードのいずれかを選択し、選択された伝送モードを第1の入出力部113に通知する。第1の入出力部113は、選択された伝送モードに応じて、内部接続を切り換える。同様に、制御部121は、第1の伝送モード又は第2の伝送モードのいずれかを選択し、選択された伝送モードを第2の入出力部124に通知する。第2の入出力部124は、選択された伝送モードに応じて、内部接続を切り換える。

0089

図7は実施例2の伝送システムの伝送モードを示す図である。図7(a)は第1の伝送モードを図示し、図7(b)は第2の伝送モードを図示する。第1の伝送モードと第2の伝送モードとでは、第1の伝送装置101と第2の伝送装置102とを接続するデータライン(図1の132)の役割が異なる。図7(a)及び(b)には、第1の伝送装置101、第2の伝送装置102、コマンドライン131、クロックライン133及び各伝送モードの特徴を示す4本のデータライン701〜704(図1の132)のみを表示している。図7(a)に示す第1の伝送モードにおいては、第1の伝送装置101及び第2の伝送装置102は、4本のデータライン701〜704の全てを使用してデータ信号を伝送する。第1の伝送モードは、実施例1の伝送方法と同じ伝送方法を実行する。第1の伝送モードにおいては、4本のデータライン701〜704は基本的にはデータ信号を伝送するためのラインである。データ信号休止期間に割り込み信号をデータライン701を通じて伝送することが出来る。

0090

図7(b)に示す第2の伝送モードにおいては、第1の伝送装置101及び第2の伝送装置102は、4本のデータライン701〜704のうち、2本のデータライン701、702を使用してデータ信号を伝送する。1本のデータライン703を、割り込みラインとして使用する。割り込みライン703は、割り込み信号を伝送するための専用線である。データライン704は使用されない。又、この時、データ信号休止期間検出部125、141はその機能を停止する。データ信号を伝送するために2本のデータラインしか使用できない第2の伝送モードにおいては、4本のデータラインを使用できる第1の伝送モードに比べると、第1の伝送装置と第2の伝送装置との間のデータ転送能力が半分になる。しかし、第2の伝送モードにおいては、割り込みライン703を通じていつでも割り込み信号を伝送することが出来る。データ信号を伝送中でも割り込み信号を伝送できる。従って、高い応答性を有する伝送システムを実現できる。

0091

例えば第1の伝送装置及び第2の伝送装置は、コマンド信号に応じて伝送モードを決定する。又は例えば第1の伝送装置及び第2の伝送装置は、第2の伝送装置(オプション装置)の種類に応じて伝送モードを決定する。第2の伝送装置は、第1の伝送装置が決定した伝送モードの情報を受信し、当該伝送モードに従っても良い。

0092

図8は、実施例2の伝送方法のフローチャートである。図8において、左側は第1の伝送装置101の処理を示し、右側は第2の伝送装置102の処理を示す。 最初に、第1の伝送装置101は、伝送モード(第1の伝送モード又は第2の伝送モード)を決定する。次に、第1の伝送装置101は決定した伝送モードの情報を送信する(ステップ802)。次に、第2の伝送装置102は決定した伝送モードの情報を受信する(ステップ811)。第2の伝送装置102は第1の伝送装置の伝送モードと同一の伝送モードに設定される。こうして、第1の伝送装置101及び第2の伝送装置102は、同一の伝送モードになる。

0093

次に、第1の伝送装置101において、第1の伝送モードか否かをチェックする(ステップ803)。もし第1の伝送モードであればステップ804に進む。もし第1の伝送モードでなければ(第2の伝送モードであれば)、ステップ805に進む。第1の伝送モードであれば、ステップ804において、第1の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。同様に、第2の伝送装置102において、第1の伝送モードか否かをチェックする(ステップ812)。もし第1の伝送モードであればステップ813に進む。もし第1の伝送モードでなければ(第2の伝送モードであれば)、ステップ814に進む。第1の伝送モードであれば、ステップ813において、第2の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。第1の伝送モードにおける割り込み処理の方法は、実施例1と同様である。

0094

第1の伝送装置は、第2の伝送モードであれば(第1の伝送モードでなければ)、ステップ805において、データ信号休止期間検出部141はその機能を停止させる。これにより、割り込み信号検出部114は、後述する割り込みラインを通じて伝送される信号を、それが何時伝送されても、割り込み信号として検出することが出来る。データ信号休止期間検出部141が機能したまま、割り込み信号検出部114がデータ信号休止期間の信号を受け付けなくなっても良い。次に、ステップ806において2本のデータラインを通じてデータ信号を送信し又は受信する。1本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を受信する。第1の伝送装置は割り込み信号を受信すると、ステップ807において割り込み処理を実行する。同様に、第2の伝送装置は、第2の伝送モードであれば(第1の伝送モードでなければ)、ステップ814において、データ信号休止期間検出部125の機能を停止させる。これにより、割り込み信号生成部126は、いつでも割り込み信号を第2の入出力部124及び割り込みラインを通じて、送信することが出来る。次に、ステップ815において2本のデータラインを通じてデータ信号を送信し又は受信する。1本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を送信する。第1の伝送装置が出力した割り込み信号に基づく指示を受信すると、第2の伝送装置は、ステップ816において第1の伝送装置の指示に基づく処理を実行する。処理を終了する。

0095

従って、例えば外部の通信装置が第2の伝送装置の外部入力信号123に信号処理を要求すると、第2の伝送装置は直ちに割り込み信号を第1の伝送装置に伝送する。データ信号の伝送中に、割り込み信号を伝送することも出来る。実施例2の伝送システムは第1の伝送モード及び第2の伝送モードを有するが、更に多くの伝送モードを有していても良い。

0096

実施例の伝送装置及び伝送方法においては、シンクロナスデータ伝送を実施しているが、これに限定されるものではない。クロックライン933を通じて伝送されるクロック信号を使用する発明を除き、本発明はアシンクロナス非同期)データ伝送にも適用可能である。実施例においてはデジタル信号処理装置及びそのオプション装置を有する伝送システムを例示したが、これに限定されるものではない。例えば、本発明を2個のデジタル信号処理装置の相互の通信に適用することも出来る。

発明の効果

0097

本発明によれば、少ない入出力端子で(専用の割り込み信号ラインを有することなく)、割り込み信号を伝送可能な(高い応答性を有する)伝送システム及び伝送方法を実現できるという有利な効果が得られる。これにより、専用の割り込み信号ラインを有する伝送装置に比べて、小型で安価な伝送装置を実現できる。本発明によれば、割り込み信号の専用ラインを持たない規格(例えばSDカードの規格)に従い(互換性を失うことなく)、且つ割り込み信号を伝送可能な(高い応答性を有する)伝送システム及び伝送方法を実現できるという有利な効果が得られる。これにより、割り込み信号を利用して高い応答性を有するマスター/スレーブ型伝送システム及び伝送方法を実現出来る。本発明によれば、データ信号の直後と次のデータ信号の直前にデータ信号も割り込み信号も伝送されない期間を設け、当該期間に割り込み信号とデータ信号とをスイッチングすることにより、高い動作周波数で動作する高速の伝送装置、伝送システム及び伝送方法を実現出来るという有利な効果が得られる。

0098

本発明によれば、コマンド信号を伝送後にデータ信号を伝送するプロトコル(例えばSDカードの規格)を有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する(高い応答性を有する)伝送装置及び伝送方法を実現できるという有利な効果が得られる。本発明によれば、データ信号の伝送完了後に設けられたデータ信号の伝送禁止期間を利用して割り込み信号を伝送することにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送出来(高い応答性を有し)且つ通信プロトコルに準拠した伝送装置及び伝送方法を実現できるという有利な効果が得られる。本発明によれば、データ信号及び割り込み信号を確実に伝送する伝送装置及び伝送方法を実現できるという有利な効果が得られる。

0099

本発明によれば、伝送するデータ信号の情報量が大きい場合にも、一定期間内に確実に割り込み信号を伝送できる伝送装置及び伝送方法を実現できるという有利な効果が得られる。本発明によれば、第2の伝送モードを選択することによりいつでも割り込み信号を伝送することが出来、高い応答性を有する伝送システム及び伝送方法を実現できるという有利な効果が得られる。

図面の簡単な説明

0100

図1本発明の実施例の伝送システムのブロック図
図2本発明の実施例1の伝送方法のフローチャート
図3本発明の実施例1の割り込み信号の伝送期間を説明するためのタイムチャート
図4本発明の実施例1の伝送装置のデータ信号の生成ブロックの構成図
図5本発明の実施例1のデータ信号の生成方法のフローチャート
図6本発明の実施例1の伝送システムにおける第1の伝送装置と第2の伝送装置との間の種々の信号伝送を示すタイムチャート
図7本発明の実施例2の伝送システムの伝送モードを示す図
図8本発明の実施例2の伝送方法のフローチャート
図9従来の伝送システムのブロック図
図10従来の伝送システムにおける第1の伝送装置と第2の伝送装置との間の種々の信号伝送を示すタイムチャート

--

0101

101、901 第1の伝送装置
102、902 第2の伝送装置
111、911 CPU
112、912 第1のバッファメモリ
113、913 第1の入出力部
114割り込み信号検出部
115、127、914、925内部バス
121、921 制御部
122、922 第2のバッファメモリ
123、923 外部入出力部
124、924 第2の入出力部
125、141データ信号休止期間検出部
126 割り込み信号生成部
131、931コマンドライン
132、701、702、703、704、932データライン
133、933クロックライン
134、934電源ライン
135、935グラウンドライン
151セレクタ
152 データ信号入出力部
401 データ信号生成部
402 データ信号分割部
403 データ信号送出部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ