図面 (/)

この項目の情報は公開日時点(2002年10月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

実装部分の構造若しくは実装手順を改良することにより、実装工程の工数実装時間を低減し、しかも実装工程の歩留まりを向上させることの可能な新規表示装置及びその製造方法を提供する。

解決手段

液晶パネル30は基板31と基板32との間のシール材33に取り囲まれた領域に液晶34が封入されたものである。その一方の基板31には基板張出部31Tが設けられている。この基板張出部31Tの表面上には一体の異方性導電膜41が貼着され、この上に半導体ICチップ45と、フレキシブル配線基板47の第2接続部47Bが共に実装されている。

概要

背景

一般に、液晶表示装置を構成するための液晶パネルは、一対の基板間に液晶封入したセル構造を備えている。図8は従来の液晶パネル10の平面構造を示すものである。液晶パネル10は、ガラスプラスチック等からなる基板11と基板12とがシール材13を介して貼り合せられてなり、基板11と12の間のシール材13の内側領域には、シール材13に設けられた開口13aから液晶14が注入され、その後、封止材15によって開口13aが封鎖されている。

ここで、基板11には、基板12の外形よりも外側に張り出してなる基板張出部11Tが設けられ、また、基板12には、基板11の外形よりも外側に張り出してなる基板張出部12Tが設けられている。これらの基板張出部11T,12Tの表面上には、半導体ICチップ25,26が実装され、また、フレキシブル配線基板27もまた実装されている。

上記のような液晶パネル10に半導体チップ25,26及びフレキシブル配線基板27を実装する工程は、以下の通りである。まず、基板張出部11Tには、異方性導電膜(ACF:Anisotropic Conductive Film)21が貼着され、この異方性導電膜21上に半導体ICチップ25が実装される。この実装時においては、図9に示すように、半導体ICチップ25の第1端子25a及び第2端子25bが基板張出部11Tの表面上に形成された第1配線11a及び第2配線11bに対応するように半導体ICチップ25が異方性導電膜21上に位置決めされる。その後、半導体ICチップ25を基板張出部11T上に所定圧力を加えて圧着させながら所定温度に加熱し、それによって異方性導電膜21の樹脂基材が溶解して押しつぶされ、樹脂基材中混入されていた導電性粒子が半導体ICチップ25の第1端子25a及び第2端子25bと第1配線11a及び第2配線11bとの間に介在した状態となり、相互に対応する端子と配線との間のみが導電接続された状態で固着される。

また、上記と同様にして、基板張出部12T上にも異方性導電膜23が貼着され、この異方性導電膜23を介して半導体ICチップ26が実装される。

その後、基板張出部11Tには別の異方性導電膜22が貼着され、基板張出部12Tには異方性導電膜24が貼着される。そして、フレキシブル配線基板27の第1接続部27Aが異方性導電膜24上に、フレキシブル配線基板27の第2接続部27Bが異方性導電膜22上に配置される。その後、上記と同様に加圧・加熱によって第1接続部27A及び第2接続部27Bを異方性導電膜22,24を介して基板張出部11T,12T上に実装する。ここで、図9には、第2接続部27Bの第2配線27Baが異方性導電膜22を介して基板張出部11Tの表面上に設けられた第2配線11bに導電接続されている状態が示されている。

概要

実装部分の構造若しくは実装手順を改良することにより、実装工程の工数実装時間を低減し、しかも実装工程の歩留まりを向上させることの可能な新規表示装置及びその製造方法を提供する。

液晶パネル30は基板31と基板32との間のシール材33に取り囲まれた領域に液晶34が封入されたものである。その一方の基板31には基板張出部31Tが設けられている。この基板張出部31Tの表面上には一体の異方性導電膜41が貼着され、この上に半導体ICチップ45と、フレキシブル配線基板47の第2接続部47Bが共に実装されている。

目的

そこで本発明は上記問題点を解決するものであり、その課題は、実装部分の構造若しくは実装手順を改良することにより、実装工程の工数や実装時間を低減し、しかも実装工程の歩留まりを向上させることの可能な新規の表示装置及びその製造方法を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表示パネルを構成する少なくとも一枚の基板を有し、該基板上に実装された第1部材及び第2部材を備えた表示装置であって、前記第1部材及び前記第2部材が共通の異方性導電膜を介して実装されていることを特徴とする表示装置。

請求項2

前記第1部材と前記第2部材とが相互に異なる形状、構造、若しくは材質で構成されていることを特徴とする請求項1に記載の表示装置。

請求項3

前記第1部材が電子部品であり、前記第2部品配線部材であることを特徴とする請求項2に記載の表示装置。

請求項4

前記表示パネルは一対の基板を有し、前記一対の基板のうち一方の基板が前記基板であり、前記一方の基板は他方の前記基板の外形よりも外側に張り出してなる基板張出部を備え、前記第1部材及び前記第2部材が共に前記基板張出部上に実装されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の表示装置。

請求項5

前記基板上における前記第1部材の実装領域と、前記第2部材の実装領域とが1mm以上の距離を隔てて配置されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の表示装置。

請求項6

前記基板上には、前記第1部材と前記第2部材のうち少なくとも一方の部材を、他方の部材の実装領域に対する距離が変化する方向にアライメントするためのアライメントマークが形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の表示装置。

請求項7

前記一方の部材には、前記基板上に形成されたアライメントマークに対応する対応マークが形成されていることを特徴とする請求項6に記載の表示装置。

請求項8

表示パネルを構成する少なくとも一枚の基板を有する表示装置の製造方法において、前記基板上に一体の異方性導電膜を配置するACF配置工程と、前記異方性導電膜を介して前記基板上に第1部材を実装する第1実装工程と、前記異方性導電膜を介して前記基板上に第2部材を実装する第2実装工程と、を有することを特徴とする表示装置の製造方法。

請求項9

前記第1実装工程と前記第2実装工程とを順次に行うことを特徴とする請求項8に記載の表示装置の製造方法。

請求項10

前記第1部材が電子部品であり、前記第2部品が配線部材であることを特徴とする請求項8又は請求項9のいずれか1項に記載の表示装置の製造方法。

請求項11

前記表示パネルは一対の基板を有し、前記一対の基板のうち一方の基板が前記基板であり、前記一方の基板は他方の基板の外形よりも外側に張り出してなる基板張出部を備え、前記第1部材及び前記第2部材を共に前記基板張出部上に実装することを特徴とする請求項8乃至請求項10のいずれか1項に記載の表示装置の製造方法。

請求項12

前記基板上における前記第1部材の実装領域と、前記第2部材の実装領域とが1mm以上の距離を隔てて配置されるように実装を行うことを特徴とする請求項8乃至請求項11のいずれか1項に記載の表示装置の製造方法。

請求項13

請求項1乃至請求項7のいずれか1項に記載の表示装置と、該表示装置を制御する制御手段とを備えた電子機器

技術分野

0001

本発明は表示装置及びその製造方法並びに電子機器係り、特に、基板表面上に電子部品実装してなる表示装置を構成する場合に好適な実装技術に関する。

背景技術

0002

一般に、液晶表示装置を構成するための液晶パネルは、一対の基板間に液晶封入したセル構造を備えている。図8は従来の液晶パネル10の平面構造を示すものである。液晶パネル10は、ガラスプラスチック等からなる基板11と基板12とがシール材13を介して貼り合せられてなり、基板11と12の間のシール材13の内側領域には、シール材13に設けられた開口13aから液晶14が注入され、その後、封止材15によって開口13aが封鎖されている。

0003

ここで、基板11には、基板12の外形よりも外側に張り出してなる基板張出部11Tが設けられ、また、基板12には、基板11の外形よりも外側に張り出してなる基板張出部12Tが設けられている。これらの基板張出部11T,12Tの表面上には、半導体ICチップ25,26が実装され、また、フレキシブル配線基板27もまた実装されている。

0004

上記のような液晶パネル10に半導体チップ25,26及びフレキシブル配線基板27を実装する工程は、以下の通りである。まず、基板張出部11Tには、異方性導電膜(ACF:Anisotropic Conductive Film)21が貼着され、この異方性導電膜21上に半導体ICチップ25が実装される。この実装時においては、図9に示すように、半導体ICチップ25の第1端子25a及び第2端子25bが基板張出部11Tの表面上に形成された第1配線11a及び第2配線11bに対応するように半導体ICチップ25が異方性導電膜21上に位置決めされる。その後、半導体ICチップ25を基板張出部11T上に所定圧力を加えて圧着させながら所定温度に加熱し、それによって異方性導電膜21の樹脂基材が溶解して押しつぶされ、樹脂基材中混入されていた導電性粒子が半導体ICチップ25の第1端子25a及び第2端子25bと第1配線11a及び第2配線11bとの間に介在した状態となり、相互に対応する端子と配線との間のみが導電接続された状態で固着される。

0005

また、上記と同様にして、基板張出部12T上にも異方性導電膜23が貼着され、この異方性導電膜23を介して半導体ICチップ26が実装される。

0006

その後、基板張出部11Tには別の異方性導電膜22が貼着され、基板張出部12Tには異方性導電膜24が貼着される。そして、フレキシブル配線基板27の第1接続部27Aが異方性導電膜24上に、フレキシブル配線基板27の第2接続部27Bが異方性導電膜22上に配置される。その後、上記と同様に加圧・加熱によって第1接続部27A及び第2接続部27Bを異方性導電膜22,24を介して基板張出部11T,12T上に実装する。ここで、図9には、第2接続部27Bの第2配線27Baが異方性導電膜22を介して基板張出部11Tの表面上に設けられた第2配線11bに導電接続されている状態が示されている。

発明が解決しようとする課題

0007

しかしながら、上記従来の液晶パネル10に対する半導体ICチップ25,26及びフレキシブル配線基板27の実装工程においては、異方性導電膜21,23の貼着、半導体ICチップ25,26の実装、異方性導電膜22,24の貼着、フレキシブル配線基板27の実装の各段階を順次に行う必要があるので、実装工程の工数が多く、実装設備もまた大型化し、しかも、実装時間がかかるという問題点がある。

0008

また、異方性導電膜22,24を貼着する場合には、既に実装されている半導体ICチップ25,26を避けるようにして貼着する必要があるので、貼着作業が困難になり、異方性導電膜の貼着位置にずれが生じ易いため、実装工程の歩留まりを低下させているという問題点もある。

0009

そこで本発明は上記問題点を解決するものであり、その課題は、実装部分の構造若しくは実装手順を改良することにより、実装工程の工数や実装時間を低減し、しかも実装工程の歩留まりを向上させることの可能な新規の表示装置及びその製造方法を提供することにある。

課題を解決するための手段

0010

上記課題を解決するために本発明の表示装置は、表示パネルを構成する少なくとも一枚の基板を有し、該基板上に実装された第1部材及び第2部材を備えた表示装置であって、前記第1部材及び前記第2部材が共通の異方性導電膜を介して実装されていることを特徴とする。

0011

この発明によれば、第1部材と第2部材が共通の異方性導電膜を介して実装されていることにより、第1部材と第2部材を実装する度に別々の異方性導電膜を配置する必要がないので、実装工程における工数を低減し、実装時間を短縮することができる。また、第1部材と第2部材のうち一方の部材を実装し終わった後に、この部材を避けるようにして他方の部材を実装するための異方性導電膜を基板上に配置するといった困難な作業を行う必要がないので、実装工程の作業性や歩留まりも向上させることができる。さらに、第1部材及び第2部材が共通の異方性導電膜を介して実装されていることにより、第1部材と第2部材との間に形成された配線パターンが存在する場合には、この配線パターンを異方性導電膜によって保護することが可能になる。

0012

本発明において、前記第1部材と前記第2部材とが相互に異なる形状、構造、若しくは材質で構成されていることが好ましい。この手段によれば、第1部材と第2部材とが相互に異なる形状、構造若しくは材質で構成されている場合には、その実装条件を変える必要があることにより第1部材と第2部材とを同時に実装することができず、第1部材と第2部材のうち一方の部材を先に実装し、他方の部材を後に実装する必要がある。この場合には、従来においては他方の部材を実装するための異方性導電膜を配置するときに一方の部材を避けながら配置作業を行う必要があるが、本発明においては、このような一方の部材を避けながらの異方性導電膜の配置作業が不要となる。したがって、実装時間を短縮することができるとともに、異方性導電膜の位置ズレ等の配置不良が発生しにくくなるので、実装不良を低減し、製造工程の歩留まりを向上させることができる。

0013

本発明において、前記第1部材が電子部品であり、前記第2部品配線部材であることが好ましい。この場合、電子部品としては、半導体ICチップや受動素子(例えば表面実装タイプコンデンサインダクタ等)など、配線部材としてはフレキシブル配線基板、TAB(Tape Automated Bonding)基板などが挙げられる。電子部品としては、表示パネルを駆動するための駆動信号を出力する駆動回路の全部若しくは一部を構成するものであることが望ましい。また、配線部材としては、電子部品に対して外部から電源電位制御信号を送る配線経路の全部若しくは一部を構成するものであることが望ましい。

0014

本発明において、前記表示パネルは一対の基板を有し、一方の基板が前記基板であり、前記一方の基板は他方の前記基板の外形よりも外側に張り出してなる基板張出部を備え、前記第1部材及び前記第2部材が共に前記基板張出部上に実装されている場合がある。

0015

本発明において、前記基板上における前記第1部材の実装領域と、前記第2部材の実装領域とが1mm以上の距離を隔てて配置されていることが好ましい。この手段によれば、第1部材と第2部材のうち一方の部材を実装する際の加熱によって、1mm以上の距離を隔てて配置される、他方の部材を実装するための異方性導電膜の部分が、実装不能な程度まで熱影響を受けることを防止することができる。

0016

より具体的には、異方性導電膜の厚さを10〜50μm、その熱硬化温度を100〜150℃とし、第1部材と第2部材のうち先に実装する方の加熱温度を200〜250℃、加熱時間が5〜15秒である場合、第1部材の実装領域と第2部材の実装領域とが1.0mm以上離れていることによって、先に実装される実装領域に加えられる熱が他方の実装領域にある異方性導電膜の部分に実質的に影響しないように構成できる。特に、前記距離を1.5mm以上とすることによって、後に実装される実装領域において、より良好な状態で実装を行うことができる。

0017

本発明において、前記基板上には、前記第1部材と前記第2部材のうち少なくとも一方の部材を、他方の部材の実装領域に対する距離が変化する方向にアライメントするためのアライメントマークが形成されていることが好ましい。この手段によれば、他方の部材を実装した後に、アライメントマークに合わせて一方の部材を実装することにより、第1部材の実装領域と第2部材の実装領域との間隔を精度良く設定することができるので、他方の部材の実装時において熱影響を受けた異方性導電膜の部分に他方の部材を実装してしまうことなどを回避することができるため、実装不良を低減することができる。

0018

本発明において、前記一方の部材には、前記基板上に形成されたアライメントマークに対応する対応マークが形成されていることが好ましい。対応マークが形成されていることにより、さらに高精度に実装を行うことが可能になる。

0019

本発明において、前記アライメントマークは、前記基板上に形成された配線パターンの一部により構成されていることが好ましい。この場合に、アライメントマークを配線パターン内の一部の配線自体で構成してもよく、或いは、配線パターン内に形成されたダミー配線で構成してもよい。

0020

本発明において、前記対応マークは、前記配線部材に形成された配線パターンの一部により構成されていることが好ましい。この場合に、対応マークを配線パターン内の一部の配線自体で構成してもよく、或いは、配線パターン内に形成されたダミー配線で構成してもよい。

0021

本発明の表示装置の製造方法は、表示パネルを構成する少なくとも一枚の基板を有する表示装置の製造方法において、前記基板上に一体の異方性導電膜を配置するACF配置工程と、前記異方性導電膜を介して前記基板上に第1部材を実装する第1実装工程と、前記異方性導電膜を介して前記基板上に第2部材を実装する第2実装工程と、を有することを特徴とする。

0022

本発明において、前記第1実装工程と前記第2実装工程とを順次に行うことが好ましい。第1実装工程と第2実装工程とを順次に行う場合には、第1実装工程の後に第2実装工程を行う際に、第1部材を回避しながら別の異方性導電膜を配置する必要がなくなる。

0023

本発明において、前記第1部材が電子部品であり、前記第2部品が配線部材であることが好ましい。

0024

本発明において、前記表示パネルは一対の前記基板を有し、一方の前記基板が他方の前記基板の外形よりも外側に張り出してなる基板張出部を備え、前記第1部材及び前記第2部材を共に前記基板張出部上に実装することが好ましい。

0025

本発明において、前記基板上における前記第1部材の実装領域と、前記第2部材の実装領域とが1mm以上の距離を隔てて配置されるように実装を行うことが好ましい。

0026

本発明の電子機器は、上記いずれかに記載の表示装置と、該表示装置を制御する制御手段とを備えたものである。

発明を実施するための最良の形態

0027

次に、添付図面を参照して本発明に係る表示装置及びその製造方法並びに電子機器の実施形態について詳細に説明する。

0028

[第1実施形態]図1は、本発明に係る表示装置の一例としての液晶パネル30の構造を示す概略平面図であり、図2は、図1のII−II線に沿って切断した状態を示す拡大部分断面図である。液晶パネル30は、基板31と基板32とがシール材33を介して貼り合せられ、シール材33の開口33aから液晶34を注入し、開口33aを封止材35によって封鎖することにより構成されている。

0029

液晶パネル30には、上記従来の液晶パネルと同様に、基板31に基板張出部31Tが形成され、基板32に基板張出部32Tが形成されている。基板張出部31Tの表面上には半導体ICチップ45が実装され、基板張出部32Tの表面(図示背面)上には半導体ICチップ46が実装されている。また、基板張出部31T,32Tには、フレキシブル配線基板47が実装されている。

0030

基板張出部31Tの表面上には、シール材33の内側において基板31の表面上に形成された図示しない電極パターンから引き出された配線パターンが形成され、この配線パターンには、図2に示す複数の第1配線31aが含まれる。また、基板張出部31Tの表面上には第1配線31aとは別途形成された複数の第2配線31bが形成されている。

0031

また、基板張出部32Tの表面上にも、シール材33の内側において基板32の表面上に形成された図示しない電極パターンから引き出された図示しない配線パターンが形成されている。この配線パターンには複数の第1配線(図示せず)が含まれる。また、基板張出部32Tの表面上には、これらの第1配線とは別途形成された複数の第2配線(図示せず)が形成されている。

0032

なお、本実施形態において、基板張出部32T上の異方性導電膜43,44、これを介して実装された半導体ICチップ46及びフレキシブル配線基板47の第1配線部47Aは、図8及び図9に示す従来の液晶パネル10における基板張出部12T上の異方性導電膜23,24、これを介して実装された半導体ICチップ26及びフレキシブル配線基板27の第1配線部27Aと同様であるので、これらの説明は省略する。

0033

本実施形態においては、基板張出部31Tの表面上に一体の異方性導電膜41が貼着され、この上に半導体ICチップ45と、フレキシブル配線基板47の第2接続部47Bが共に実装されている。半導体ICチップ45は、図2に示すように、上記第1配線31aに対応した第1端子45aと、上記第2配線31bに対応した第2端子45bとを備え、これらが相互に対応する位置に位置決めされた上で異方性導電膜41を介して実装されている。また、フレキシブル配線基板47の第2接続部47Bは、FPC配線47Baを上記第2配線31b上に対応するように位置決めされ、異方性導電膜41を介して同様に実装されている。

0034

ここで、共通の異方性導電膜41を介して実装された半導体ICチップ45の実装領域と、フレキシブル配線基板47の第2接続部47Bの実装領域との間の距離Lgapは、1mm以上、好ましくは1.5mm以上になるように設定されている。

0035

図3は、図2に示す半導体ICチップ45及びフレキシブル配線基板47の第2接続部47Bの実装部分の拡大平面図である。図3(a)には、半導体ICチップ45を実装した直後における基板張出部31T上の様子を示す。基板張出部31T上に形成された第1配線31a及び第2配線31bは半導体ICチップ45に接続され、第2配線31bは、フレキシブル配線基板47の第2接続部47Bの実装領域まで延長形成されている。

0036

第2配線31bの延長方向の両側には一対の第2配線31cが形成され、この第2配線31cは、第2接続部47Bの実装領域において、その幅方向蛇行した蛇行パターン形状のアライメントマーク31cAを有している。このアライメントマーク31cAの延長方向中央には基準パターン部31c−1が形成され、この基準パターン部31c−1の延長方向両側に、幅方向にずれるように形成された一対の幅シフトパターン部31c−2が形成されている。

0037

図3(b)には、フレキシブル配線基板47の第2接続部47Bの配線パターン形状を示す。この第2接続部47Bには、上記第2配線31b,31cと対応する間隔で平行に伸びるFPC配線47Ba、47Bbが形成されている。FPC配線47Bbは、複数のFPC配線47Baの幅方向両側にそれぞれ配置されている。FPC配線47Bbは、基板張出部31T上に形成された上記第2配線31cに設けられた蛇行パターン形状を有するアライメントマーク31cAに対応した位置に、幅方向外側に突出する突起部47Bb−1をそれぞれ備えている。

0038

フレキシブル配線基板47の第2接続部47Bを実装する場合には、そのFPC配線47Bbに形成された一対の突起部47Bb−1が、第2配線31cの基準パターン部31c−1にそれぞれ合致するように、画像処理により、或いは、カメラ顕微鏡等を肉眼で見ながらアライメントを行う。すなわち、基準パターン部31c−1を含むアライメントマーク31cAに対して、対応マークとしての突起部47Bb−1を整合させるようにして、フレキシブル配線基板47の第2接続部47Bを基板張出部31T上に位置決めし、実装を行う。

0039

上記のように、フレキシブル配線基板47の第2接続部47Bに対しては、基板張出部31T上に、この第2接続部47Bを半導体ICチップ45に向かう方向に位置決めするためのアライメントマーク31cAが形成され、これを第2接続部47Bに設けられた突起部47Bb−1に対応させるようにして位置決めするので、半導体ICチップ45の実装領域と、フレキシブル配線基板47の実装領域との間の距離Lgapを正確に設定することができる。

0040

なお、上記アライメントマーク31cA及び対応マークである突起部47Bb−1は、共に実際の配線である第2配線31c及びFPC配線47bに形成されているが、それぞれのマークが実際の配線として用いられることのないダミーパターンとして形成されていても構わない。

0041

次に、上記基板張出部31Tの表面上の半導体ICチップ45及びフレキシブル配線基板47の第2接続部47Bの実装工程について、図4を参照してより詳細に説明する。

0042

この実装工程においては、まず、図4(a)に示すように、異方性導電膜41を基板張出部31T上に貼着する。この異方性導電膜41は、熱硬化性の樹脂基材中に微細な導電性粒子が多数分散されたものであり、粘着性を呈するものである。異方性導電膜41としては、例えば、厚さ10〜50μm、好ましくは18〜25μm程度の厚さのものを用いる。

0043

次に、図4(b)に示すように、異方性導電膜41の上に半導体ICチップ45を位置決めした状態で配置する。その後、上方から加熱ヘッド48を半導体ICチップ48上に当接させ、所定圧力で押圧するとともに加熱する。この加圧・加熱条件としては、例えば、加熱温度を200〜250℃、好ましくは約230℃とし、加圧力を約78〜118[N](8〜12kgf)、好ましくは約98[N](10kgf)として、加圧・加熱時間を5〜10秒とする。

0044

次に、フレキシブル配線基板47を位置決めし、第2接続部47Bが第2配線31b,31c上の異方性導電膜41の表面上にくるように配置する。このとき、図3に示すように、アライメントマーク31cAの基準パターン部31c−1上に、突起部47Bb−1が配置されるようにして位置決めする。その後、上方から図4(c)に示すように加熱ヘッド49をフレキシブル配線基板47上に当接させ、所定圧力で押圧するとともに加熱する。この加圧・加熱条件としては、例えば、加熱温度を180〜230℃、好ましくは約210℃とし、加圧力を29〜49[N](3〜5kgf)、好ましくは約39[N](4kgf)として、加圧・加熱時間を8〜12秒とする。

0045

なお、上記説明では、基板張出部31T上の実装工程のみについて言及したが、液晶パネル30を製造する方法としては、基板張出部31Tへの異方性導電膜41の貼着と半導体ICチップ45の実装、及び、基板張出部32Tへの異方性導電膜43の貼着と半導体ICチップ46の実装を、適宜の手順にて行い、その後、異方性導電膜44を貼着させ、最後に、フレキシブル配線基板47の第1接続部47Aと第2接続部47Bを一括して実装する。

0046

本実施形態においては、一体の異方性導電膜41を介して半導体ICチップ45及びフレキシブル配線基板47の双方を基板張出部31T上にて実装しているので、異方性導電膜41の貼着工程を1回のみとすることができ、工数を削減することができる。また、従来構造においては、半導体ICチップ45を実装した後に、その隣接部位に別の異方性導電膜を貼着しようとすると、半導体ICチップ45を避けるようにして作業を行う必要があるので、異方性導電膜の貼着作業が困難になり、異方性導電膜の位置ズレ等を招来して、フレキシブル配線基板47の実装不良を招く恐れがあるが、本実施形態ではこのようなことは起こらず、確実に実装を行うことができる。

0047

また、従来構造においては、異方性導電膜の貼着作業が困難であるために半導体ICチップ45の実装領域とフレキシブル配線基板47の実装領域との間の距離を大きくする必要があり、その結果、基板張出部31T上の第2配線31b,31cの配線長が長くなり、配線抵抗が増大することによる表示不良を生ずる可能性もあるが、本実施形態では、異方性導電膜の熱影響を避けるために距離Lgapを上述のように1mm以上に設定する必要はあるものの、作業困難の理由に基づく余分な距離を設ける必要がなくなるので、上記配線抵抗の増大も抑制できる。

0048

[第2実施形態]図5は、上記実施形態とは異なる第2実施態様の液晶パネル50の平面構造を示す概略平面図である。この液晶パネル50において、基板51、基板52、シール材53、開口53a、液晶54、封止材55、異方性導電膜61、半導体ICチップ65,66及びフレキシブル配線基板67は、上記第1実施形態の液晶パネル30における基板31、基板32、シール材33、開口33a、液晶34、封止材35、異方性導電膜41、半導体ICチップ45,46及びフレキシブル配線基板47と同様であるので、これらの説明は省略する。

0049

この液晶パネル50においては、基板52に設けられた基板張出部52Tの表面上に、一体の異方性導電膜63(図示斜線)が貼着され、この異方性導電膜63を介して、半導体ICチップ66とフレキシブル配線基板67の第1接続部67Aが共に実装されている点で、上記第1実施形態とは異なる。

0050

この液晶パネル50においては、共通の異方性導電膜63を介して半導体ICチップ66とフレキシブル配線基板67とが共に実装されているので、上記第1実施形態と同様に、或いは、基板張出部51T上の異方性導電膜61及び半導体ICチップ65及びフレキシブル配線基板67の第2接続部67Bと場合と同様に、基板張出部52T上の実装工程における工数が削減され、迅速かつ確実に実装を行うことが可能になる。

0051

ここで、基板張出部52T上において、共通の異方性導電膜63上に実装された半導体ICチップ66の実装領域と、フレキシブル配線基板67の第1接続部67Aの実装領域との間の距離Mgapは、上記第1実施形態と同様に、約1mm以上であることが好ましい。この場合、基板張出部51T上への異方性導電膜61の貼着と半導体ICチップ65の実装、及び、基板張出部52T上への異方性導電膜63の貼着と半導体ICチップ66の実装を適宜の手順にて行った後に、一括してフレキシブル配線基板67の第1接続部67Aと第2接続部67Bを、異方性導電膜61,63を介して実装する。

0052

なお、基板張出部52T上の実装条件及び実装手順は、上記第1実施形態における基板張出部31T上の実装条件及び実装手順と全く同様である。

0053

[第3実施形態]次に、上記液晶パネルを含む液晶装置を電子機器の表示装置として用いる場合の実施形態について説明する。図6は、本実施形態の表示系の構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源71と、表示処理回路72と、電源回路73と、タイミングジェネレータ74とを有する表示制御回路70と、上記第1実施形態の液晶パネル30及び駆動回路40とを有する。駆動回路40は、液晶パネル30に実装された上記半導体ICチップ45,46により構成される。

0054

表示情報出力源71は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスク光記録ディスク等からなるストレージユニットと、デジタル画像信号同調出力する同調回路とを備え、タイミングジェネレータ74によって生成された各種のクロック信号に基づいて、所定フォーマット画像信号等の形で表示情報を表示情報処理回路72に供給するように構成されている。

0055

表示情報処理回路72は、シリアルパラレル変換回路増幅反転回路ローテーション回路ガンマ補正回路クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路40へ供給する。駆動回路40は、走査線駆動回路データ線駆動回路及び検査回路を含む。また、電源回路73は、上述の各構成要素にそれぞれ所定の電圧を供給する。

0056

図7は、本実施形態に係る電子機器の一実施例である携帯電話を示す。この携帯電話100は、ケース体110の内部に回路基板101が配置され、この回路基板101に対して上述の液晶パネル30及び駆動回路40からなる液晶表示装置が実装されている。ケース体110の前面には操作ボタン120が配列され、また、一端部からアンテナ130が出没自在に取付けられている。受話部140の内部にはスピーカが配置され、送話部150の内部にはマイクが内蔵されている。

0057

ケース体110内に設置された液晶パネル30は、表示窓160を通してその表示面(上記のシール材の内側に形成された液晶駆動領域)を視認することができるように構成されている。

0058

以上説明した本発明の表示装置及びその製造方法並びに電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記の各実施形態では、2枚の基板のそれぞれに基板張出部が設けられている液晶パネルを用いているが、一方の基板にのみ基板張出部が設けられていてもよい。

0059

また、上記の各実施形態では、いずれも液晶パネルを有する液晶表示装置を例として説明しているが、液晶表示装置以外のエレクトロルミネッセンス表示装置有機エレクトロルミネッセンス表示装置プラズマディスプレイ装置など、少なくとも一枚の基板を有する各種の表示装置に対しても同様に適用することができる。

発明の効果

0060

以上、説明したように本発明によれば、異方性導電膜を介して行われる実装工程の工数を削減し、実装時間を短縮することができ、また、実装不良の低減や歩留まり向上を図ることができる。

図面の簡単な説明

0061

図1本発明に係る第1実施形態の液晶パネルの概略構成を示す概略平面図である。
図2図1のII−II線に沿って切断した状態を示す概略断面図である。
図3第1実施形態における基板張出部上の構造を示す概略拡大平面図(a)及び(b)である。
図4第1実施形態の実装工程の手順を示す工程説明図(a)〜(c)である。
図5本発明に係る第2実施形態の液晶パネルの概略構成を示す概略平面図である。
図6本発明に係る第3実施形態の電子機器における液晶表示装置及びその表示制御回路の構成を示す概略構成図である。
図7電子機器の具体例としての携帯電話を示す概略斜視図である。
図8従来の液晶パネルの平面構造を示す概略平面図である。
図9従来の液晶パネルにおける基板張出部上の実装部分の概略断面図である。

--

0062

30,50液晶パネル
31,32,51,52基板
31T,32T,51T,52T 基板張出部
31a 第1配線
31b,31c 第2配線
31cAアライメントマーク
31c−1基準パターン部
31c−2 幅シフトパターン部
33,53シール材
34,54液晶
41,43,44、61,63 異方性導電膜
45,46,65,66半導体ICチップ
45a 第1端子
45b 第2端子
47,67フレキシブル配線基板
47A,67A 第1接続部
47B,67B 第2接続部
47Ba,47BbFPC配線
47Bb−1突起部(対応マーク)
Lgap,Mgap (実装領域間の)距離

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • マクセルホールディングス株式会社の「 コーティング組成物、導電性膜及び液晶表示パネル」が 公開されました。( 2019/09/19)

    【課題】薄型化された液晶表示パネルのタッチ検出感度、動作の経時安定性等のタッチパネル性能を向上させることができるコーティング組成物、導電性膜を提供すること。【解決手段】鎖状導電性無機粒子と、バインダと... 詳細

  • JNC株式会社の「 調光用液晶組成物および液晶調光素子」が 公開されました。( 2019/09/12)

    【課題・解決手段】高い上限温度、低い下限温度、小さな粘度、大きな光学異方性、正に大きな誘電率異方性のような特性の少なくとも1つを充足する、またはこれらの特性の少なくとも2つのあいだで適切なバランスを有... 詳細

  • AGC株式会社の「 積層体の製造方法」が 公開されました。( 2019/09/12)

    【課題・解決手段】第1板状部材と第2板状部材とを接着層を介して積層する積層体の製造方法であって、押圧部材により前記第2板状部材を前記第1板状部材に押圧し、前記第1板状部材と前記第2板状部材とが貼合する... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ