図面 (/)

技術 半導体装置及びその製造方法

出願人 パナソニック株式会社
発明者 杉山典三
出願日 2001年4月5日 (20年1ヶ月経過) 出願番号 2001-106765
公開日 2002年10月18日 (18年7ヶ月経過) 公開番号 2002-305197
状態 特許登録済
技術分野 半導体集積回路装置の内部配線 洗浄、機械加工
主要キーワード 他部領域 密集度合い 配線形成領域 研磨除去 膜厚減少 タングステン合金 接続孔 エロージョン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年10月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

CMP法におけるエロージョンを抑制し、複数の配線あるいはプラグ密集して形成されている絶縁膜平坦化を図る。

解決手段

基板1上に形成された第1の絶縁膜2に凹部3を形成する。その後、凹部3内に第1の絶縁膜2よりもCMP法における研磨速度の遅い第2の絶縁膜4を形成する。そして、第1の絶縁膜2及び第2の絶縁膜4を所定の深さまでエッチングして溝5a、5b、5c、5dを形成した後、全面にバリア膜6及び金属膜7を形成する。その後、CMP法によって金属膜7及びバリア膜6を研磨し、溝5a、5b、5c、5d内にそれぞれバリア膜6a、6b、6c、6dと金属膜7a、7b、7c、7dからなる配線8a、8b、8c、8dを形成する。その後、CMP法により第1の絶縁膜2及び第2の絶縁膜4の一部を研磨して表面の平坦化を行う。

概要

背景

従来、配線プラグなどを形成する方法として、CMP法を用いて絶縁膜に設けられた溝や接続孔などの凹部内に金属膜を埋め込んで形成する方法がある。

以下、従来の半導体装置の製造方法について説明する。図5(a)〜図5(c)は、CMP法を用いて配線を形成する従来の半導体装置の製造工程を示す断面図である。

まず、図5(a)に示す工程で、基板51上に膜厚1000nmの酸化膜からなる絶縁膜52を形成する。その後、フォトリソグラフィー技術及びドライエッチング技術を用いて、絶縁膜52における埋め込み配線形成領域に深さ600nmの溝53を形成する。このとき、溝53aは孤立して形成されているのに対して、溝53b、53c、53dは密集して形成されている。

次に、図5(b)に示す工程で、溝53を含む絶縁膜52上の全面に厚み30nmのTa及びTaNからなるバリア膜54を形成した後、銅または銅合金を主成分とする銅膜からなる金属膜55を900nm程度の厚みで堆積する。

次に、図5(c)に示す工程で、絶縁膜52上の金属膜55及びバリア膜54をCMP法を用いて研磨除去する。これによって、溝53a内にはバリア膜54aと金属膜55aからなる配線56a、溝53b内にはバリア膜54bと金属膜55bからなる配線56b、溝53c内にはバリア膜54cと金属膜55cからなる配線56c、溝53d内にはバリア膜54dと金属膜55dからなる配線56dがそれぞれ形成される。

概要

CMP法におけるエロージョンを抑制し、複数の配線あるいはプラグが密集して形成されている絶縁膜の平坦化を図る。

基板1上に形成された第1の絶縁膜2に凹部3を形成する。その後、凹部3内に第1の絶縁膜2よりもCMP法における研磨速度の遅い第2の絶縁膜4を形成する。そして、第1の絶縁膜2及び第2の絶縁膜4を所定の深さまでエッチングして溝5a、5b、5c、5dを形成した後、全面にバリア膜6及び金属膜7を形成する。その後、CMP法によって金属膜7及びバリア膜6を研磨し、溝5a、5b、5c、5d内にそれぞれバリア膜6a、6b、6c、6dと金属膜7a、7b、7c、7dからなる配線8a、8b、8c、8dを形成する。その後、CMP法により第1の絶縁膜2及び第2の絶縁膜4の一部を研磨して表面の平坦化を行う。

目的

本発明の目的は、CMP法におけるエロージョンを抑制し、複数の配線あるいはプラグが密集して形成されている絶縁膜の表面が平坦化されている半導体装置及びその製造方法を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
3件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に形成された第1の絶縁膜と、前記第1の絶縁膜を所定の深さまで除去して形成された凹部と、前記凹部内に埋め込まれた第2の絶縁膜と、少なくとも前記第2の絶縁膜をエッチングして形成された複数の溝または接続孔と、前記複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、前記第2の絶縁膜は、前記第1の絶縁膜に比べてCMP法による研磨速度が遅く、CMP法によって前記第1の絶縁膜の表面と前記複数の配線またはプラグが形成された前記第2の絶縁膜の表面とが平坦化されていることを特徴とする半導体装置

請求項2

請求項1記載の半導体装置において、前記複数の溝または接続孔は、前記第2の絶縁膜を貫通し、下地の前記第1の絶縁膜を所定の深さまでエッチングして設けられていることを特徴とする半導体装置。

請求項3

請求項1または2記載の半導体装置において、前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置。

請求項4

基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上の一部領域に形成された第2の絶縁膜と、前記第1の絶縁膜上の他部領域に前記第2の絶縁膜に接して形成された第3の絶縁膜と、少なくとも前記第2の絶縁膜をエッチングして形成された複数の溝または接続孔と、前記複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、前記第2の絶縁膜は、前記第3の絶縁膜に比べてCMP法による研磨速度が遅く、CMP法によって前記第3の絶縁膜の表面と前記複数の配線またはプラグが形成された前記第2の絶縁膜の表面とが平坦化されていることを特徴とする半導体装置。

請求項5

請求項4記載の半導体装置において、前記複数の溝または接続孔は、前記第2の絶縁膜を貫通し、下地の前記第1の絶縁膜を所定の深さまでエッチングして設けられていることを特徴とする半導体装置。

請求項6

請求項4または5記載の半導体装置において、前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置。

請求項7

基板上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜を所定の深さまで除去して凹部を形成する工程(b)と、前記凹部を含む前記第1の絶縁膜上の全面に、前記第1の絶縁膜よりもCMP法における研磨速度の遅い第2の絶縁膜を形成する工程(c)と、前記第1の絶縁膜上の前記第2の絶縁膜をCMP法によって研磨除去して、前記凹部内のみに前記第2の絶縁膜を残存させる工程(d)と、前記工程(d)の後に、少なくとも前記第2の絶縁膜をエッチングして複数の溝または接続孔を形成する工程(e)と、前記工程(e)の後に、前記基板上の全面に、少なくとも金属膜を形成する工程(f)と、前記金属膜をCMP法によって研磨し、前記複数の溝または接続孔に前記金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程(g)と、前記工程(g)の後に、前記基板上の全面をCMP法によって研磨して、少なくとも前記第1及び第2の絶縁膜の一部を除去する工程(h)とを備えていることを特徴とする半導体装置の製造方法。

請求項8

請求項7記載の半導体装置の製造方法において、前記工程(h)では、前記第2の絶縁膜を全て除去することを特徴とする半導体装置の製造方法。

請求項9

請求項7または8記載の半導体装置の製造方法において、前記工程(e)において、前記複数の溝または接続孔は、前記第2の絶縁膜を貫通し、下地の前記第1の絶縁膜を所定の深さまでエッチングして形成することを特徴とする半導体装置の製造方法。

請求項10

請求項7〜9のうちいずれか1つに記載の半導体装置の製造方法において、前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置の製造方法。

請求項11

基板上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜上の一部領域に第2の絶縁膜を形成する工程(b)と、前記第1の絶縁膜上の他部領域に、前記第2の絶縁膜よりもCMP法における研磨速度の速い第3の絶縁膜を形成する工程(c)と、前記工程(b)及び(c)の後に、少なくとも前記第2の絶縁膜をエッチングして複数の溝または接続孔を形成する工程(d)と、前記工程(d)の後に、前記基板上の全面に、少なくとも金属膜を形成する工程(e)と、前記金属膜をCMP法によって研磨し、前記複数の溝または接続孔に前記金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程(f)と、前記工程(f)の後に、前記基板上の全面をCMP法によって研磨して、少なくとも前記第2及び第3の絶縁膜の一部を除去する工程(g)とを備えていることを特徴とする半導体装置の製造方法。

請求項12

請求項11記載の半導体装置の製造方法において、前記工程(g)では、前記第2の絶縁膜を全て除去することを特徴とする半導体装置の製造方法。

請求項13

請求項11または12記載の半導体装置の製造方法において、前記工程(d)において、前記複数の溝または接続孔は、前記第2の絶縁膜を貫通し、下地の前記第1の絶縁膜を所定の深さまでエッチングして形成することを特徴とする半導体装置の製造方法。

請求項14

請求項11〜13のうちいずれか1つに記載の半導体装置の製造方法において、前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置及びその製造方法に係り、特に絶縁膜に形成した溝又は接続孔化学機械研磨(CMP)法によって金属膜が埋め込まれた配線またはプラグを有する半導体装置及びその製造方法に関する。

背景技術

0002

従来、配線やプラグなどを形成する方法として、CMP法を用いて絶縁膜に設けられた溝や接続孔などの凹部内に金属膜を埋め込んで形成する方法がある。

0003

以下、従来の半導体装置の製造方法について説明する。図5(a)〜図5(c)は、CMP法を用いて配線を形成する従来の半導体装置の製造工程を示す断面図である。

0004

まず、図5(a)に示す工程で、基板51上に膜厚1000nmの酸化膜からなる絶縁膜52を形成する。その後、フォトリソグラフィー技術及びドライエッチング技術を用いて、絶縁膜52における埋め込み配線形成領域に深さ600nmの溝53を形成する。このとき、溝53aは孤立して形成されているのに対して、溝53b、53c、53dは密集して形成されている。

0005

次に、図5(b)に示す工程で、溝53を含む絶縁膜52上の全面に厚み30nmのTa及びTaNからなるバリア膜54を形成した後、銅または銅合金を主成分とする銅膜からなる金属膜55を900nm程度の厚みで堆積する。

0006

次に、図5(c)に示す工程で、絶縁膜52上の金属膜55及びバリア膜54をCMP法を用いて研磨除去する。これによって、溝53a内にはバリア膜54aと金属膜55aからなる配線56a、溝53b内にはバリア膜54bと金属膜55bからなる配線56b、溝53c内にはバリア膜54cと金属膜55cからなる配線56c、溝53d内にはバリア膜54dと金属膜55dからなる配線56dがそれぞれ形成される。

発明が解決しようとする課題

0007

上述した従来の半導体装置の製造方法では、図5(c)に示すように、配線56aのように単独配線だけが形成されている、あるいは、配線が形成されていない低密度配線領域57に比べて、配線56b、56c、56dのように複数の配線が密集して形成されている高密度配線領域58にへこみが生じる、いわゆるエロージョンによって凹部59が形成され平坦化できないという問題がある。

0008

これは、CMP法によって研磨する際に、金属膜55に対する研磨速度が、バリア膜54や絶縁膜52に対する研磨速度よりも大きいため、低密度配線領域57と高密度配線領域58とでは、その絶縁膜52表面に加わる研磨圧力が異なり、高密度配線領域58の方が圧力が高くなる。このため、高密度配線領域58で過剰にCMPが進行し、高密度配線領域58の絶縁膜52は、低密度配線領域57の絶縁膜52よりも多く研磨されるため、凹部59が形成されてしまうという問題が生じる。

0009

本発明の目的は、CMP法におけるエロージョンを抑制し、複数の配線あるいはプラグが密集して形成されている絶縁膜の表面が平坦化されている半導体装置及びその製造方法を提供することにある。

課題を解決するための手段

0010

本発明の第1の半導体装置は、基板上に形成された第1の絶縁膜と、第1の絶縁膜を所定の深さまで除去して形成された凹部と、凹部内に埋め込まれた第2の絶縁膜と、少なくとも第2の絶縁膜をエッチングして形成された複数の溝または接続孔と、複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、第2の絶縁膜は、第1の絶縁膜に比べてCMP法による研磨速度が遅く、CMP法によって第1の絶縁膜の表面と複数の配線またはプラグが形成された第2の絶縁膜の表面とが平坦化されている。

0011

上記第1の半導体装置において、複数の溝または接続孔は、第2の絶縁膜を貫通し、下地の第1の絶縁膜を所定の深さまでエッチングして設けられている。

0012

また、上記第1の半導体装置において、金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。

0013

この第1の実施形態の半導体装置によれば、複数の配線またはプラグが密集して形成される領域には、第1の絶縁膜に比べて研磨速度の遅い第2の絶縁膜が形成されているため、CMP法によるエロージョンが抑制され、配線またはプラグの密集度合いに依存しない平坦な表面を有する構造を得ることができる。従って、配線またはプラグのエロージョンによる膜厚減少段差に起因した信頼性や歩留まりの低下を防止することができ、半導体装置の信頼性や歩留まりの向上を図ることができる。

0014

本発明の第2の半導体装置は、基板上に形成された第1の絶縁膜と、第1の絶縁膜上の一部領域に形成された第2の絶縁膜と、第1の絶縁膜上の他部領域に第2の絶縁膜に接して形成された第3の絶縁膜と、少なくとも第2の絶縁膜をエッチングして形成された複数の溝または接続孔と、複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、第2の絶縁膜は、第3の絶縁膜に比べてCMP法による研磨速度が遅く、CMP法によって第3の絶縁膜の表面と複数の配線またはプラグが形成された第2の絶縁膜の表面とが平坦化されている。

0015

また、上記第2の半導体装置において、複数の溝または接続孔は、第2の絶縁膜を貫通し、下地の第1の絶縁膜を所定の深さまでエッチングして設けられている。

0016

また、上記第2の半導体装置において、金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。

0017

この第2の実施形態の半導体装置によれば、複数の配線またはプラグが密集して形成される領域には、第3の絶縁膜に比べて研磨速度の遅い第2の絶縁膜が形成されているため、CMP法によるエロージョンが抑制され、配線またはプラグの密集度合いに依存しない平坦な表面を有する構造を得ることができる。従って、配線またはプラグのエロージョンによる膜厚減少や段差に起因した信頼性や歩留まりの低下を防止することができ、半導体装置の信頼性や歩留まりの向上を図ることができる。

0018

本発明の第1の半導体装置の製造方法は、基板上に第1の絶縁膜を形成する工程(a)と、第1の絶縁膜を所定の深さまで除去して凹部を形成する工程(b)と、凹部を含む第1の絶縁膜上の全面に、第1の絶縁膜よりもCMP法における研磨速度の遅い第2の絶縁膜を形成する工程(c)と、第1の絶縁膜上の第2の絶縁膜をCMP法によって研磨除去して、凹部内のみに第2の絶縁膜を残存させる工程(d)と、工程(d)の後に、少なくとも第2の絶縁膜をエッチングして複数の溝または接続孔を形成する工程(e)と、工程(e)の後に、基板上の全面に、少なくとも金属膜を形成する工程(f)と、金属膜をCMP法によって研磨し、複数の溝または接続孔に金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程(g)と、工程(g)の後に、基板上の全面をCMP法によって研磨して、少なくとも第1及び第2の絶縁膜の一部を除去する工程(h)とを備えている。

0019

上記第1の半導体装置の製造方法において、工程(h)では、第2の絶縁膜を全て除去しても良い。

0020

また、上記第1の半導体装置の製造方法において、工程(e)における複数の溝または接続孔は、第2の絶縁膜を貫通し、下地の第1の絶縁膜を所定の深さまでエッチングして形成されている。

0021

また、上記第1の半導体装置の製造方法において、金属膜として、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。

0022

この第1の実施形態の半導体装置の製造方法によれば、複数の配線が密集して形成される領域には、研磨速度の遅い第2の絶縁膜が形成されているため、CMP法により金属膜及びバリア膜を研磨除去した際に、エロージョンによって生じる第2の絶縁膜の凹みの深さを低減することができる。さらに、露出した第1の絶縁膜及び第2の絶縁膜をCMP法により所定の厚み分だけ全面研磨することによって、第1の絶縁膜に比べて第2の絶縁膜の方が研磨速度が遅いため、エロージョンによって生じた第2の絶縁膜の凹みを無くし、第1の絶縁膜の表面と第2の絶縁膜の表面とを平坦化することができる。

0023

本発明の第2の半導体装置の製造方法は、基板上に第1の絶縁膜を形成する工程(a)と、第1の絶縁膜上の一部領域に第2の絶縁膜を形成する工程(b)と、第1の絶縁膜上の他部領域に、第2の絶縁膜よりもCMP法における研磨速度の速い第3の絶縁膜を形成する工程(c)と、工程(b)及び(c)の後に、少なくとも第2の絶縁膜をエッチングして複数の溝または接続孔を形成する工程(d)と、工程(d)の後に、基板上の全面に、少なくとも金属膜を形成する工程(e)と、金属膜をCMP法によって研磨し、複数の溝または接続孔に金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程(f)と、工程(f)の後に、基板上の全面をCMP法によって研磨して、少なくとも第2及び第3の絶縁膜の一部を除去する工程(g)とを備えている。

0024

上記第2の半導体装置の製造方法において、工程(g)では、第2の絶縁膜を全て除去しても良い。

0025

また、上記第2の半導体装置の製造方法において、工程(d)における複数の溝または接続孔は、第2の絶縁膜を貫通し、下地の第1の絶縁膜を所定の深さまでエッチングして形成されている。

0026

また、上記第2の半導体装置の製造方法において、金属膜として、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。

0027

この第2の実施形態の半導体装置の製造方法によれば、複数の配線が密集して形成される領域には、研磨速度の遅い第2の絶縁膜が形成されているため、CMP法により金属膜及びバリア膜を研磨除去した際に、エロージョンによって生じる第2の絶縁膜の凹みの深さを低減することができる。さらに、露出した第3の絶縁膜及び第2の絶縁膜をCMP法により所定の厚み分だけ全面研磨することによって、第3の絶縁膜に比べて第2の絶縁膜の方が研磨速度が遅いため、エロージョンによって生じた第2の絶縁膜の凹みを無くし、第3の絶縁膜の表面と第2の絶縁膜の表面とを平坦化することができる。

発明を実施するための最良の形態

0028

(第1の実施形態)本発明の第1の実施形態に係る半導体装置およびその製造方法について説明する。図1は、本発明の第1の実施形態に係るCMP法によって形成された複数の配線を有する半導体装置の断面図である。

0029

図1に示すように、第1の実施形態に係る半導体装置は、半導体基板からなる基板1と、基板1上に形成されたシリコン酸化膜からなる第1の絶縁膜2と、第1の絶縁膜2を所定の深さまで除去して形成された凹部3と、表面が第1の絶縁膜2の表面と平坦になるように凹部3内に形成されたシリコン窒化膜からなる第2の絶縁膜4と、第1の絶縁膜2を所定の深さまでエッチングして形成された溝5aと、第2の絶縁膜4を貫通し第1の絶縁膜2を所定の深さまでエッチングして形成された複数の溝5b、5c、5dと、溝5a内に埋め込まれたバリア膜6aと金属膜7aからなる配線8a、複数の溝5b、5c、5d内にそれぞれ埋め込まれたバリア膜6b、6c、6dと金属膜7b、7c、7dからなる配線8b、8c、8dとを備えている。本実施の形態において、バリア膜6a、6b、6c、6dはTa/TaNの積層膜からなり、金属膜7a、7b、7c、7dは銅または銅合金を主成分とする銅膜からなる。

0030

そして、シリコン窒化膜からなる第2の絶縁膜4は、シリコン酸化膜からなる第1の絶縁膜2に比べてCMP法による研磨速度が遅く、CMP法によって第1の絶縁膜2の表面と複数の配線8b、8c、8dが形成された第2の絶縁膜4の表面が平坦化されている。

0031

図2(a)〜図2(e)は、本発明の第1の実施形態に係るCMP法を用いて形成された複数の配線を有する半導体装置の製造工程を示す断面図である。

0032

まず、図2(a)に示す工程で、半導体基板からなる基板1上に膜厚1000nmのシリコン酸化膜からなる第1の絶縁膜2を形成する。その後、フォトリソグラフィー技術及びドライエッチング技術を用いて、複数の配線を密集して形成する高密度配線領域10の第1の絶縁膜2を所定の深さまでエッチングして、例えば深さ200nm程度の凹部3を形成する。このとき、凹部3は、密集して形成される複数の配線を包含できるように形成する。なお、凹部3領域以外の低密度配線領域11には、配線を形成しないか、あるいは、配線を形成しても単独で形成し複数の配線を密集させないことが望ましい。

0033

次に、図2(b)に示す工程で、凹部3を含む第1の絶縁膜2上の全面に、第1の絶縁膜2よりもCMP法における研磨速度の遅いシリコン窒化膜からなる第2の絶縁膜を膜厚400nm程度で形成する。その後、CMP法によって第1の絶縁膜2上の第2の絶縁膜を研磨除去して、凹部3内に厚さ200nm程度の第2の絶縁膜4を埋め込み形成する。このとき、第1の絶縁膜2の表面と第2の絶縁膜4の表面とが平坦になるように形成する。

0034

次に、図2(c)に示す工程で、第1の絶縁膜2及び第2の絶縁膜4をエッチングして所定の深さ例えば深さ600nm程度の溝5を形成する。このとき、密集していない単独の配線を形成するための溝5aは、低密度配線領域11の第1の絶縁膜2を600nm程度エッチングして形成する。また、密集した複数の配線を形成するための溝5b、5c、5dは、高密度配線領域10の第2の絶縁膜4を貫通し、下地の第1の絶縁膜2を400nm程度エッチングして形成する。

0035

次に、図2(d)に示す工程で、溝5を含む第1の絶縁膜2及び第2の絶縁膜4上の全面に厚み30nmのTa及びTaNからなるバリア膜6を形成した後、バリア膜6上に銅または銅合金を主成分とする銅膜からなる金属膜7を900nm程度の厚みで堆積する。

0036

次に、図2(e)に示す工程で、CMP法によって第1の絶縁膜2及び第2の絶縁膜4上の金属膜7及びバリア膜6を研磨除去する。さらに、CMP法により露出した第1の絶縁膜2及び第2の絶縁膜4を所定の厚み分、例えば第2の絶縁膜4の厚みで50nm程度だけ全面研磨して、第1の絶縁膜2の表面と第2の絶縁膜4の表面を平坦化する。これによって、溝5a内にはバリア膜6aと金属膜7aからなる配線8a、溝5b内にはバリア膜6bと金属膜7bからなる配線8b、溝5c内にはバリア膜6cと金属膜7cからなる配線8c、溝5d内にはバリア膜6dと金属膜7dからなる配線8dがそれぞれ形成される。

0037

なお、上記第1の実施形態では、第1の絶縁膜2としてシリコン酸化膜を用い、第2の絶縁膜4としてシリコン窒化膜を用いて説明したが、第1の絶縁膜2に対して第2の絶縁膜の研磨速度が遅ければ良い。例えば、第1の絶縁膜2がBPSG膜の場合、第2の絶縁膜としてBPSG膜よりも研磨速度の遅いNSG膜、または、シリコン窒化膜を用いれば良い。

0038

また、溝5の深さに比べ凹部3の深さを浅く形成したが、凹部3の深さを溝5の深さよりも深く形成してもよい。これによって、凹部3内には、溝5の深さよりも膜厚の厚い第2の絶縁膜4が形成されるため、配線8b、8c、8dの側面及び底面を第2の絶縁膜4で取り囲むことができる。

0039

また、図2(e)に示す工程では、第2の絶縁膜4のうち一部厚み分だけ研磨除去したが、第2の絶縁膜4の全厚み分を除去してもよい。この場合の第2の絶縁膜4の膜厚としては、CMP法によって金属膜7及びバリア膜6を研磨除去した際に第2の絶縁膜に生じた凹みを、その後の全面研磨によって平坦化できる程度の膜厚があればよく、例えば凹部3の深さを50nmにして厚み50nmの第2の絶縁膜4を形成しておけばよい。

0040

この第1の実施形態の半導体装置及びその製造方法によれば、複数の配線8b、8c、8dが密集して形成される高密度配線領域10には、研磨速度の遅い第2の絶縁膜4が形成されている。そのため、CMP法により金属膜7及びバリア膜6を研磨除去した際に、エロージョンによって生じる第2の絶縁膜4の凹みの深さが低減される。さらに、露出した第1の絶縁膜2及び第2の絶縁膜4をCMP法により全面研磨することによって、第1の絶縁膜2に比べて第2の絶縁膜4の方が研磨速度が遅いため、エロージョンによって生じた第2の絶縁膜4の凹みが解消され、第1の絶縁膜2の表面と第2の絶縁膜4の表面とを平坦化することができる。

0041

(第2の実施形態)本発明の第2の実施形態に係る半導体装置およびその製造方法について説明する。図3は、本発明の第2の実施形態に係るCMP法によって形成された複数の配線を有する半導体装置の断面図である。

0042

図3に示すように、第2の実施形態に係る半導体装置は、半導体基板からなる基板1と、基板1上に形成されたシリコン酸化膜からなる第1の絶縁膜2と、第1の絶縁膜上の一部領域上に形成されたシリコン窒化膜からなる第2の絶縁膜4と、第1の絶縁膜上の他部領域上に第2の絶縁膜4に接して形成されたシリコン酸化膜からなる第3の絶縁膜9と、第3の絶縁膜9を貫通し第1の絶縁膜2を所定の深さまでエッチングして形成された溝5aと、第2の絶縁膜4を貫通し第1の絶縁膜2を所定の深さまでエッチングして形成された複数の溝5b、5c、5dと、溝5a内に埋め込まれたバリア膜6aと金属膜7aからなる配線8aと、複数の溝5b、5c、5d内にそれぞれ埋め込まれたバリア膜6b、6c、6dと金属膜7b、7c、7dからなる配線8b、8c、8dとを備えている。本実施の形態において、バリア膜6a、6b、6c、6dはTa/TaNの積層膜からなり、金属膜7a、7b、7c、7dは銅または銅合金を主成分とする銅膜からなる。

0043

そして、シリコン窒化膜からなる第2の絶縁膜4は、シリコン酸化膜からなる第3の絶縁膜9に比べてCMP法による研磨速度が遅く、CMP法によって第3の絶縁膜9の表面と複数の配線8b、8c、8dが形成された第2の絶縁膜4の表面が平坦化されている。

0044

図4(a)〜図4(e)は、本発明の第2の実施形態に係るCMP法を用いて形成された複数の配線を有する半導体装置の製造工程を示す断面図である。

0045

まず、図4(a)に示す工程で、半導体基板からなる基板1上に膜厚800nmのシリコン酸化膜からなる第1の絶縁膜2を形成する。その後、第1の絶縁膜2上に膜厚200nmのシリコン窒化膜からなる第2の絶縁膜を形成した後、フォトリソグラフィー技術及びドライエッチング技術を用いてパターニングを行い、複数の配線を密集して形成する高密度配線領域10に第2の絶縁膜4を形成する。このとき、第2の絶縁膜4は、密集して形成される複数の配線を包含できるように形成することが望ましい。

0046

次に、図4(b)に示す工程で、第2の絶縁膜4を含む第1の絶縁膜2上の全面に、第2の絶縁膜4よりもCMP法における研磨速度の速いシリコン酸化膜からなる第3の絶縁膜を膜厚500nm程度で形成する。その後、CMP法によって第2の絶縁膜4上の第3の絶縁膜を研磨除去して、第2の絶縁膜4が形成されていない第1の絶縁膜2上の全面に第2の絶縁膜4に接する厚さ200nm程度の第3の絶縁膜9を形成する。このとき、第2の絶縁膜4の表面と第3の絶縁膜9の表面とが平坦になるように形成する。なお、第2の絶縁膜4が形成された領域以外の低密度配線領域11には、配線を形成しないか、あるいは、配線を形成しても単独で形成し複数の配線を密集させないことが望ましい。

0047

次に、図4(c)に示す工程で、第1の絶縁膜2、第2の絶縁膜4及び第3の絶縁膜9をエッチングして所定の深さ例えば深さ600nm程度の溝5を形成する。このとき、密集していない単独の配線を形成するための溝5aは、低密度配線領域11の第3の絶縁膜9を貫通し、下地の第1の絶縁膜2を400nm程度エッチングして形成する。また、密集した複数の配線を形成するための溝5b、5c、5dは、高密度配線領域10の第2の絶縁膜4を貫通し、下地の第1の絶縁膜2を400nm程度エッチングして形成する。

0048

次に、図4(d)に示す工程で、溝5を含む第2の絶縁膜4及び第3の絶縁膜9上の全面に厚み30nmのTa及びTaNからなるバリア膜6を形成した後、バリア膜6上に銅または銅合金を主成分とする銅膜からなる金属膜7を900nm程度の厚みで堆積する。

0049

次に、図4(e)に示す工程で、CMP法によって第2の絶縁膜4及び第3の絶縁膜9上の金属膜7及びバリア膜6を研磨除去する。さらに、CMP法により露出した第2の絶縁膜4及び第3の絶縁膜9を所定の厚み分、例えば第2の絶縁膜4の厚みで50nm程度だけ全面研磨して、第2の絶縁膜4の表面と第3の絶縁膜9の表面を平坦化する。これによって、溝5a内にはバリア膜6aと金属膜7aからなる配線8a、溝5b内にはバリア膜6bと金属膜7bからなる配線8b、溝5c内にはバリア膜6cと金属膜7cからなる配線8c、溝5d内にはバリア膜6dと金属膜7dからなる配線8dがそれぞれ形成される。

0050

なお、上記第2の実施形態では、第3の絶縁膜9としてシリコン酸化膜を用い、第2の絶縁膜4としてシリコン窒化膜を用いて説明したが、第3の絶縁膜9に対して第2の絶縁膜の研磨速度が遅ければ良い。例えば、第3の絶縁膜9がBPSG膜の場合、第2の絶縁膜としてBPSG膜よりも研磨速度の遅いNSG膜、または、シリコン窒化膜を用いれば良い。

0051

また、図4(e)に示す工程では、第2の絶縁膜4のうち一部厚み分だけ研磨除去したが、第2の絶縁膜4の全厚み分を除去し、第2の絶縁膜4及び第3の絶縁膜9を完全に除去してもよい。この場合の第2の絶縁膜4の膜厚としては、CMP法によって金属膜7及びバリア膜6を研磨除去した際に第2の絶縁膜に生じた凹みを、その後の全面研磨によって平坦化できる程度の膜厚があればよく、例えば厚み50nmの第2の絶縁膜4を形成しておけばよい。

0052

この第2の実施形態の半導体装置及びその製造方法によれば、複数の配線8b、8c、8dが密集して形成される高密度配線領域10には、研磨速度の遅い第2の絶縁膜4が形成されている。そのため、CMP法により金属膜7及びバリア膜6を研磨除去した際に、エロージョンによって生じる第2の絶縁膜4の凹みの深さが低減される。さらに、露出した第2の絶縁膜4及び第3の絶縁膜9をCMP法により全面研磨することによって、第3の絶縁膜9に比べて第2の絶縁膜4の方が研磨速度が遅いため、エロージョンによって生じた第2の絶縁膜4の凹みが解消され、第3の絶縁膜9の表面と第2の絶縁膜4の表面とを平坦化することができる。

0053

なお、上記第1及び第2の実施形態では、密集した複数の配線を有する半導体装置及びその製造方法について説明したが、密集した複数のプラグを有する半導体装置及びその製造方法にも適用することができる。この場合、溝5の変わりに下層の配線に到達する接続孔を形成すればよい。

0054

また、上記第1及び第2の実施形態では、金属膜7として銅膜を用いて説明したが、タングステンまたはタングステン合金を主成分とするタングステン膜、あるいは、アルミニウムまたはアルミニウム合金を主成分とするアルミニウム膜などの金属材料を用いて良い。また、バリア膜6としてTa/TaNの積層膜を用いて説明したが、金属膜7に対してバリア性があればよく、例えばTaN単層、TiN単層、Ti/TiNの積層膜であってもよい。

発明の効果

0055

以上述べてきたように、本発明の半導体装置及びその製造方法によれば、複数の配線またはプラグが密集して形成される高密度配線領域には、配線が密集して形成されない低密度配線領域に比べて研磨速度の遅い絶縁膜を形成する。これによって、CMP法におけるエロージョンを抑制することができ、複数の配線あるいはプラグが密集して形成されている絶縁膜の表面が平坦化されている半導体装置を形成することができる。

図面の簡単な説明

0056

図1本発明の第1の実施形態に係る半導体装置の断面図
図2(a)〜(e)は、本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図
図3本発明の第2の実施形態に係る半導体装置の断面図
図4(a)〜(e)は、本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図
図5(a)〜(c)は、従来の半導体装置の製造工程を示す断面図

--

0057

1基板
2 第1の絶縁膜
3 凹部
4 第2の絶縁膜
5、5a、5b、5c、5d 溝
6、6a、6b、6c、6dバリア膜
7、7a、7b、7c、7d金属膜
8a、8b、8c、8d配線
9 第3の絶縁膜
10 高密度配線領域
11低密度配線領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • リンテック株式会社の「 粘着テープおよび半導体装置の製造方法」が 公開されました。( 2021/04/01)

    【課題】 いわゆる先ダイシング法に続いて、ドライポリッシュを行った場合であってもチップを安定して保持できる粘着テープを提供すること 【解決手段】 半導体ウエハ表面に溝が形成された半導体ウ... 詳細

  • リンテック株式会社の「 粘着テープおよび半導体装置の製造方法」が 公開されました。( 2021/04/01)

    【課題】 本発明は、特に先ダイシング法を採用した微小半導体チップの製造時に、バックグラインドテープ10からピックアップテープ30または接着テープへのチップ21の転写不良を低減することを目的として... 詳細

  • 株式会社ソシオネクストの「 半導体装置」が 公開されました。( 2021/04/01)

    【課題・解決手段】半導体装置は、回路領域と、平面視で回路領域を囲んで配置される周辺領域と、を有する基板と、基板上に形成された第1配線層と、第1配線層上に形成された第2配線層と、第2配線層上に形成された... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ