図面 (/)

技術 薄膜トランジスタ基板及びその製造方法

出願人 三星ディスプレイ株式會社
発明者 柳春基孔香植
出願日 2001年5月2日 (19年7ヶ月経過) 出願番号 2001-135015
公開日 2002年8月30日 (18年3ヶ月経過) 公開番号 2002-246607
状態 特許登録済
技術分野 液晶5(電極、アクティブマトリックス) 半導体の電極 半導体集積回路装置の内部配線 薄膜トランジスタ
主要キーワード アニーリング作業 コンパウンド層 外部回路装置 導電物質層 多重層構造 格子形 電気場 残留膜
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年8月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

低抵抗物質からなる信号配線を用いると同時にパッド部の信頼性を確保することができる薄膜トランジスタ基板及びその製造方法を提供する。

解決手段

基板と、ゲート線及びゲート電極を含むゲート配線と、ゲート配線を覆っているゲート絶縁膜と、ゲート絶縁膜上に形成される半導体パターンと、第1金属層及びインターメタリックコンパウンド層を含む多重層構造を有するデータ線ソース電極及びドレーン電極を含むデータ配線と、データ配線及び半導体パターン上に形成される保護膜と、ドレーン電極を露出する第1接触孔と、第1接触孔を介してドレーン電極に接触する画素電極とを含む。

概要

背景

液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧印加して液晶層の液晶分子再配列させることによって透過する光の量を調節する表示装置である。

液晶表示装置の中でも現在主に用いられるのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。

薄膜トランジスタが形成されている基板はマスクを用いた写真エッチング工程を用いて製造するのが一般的である。この時、生産費用を節減するためにはマスクの数を減少させるのが好ましい。

一方、信号遅延を防止するためには、配線に低抵抗を有するアルミニウム(Al)またはアルミニウム合金(Al alloy)などのような低抵抗物質を用いることが望ましい。しかし、液晶表示装置のようにパッド部にITO(indium tin oxide)を用いてパッド部の信頼性を確保する場合、アルミニウムまたはアルミニウム合金とITOとの接触特性がよくないためにモリブデン系列またはクロムなどの他の金属を介在させ、パッド部のアルミニウムまたはアルミニウム合金を除去しなければならないので製造工程が複雑になる。このような問題点を解決するためにパッド部にIZO(indium zinc oxide)を用いてパッド部の信頼性を確保する技術が開発された。しかしながら、パッド部の接触抵抗が増加して液晶表示装置の表示特性が低下するという問題点が発生する。

概要

低抵抗物質からなる信号配線を用いると同時にパッド部の信頼性を確保することができる薄膜トランジスタ基板及びその製造方法を提供する。

基板と、ゲート線及びゲート電極を含むゲート配線と、ゲート配線を覆っているゲート絶縁膜と、ゲート絶縁膜上に形成される半導体パターンと、第1金属層及びインターメタリックコンパウンド層を含む多重層構造を有するデータ線ソース電極及びドレーン電極を含むデータ配線と、データ配線及び半導体パターン上に形成される保護膜と、ドレーン電極を露出する第1接触孔と、第1接触孔を介してドレーン電極に接触する画素電極とを含む。

目的

本発明が目的とする技術的課題は、低抵抗物質からなる信号配線を用いると同時にパッド部の信頼性を確保することができる薄膜トランジスタ基板及びその製造方法を提供することにある。

また、本発明の他の技術的課題は、製造工程を単純化することができる薄膜トランジスタ基板及びその製造方法を提供することにある。

効果

実績

技術文献被引用数
5件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板と、前記基板上に形成され、ゲート線及びゲート電極を含むゲート配線と、前記ゲート配線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に形成されており、半導体からなる半導体パターンと、前記半導体パターン及び前記ゲート絶縁膜上に形成され、第1金属層及びインターメタリックコンパウンド層を含む多重層構造を有するデータ線ソース電極及びドレーン電極を含むデータ配線と、前記データ配線及び前記半導体パターン上に形成される保護膜と、前記ドレーン電極を露出する第1接触孔と、前記第1接触孔を介してドレーン電極に接触する画素電極とを含む薄膜トランジスタ基板

請求項2

前記インターメタリックコンパウンド層は前記第1金属層上に形成される請求項1に記載の液晶表示装置用薄膜トランジスタ基板

請求項3

前記インターメタリックコンパウンド層を覆う第2金属層をさらに含む請求項2に記載の薄膜トランジスタ基板。

請求項4

前記第1金属層はアルミニウム系列の金属で形成される請求項1に記載の薄膜トランジスタ基板。

請求項5

前記第2金属層はモリブデンチタニウムタンタルまたはクロムで形成される請求項3に記載の薄膜トランジスタ基板。

請求項6

前記インターメタリックコンパウンド層はクロム、モリブデンまたはモリブデン合金を含む請求項1に記載の薄膜トランジスタ基板。

請求項7

前記インターメタリックコンパウンド層はアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成される請求項1に記載の薄膜トランジスタ基板。

請求項8

前記保護膜は有機膜無機膜またはこれらを含む二重層構造で形成される請求項1に記載の薄膜トランジスタ基板。

請求項9

前記第1接触孔は前記保護膜に形成され、前記画素電極は前記ドレーン電極のインターメタリックコンパウンド層に接触する請求項2に記載の薄膜トランジスタ基板。

請求項10

前記第1接触孔は前記保護膜及び前記ドレーン電極の第2金属層に形成され、前記画素電極は前記ドレーン電極のインターメタリックコンパウンドに接触する請求項3に記載の薄膜トランジスタ基板。

請求項11

前記第1接触孔は前記保護膜に形成され、前記画素電極は前記ドレーン電極の第2金属層に接触する請求項3に記載の薄膜トランジスタ基板。

請求項12

前記画素電極はIZOまたはITOからなる請求項1に記載の薄膜トランジスタ基板。

請求項13

前記第1金属層の下端に位置する第3金属層をさらに含む請求項4に記載の薄膜トランジスタ基板。

請求項14

前記ゲート配線は前記ゲート線に連結されるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されるデータパッドをさらに含み、前記ゲートパッド及び前記データパッドを露出する第2及び第3接触孔と、前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドに電気的に連結される補助ゲートパッド及び補助データパッドをさらに含む請求項2に記載の薄膜トランジスタ基板。

請求項15

前記ゲート配線は前記ゲート線に連結されるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されるデータパッドをさらに含み、前記ゲートパッド及び前記データパッドを露出する第2及び第3接触孔と、前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドに電気的に連結される補助ゲートパッド及び補助データパッドをさらに含む請求項3に記載の薄膜トランジスタ基板。

請求項16

前記第3接触孔は前記保護膜に形成され、前記画素電極は前記データパッドのインターメタリックコンパウンド層に接触する請求項14に記載の薄膜トランジスタ基板。

請求項17

前記第3接触孔は前記保護膜及び前記ドレーン電極の第2金属層に形成され、前記画素電極は前記ドレーン電極のインターメタリックコンパウンド層に接触する請求項15に記載の薄膜トランジスタ基板。

請求項18

前記第3接触孔は前記保護膜に形成され、前記画素電極は前記ドレーン電極の第2金属層に接触する請求項15に記載の薄膜トランジスタ基板。

請求項19

前記半導体パターンと前記データ配線との間に形成されており、不純物高濃度ドーピングされている抵抗性接触層パターンをさらに含む請求項1に記載の薄膜トランジスタ基板。

請求項20

前記半導体パターンは、前記チャンネル部を除けば前記データ配線と同一な模様である請求項1に記載の薄膜トランジスタ基板。

請求項21

前記半導体パターンは前記データ線、前記ソース電極及び前記ドレーン電極の形状に従って形成される請求項10に記載の薄膜トランジスタ基板。

請求項22

絶縁基板上にゲート配線用導電物質層を積層した後、パターニングしてゲート線及びゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部に半導体層を形成する段階と、前記ゲート絶縁膜の上部にデータ配線用導電物質層及び金属層を順次に積層した後、アニーリングを行う段階と、前記金属層を除去する段階と、前記データ配線用導電物質層をパターニングして、データ線、ソース電極及びドレーン電極を含むデータ配線を形成する段階と、前記データ配線を覆う保護膜を積層する段階と、前記ドレーン電極を露出する第1接触孔を形成する段階と、露出された前記ドレーン電極と電気的に連結される画素電極を形成する段階とを含む薄膜トランジスタ基板の製造方法。

請求項23

前記アニーリングを通じて、前記データ配線用導電物質層と前記金属層との間にインターメタリックコンパウンド層を形成する請求項22に記載の薄膜トランジスタ基板の製造方法。

請求項24

前記データ配線及び前記半導体層は部分的に厚さが異なる感光膜パターンを利用した写真エッチング工程で形成する請求項22に記載の薄膜トランジスタ基板の製造方法。

請求項25

前記感光膜パターンは、第1厚さを有する第1部分、前記第1厚さより厚い第2部分、厚さを有せずに前記第1及び第2部分を除いた第3部分を含む請求項24に記載の薄膜トランジスタ基板の製造方法。

請求項26

前記写真エッチング工程で前記感光膜パターンは、第1領域と、前記第1領域より高い透過率を有する第2領域及び前記第2領域より高い透過率を有する第3領域とを含む光マスクを用いて形成する請求項25に記載の薄膜トランジスタ基板の製造方法。

請求項27

前記写真エッチング工程で前記第1部分は前記ソース電極と前記ドレーン電極との間、前記第2部分は前記データ配線の上部に位置するように形成する請求項26に記載の薄膜トランジスタ基板の製造方法。

請求項28

前記第1乃至第3領域の透過率を異なるように調節するために、前記光マスクには半透明膜または露光器分解能より小さいスリットパターンが形成されている請求項27に記載の薄膜トランジスタ基板の製造方法。

請求項29

前記第1部分の厚さは前記第2部分の厚さに対して1/2以下に形成する請求項25に記載の薄膜トランジスタ基板の製造方法。

請求項30

前記データ配線用導電物質はアルミニウム系列の金属を含む請求項22に記載の薄膜トランジスタ基板の製造方法。

請求項31

前記金属層はクロム系列、モリブデン系列、チタニウム系列またはタンタル系列で形成する請求項22に記載の薄膜トランジスタ基板の製造方法。

請求項32

前記ゲート配線は外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、前記データ配線は外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、前記保護膜は前記データパッド及び前記ゲート絶縁膜と共に前記ゲートパッドを露出する第2及び第3接触孔を有し、前記画素電極と同一な層に、前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドと各々電気的に連結される補助ゲートパッドと補助データパッドとをさらに形成する請求項22に記載の薄膜トランジスタ基板の製造方法。

請求項33

前記画素電極はIZOで形成する請求項23に記載の薄膜トランジスタ基板の製造方法。

請求項34

前記半導体層と前記データ配線との間に抵抗性接触層をさらに含む請求項23に記載の薄膜トランジスタ基板の製造方法。

請求項35

前記データ配線と前記接触層及び前記半導体層を一つのマスクを用いて形成する請求項34に記載の薄膜トランジスタ基板の製造方法。

請求項36

基板上にゲート配線用導電物質層を蒸着した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体パターンを形成する段階と、前記ゲート絶縁膜及び前記半導体パターン上にデータ配線用導電物質層と金属層とを連続して蒸着する段階と、前記データ配線用導電物質層及び金属層を含む多重層をパターニングして、データ線、ソース電極、ドレーン電極を含むデータ配線を形成する段階と、前記半導体パターンを覆う保護膜を形成する段階と、前記ドレーン電極を露出する第1接触孔を形成する段階と、前記保護膜に前記第1接触孔を介して前記ドレーン電極に連結される画素電極を形成する段階とを含む薄膜トランジスタ基板の製造方法。

請求項37

前記金属層を150℃以上の高温で蒸着して、前記データ配線用導電物質層と前記金属層との間にインターメタリックコンパウンドを共に形成する請求項36に記載の薄膜トランジスタ基板の製造方法。

請求項38

前記データ配線用導電物質はアルミニウム系列の金属を含む請求項36に記載の薄膜トランジスタ基板の製造方法。

請求項39

前記金属層はクロム系列、モリブデン系列、チタニウム系列またはタンタル系列で形成する請求項36に記載の薄膜トランジスタ基板の製造方法。

請求項40

前記半導体パターンと前記データ配線は一つのマスクを用いて共に形成する請求項36に記載の薄膜トランジスタ基板の製造方法。

請求項41

前記マスクは、第1領域と、前記第1領域より低い透過率を有する第2領域及び前記第1領域より高い透過率を有する第3領域とを含むようにパターニングされている請求項40に記載の薄膜トランジスタ基板の製造方法。

請求項42

前記半導体パターン及び前記データ配線は、前記マスクを用いて形成された厚さが異なる感光膜パターンを用いて共に形成する請求項40に記載の薄膜トランジスタ基板の製造方法。

請求項43

前記感光膜パターンは、前記データ配線の上部で第1厚さを有する第1部分及び前記ソース電極と前記ドレーン電極との間の上部で第1厚さより薄い第2厚さを有する第2部分で形成される請求項42に記載の薄膜トランジスタ基板の製造方法。

請求項44

前記ゲート配線は外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、前記データ配線は外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、前記保護膜は前記データパッド及び前記ゲート絶縁膜と共に前記ゲートパッドを露出する第2及び第3接触孔を有し、前記画素電極と同一な層に、前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドと各々電気的に連結される補助ゲートパッドと補助データパッドとをさらに形成する請求項36に記載の薄膜トランジスタ基板の製造方法。

技術分野

0001

本発明は薄膜トランジスタ基板及びその製造方法に関するものである。

背景技術

0002

液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧印加して液晶層の液晶分子再配列させることによって透過する光の量を調節する表示装置である。

0003

液晶表示装置の中でも現在主に用いられるのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。

0004

薄膜トランジスタが形成されている基板はマスクを用いた写真エッチング工程を用いて製造するのが一般的である。この時、生産費用を節減するためにはマスクの数を減少させるのが好ましい。

0005

一方、信号遅延を防止するためには、配線に低抵抗を有するアルミニウム(Al)またはアルミニウム合金(Al alloy)などのような低抵抗物質を用いることが望ましい。しかし、液晶表示装置のようにパッド部にITO(indium tin oxide)を用いてパッド部の信頼性を確保する場合、アルミニウムまたはアルミニウム合金とITOとの接触特性がよくないためにモリブデン系列またはクロムなどの他の金属を介在させ、パッド部のアルミニウムまたはアルミニウム合金を除去しなければならないので製造工程が複雑になる。このような問題点を解決するためにパッド部にIZO(indium zinc oxide)を用いてパッド部の信頼性を確保する技術が開発された。しかしながら、パッド部の接触抵抗が増加して液晶表示装置の表示特性が低下するという問題点が発生する。

発明が解決しようとする課題

0006

本発明が目的とする技術的課題は、低抵抗物質からなる信号配線を用いると同時にパッド部の信頼性を確保することができる薄膜トランジスタ基板及びその製造方法を提供することにある。

0007

また、本発明の他の技術的課題は、製造工程を単純化することができる薄膜トランジスタ基板及びその製造方法を提供することにある。

課題を解決するための手段

0008

このような技術的課題を解決するために、本発明では、導電層間の接触抵抗を低くするために、アルミニウム系列金属層導電性バッファー層とを連続して積層し、アニーリングすることにより金属層とバッファー層との間に少なくともバッファー層の導電物質を含むインターメタリックコンパウンド(intermetallic compound)を形成する。このことにより、IZOで形成された画素電極がインターメタリックコンパウンドを介してアルミニウム系列で形成された配線と電気的に連結されるようにする。

0009

本発明による薄膜トランジスタ基板には、基板上にゲート線及びゲート電極を含むゲート配線が形成されており、ゲート絶縁膜がゲート配線を覆っている。ゲート絶縁膜上には半導体からなる半導体パターンが形成されており、半導体パターン及びゲート絶縁膜上には第1金属層及びインターメタリックコンパウンド層を含む多層構造を有するデータ線と、ソース電極及びドレーン電極とを含むデータ配線が形成されている。データ配線及び及び半導体パターン上に保護膜が形成されており、第1接触孔がドレーン電極を露出しており、画素電極が第1接触孔を介してドレーン電極に接触している。ここで、インターメタリックコンパウンド層は第1金属層上に形成することができ、インターメタリックコンパウンド層を覆う第2金属層をさらに含むように構成できる。

0010

第1金属層はアルミニウム系列の金属で形成することができ、第2金属層はモリブデンチタニウムタンタルまたはクロムで形成することができ、インターメタリックコンパウンド層はクロム、モリブデンまたはモリブデン合金を含む構成とすることができる。

0011

この時、第1接触孔を保護膜に形成することで、画素電極をドレーン電極のインターメタリックコンパウンド層に接触させることができる。また、第1接触孔を保護膜に形成して、画素電極をドレーン電極の第2金属層に接触させることができる。

0012

また、本発明による薄膜トランジスタ基板を製造するために、絶縁基板上にゲート配線用導電物質層を積層した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成した後、ゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜の上部に半導体層を形成した後、ゲート絶縁膜の上部にデータ配線用導電物質層及び金属層を順次に積層し、アニーリングを行った後、金属層を除去する。次に、データ配線用導電物質層をパターニングしてデータ線、ソース電極及びドレーン電極を含むデータ配線を形成した後、データ配線を覆う保護膜を積層する。次に、ドレーン電極を露出する第1接触孔を形成した後、ドレーン電極と電気的に連結される画素電極を形成する。この時、アニーリングを中にデータ配線用導電物質層と金属層との間にインターメタリックコンパウンド層を形成することができる。

0013

また、本発明による薄膜トランジスタ基板を製造するために、基板上にゲート配線用導電物質層を蒸着した後にパターニングして、ゲート線及びゲート電極を含むゲート配線を形成した後、ゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜上に半導体パターンを形成した後、ゲート絶縁膜及び半導体パターン上にデータ配線用導電物質層と金属層とを連続して蒸着する。次に、データ配線用導電物質層及び金属層を含む多重層をパターニングして、データ線、ソース電極、ドレーン電極を含むデータ配線を形成した後、半導体パターンを覆う保護膜を形成する。次に、ドレーン電極を露出する第1接触孔を形成した後、保護膜に第1接触孔を介してドレーン電極に連結される画素電極を形成する。この時、金属層を150℃以上の高温で蒸着することにより、データ配線用導電物質層と金属層との間にインターメタリックコンパウンドを共に形成することができる。

発明を実施するための最良の形態

0014

以下、添付した図面を参考にして本発明の実施例による薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施できるように詳細に説明する。

0015

まず、図1及び図2を参考にして、本発明の第1実施例による薄膜トランジスタ基板の構造について詳細に説明する。

0016

図1は本発明の第1実施例による薄膜トランジスタ基板の配置図であり、図2図1に示した薄膜トランジスタ基板の切断線II−IIによる断面図である。

0017

絶縁基板10上に低抵抗を有するアルミニウム系列の金属物質からなるゲート配線22、24、26が形成されている。ゲート配線22、24、26は横方向に伸びているゲート線22と、ゲート線22の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド24及びゲート線22に連結されている薄膜トランジスタのゲート電極26とを含む。

0018

基板10上には窒化ケイ素(SiNx)などからなるゲート絶縁膜30がゲート配線22、24、26を覆っており、ゲート絶縁膜30は以後に形成される保護膜70と共にゲートパッド24の上部を露出する接触孔74を有する。

0019

ゲート電極24のゲート絶縁膜30の上部には非晶質ケイ素などの半導体からなる半導体層42が形成されており、半導体層42の上部にはシリサイド(silicide)または導電型不純物高濃度ドーピングされている非晶質ケイ素などからなる抵抗性接触層55、56が各々形成されている。

0020

抵抗性接触層55、56及びゲート絶縁膜30上にはアルミニウム(Al)若しくはアルミニウム合金(Al alloy)、モリブデン(Mo)若しくはモリブデン−タングステン(MoW)合金、クロム(Cr)及びタンタル(Ta)などの金属または導電体からなるデータ配線62、64、65、66が形成されている。データ配線62、64、65、66は、縦方向に形成されゲート線22と交差して画素を定義するデータ線62と、データ線62の分枝であり抵抗性接触層55の上部まで延長しているソース電極65と、データ線62の一端部に連結されており外部からの画像信号の印加を受けるデータパッド64と、ソース電極65から分離されておりゲート電極26に対してソース電極65の反対側(図の上側)抵抗性接触層56の上部に形成されているドレーン電極66とを含む。

0021

データ配線62、64、65、66はアルミニウム系列の単一膜で形成するのが好ましいが、二重以上の層で形成することもできる。二重以上の層で形成する場合には一つの層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良い物質で作るのが好ましい。この場合、データ配線62、64、65、66はモリブデン(Mo)若しくはモリブデン−タングステン(MoW)合金のようなモリブデン系列、クロム(Cr)系列、チタニウム系列またはタンタル系列からなる下部膜601と、アルミニウム系列からなる上部膜602とで形成することができる。

0022

データ配線62、64、65、66の上部には、これらと以後に形成されるIZOの画素電極82または補助データパッド86との接触抵抗を最少化するためのインターメタリックコンパウンド610が形成されている。ここで、インターメタリックコンパウンド610は互いに異なる物質からなる二つの導電層間の接触特性を向上させるためのものであり、少なくともデータ配線62、64、65、66の上部膜602と同一なアルミニウム系列の導電物質を含み、クロム、モリブデン若しくはモリブデン合金の導電物質を含むことができる。更に、インターメタリックコンパウンド610をアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することもできる。

0023

データ配線62、64、65、66及びこれらによって覆われない半導体層42の上部には保護膜70が形成されている。保護膜70は有機絶縁物質、例えば、アクリルレジン(Acrylic resin)やBCB(benzocyclobutane)あるいは無機絶縁物質、例えば、窒化ケイ素で形成される。

0024

保護膜70にはドレーン電極66及びデータパッド64の上部のインターメタリックコンパウンド610を各々露出する第1及び第3接触孔72、76が各々形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第2接触孔74が形成されている。

0025

保護膜70上には、第1接触孔72を介してドレーン電極66の上部のインターメタリックコンパウンド610と接触しドレーン電極66と電気的に連結される画素電極82と、第2及び第3接触孔74、76を介して各々ゲートパッド24及びデータパッド64の上部のインターメタリックコンパウンド610と連結されている補助ゲートパッド84及び補助データパッド86とが形成されている。

0026

ここで、画素電極82は図1及び図2のように、保護膜70及びゲート絶縁膜30を介して、ゲート線22と重なって維持蓄電器をなし、維持容量不足した場合にはゲート配線22、24、26と同一な層に維持容量用配線を追加することもできる。また、画素電極82は開口率を向上させるために、図1に示したように薄膜トランジスタの上部及び下部のゲート線22の部分にも重なるように形成されることができる。

0027

このような本発明の実施例による構造では、低抵抗のアルミニウム系列金属からなるゲート配線22、24、26及びデータ配線62、64、65、66を含んでいるので大画面精細の液晶表示装置に適用することができる。また、同時にデータパッド64及びドレーン電極66とIZOからなる補助データパッド86及び画素電極82は、各々これらの接触抵抗を最少化するためのインターメタリックコンパウンド610を介して互いに接触されているので液晶表示装置の表示特性を向上させることができる。

0028

以下では、このような本発明の第1実施例による構造の薄膜トランジスタ基板の製造方法について、図1及び図2図3a乃至図7bを参考にして詳細に説明する。

0029

まず、図3a及び3bに示したように、基板10上に低抵抗を有するアルミニウム系列の導電膜を2、500Å程度の厚さに積層しパターニングして、ゲート線22、ゲート電極26及びゲートパッド24を含む横方向のゲート配線22、24、26を形成する。

0030

次に、図4a及び図4bに示したように、ゲート絶縁膜30と、非晶質ケイ素からなる半導体層42と、導電性不純物がドーピングされた非晶質ケイ素層との三層を連続して積層し、マスクを利用した写真エッチング工程でパターニングして、ゲート電極24と対向するゲート絶縁膜30の上部に半導体層42と抵抗性接触層52とを形成する。

0031

次に、図5に示したように、モリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなる下部膜601を300Å程度の厚さに、低抵抗を有するアルミニウム系列の金属からなる上部膜602を2500Å程度の厚さに、モリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなるバッファー膜603を、真空状態解除させずに連続して積層する。ここで、上部膜602上にバッファー膜603を真空状態で連続して積層することにより、大気中でアルミニウム系列の上部膜602上に形成され得るAl2O3のように以後の工程で接触部の接触抵抗を増加させる原因となる高抵抗残留膜が形成されることを防止することができる。

0032

次に、アニーリングを行ってアルミニウム系列の上部膜602とバッファー膜603、つまり、導電物質からなる二つの層の間にインターメタリックコンパウンド610を形成する。この時、インターメタリックコンパウンド610は少なくともバッファー膜603の導伝性物質を含む。インターメタリックコンパウンド610は上部膜602を構成する物質とバッファー膜603を構成する物質とが合金されてなった物質、例えば、アルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。もちろん、このようなインターメタリックコンパウンド610はゲート配線22、24、26の上部にも形成することができる。

0033

次に、図6a及び図6bのように未反応のバッファー膜603を除去した後、マスクを用いた写真エッチング工程で下部膜601及び上部膜602をパターニングすることにより、ゲート線22と交差するデータ線62と、データ線62と連結されてゲート電極26の上部まで延長されているソース電極65と、データ線62の一端部に連結されているデータパッド64及びソース電極65と分離されておりゲート電極26を中心としてソース電極65と対向するドレーン電極66とを含むデータ配線を形成する。ここで、上部膜602及び下部膜601は全て湿式でエッチングすることができ、上部膜602は湿式でエッチングし下部膜601は乾式でエッチングすることもできる。

0034

バッファー膜603を除去する際、インターメタリックコンパウンド610は除去されずにデータ配線62、64、65、66の上部に残るようになる。

0035

次に、データ配線62、64、65、66で覆わない抵抗性接触層52(図4b参照)をエッチングして、ゲート電極26を中心として所定の間隔をおいて位置する二つの抵抗性接触層55、56に分離する一方、二つの抵抗性接触層55、56の間の半導体層42を露出させる。次に、露出された半導体層42の表面を安定化させるために酸素プラズマ処理を行うのが好ましい。

0036

次に、図7a及び図7bに示したように、データ配線62、64、65、66及び半導体層42上に絶縁物質を用いて保護膜70を形成する。この時、保護膜70は有機絶縁膜窒化ケイ素膜またはこれらを含む多層膜に形成することができる。

0037

次に、マスクを用いて写真エッチング工程によって保護膜70とゲート絶縁膜30とをエッチングして、ゲートパッド24を露出する第2接触孔74と、ドレーン電極66を露出する第1接触孔72及びデータパッド64を露出する第3接触孔76とを共に形成する。

0038

ここで、保護膜70を有機絶縁物質、特に感光性有機絶縁物質で形成した場合には、露光及び現象作業だけで保護膜70に接触孔72、74、76を形成することができる。この場合、第2接触孔74を形成するためには、エッチングされた保護膜70をマスクとしてゲート絶縁膜30をエッチングする。

0039

一方、保護膜70が窒化ケイ素で形成された場合には、窒化ケイ素をエッチングするエッチングガス、例えば、SF6、Cl2を含む混合ガスを用いて保護膜70をエッチングするが、この時、エッチング時間を長くして窒化ケイ素からなるゲート絶縁膜30も共にエッチングすることによってゲートパッド24を露出する第2接触孔74を形成するのが好ましい。

0040

このように、ゲートパッド24の部分で保護膜70とゲート絶縁膜30とをエッチングする間、ドレーン電極66及びデータパッド64の部分では保護膜70がエッチングされて、ドレーン電極66及びデータパッド64のインターメタリックコンパウンド610を露出する第1及び第3接触孔72、76が形成される。

0041

最後に、図1及び図2に示したようにIZO膜を積層しマスクを用いたパターニングを行うことにより、接触孔76を介してドレーン電極66の上部のインターメタリックコンパウンド610と接してドレーン電極66と電気的に連結される画素電極82と、接触孔74、76を介してゲートパッド24及びデータパッド64の上部のインターメタリックコンパウンド610と各々連結される補助ゲートパッド86及び補助データパッド86とを各々形成する。

0042

このような本発明の実施例による製造方法では、データ配線62、64、65、66の上部膜602とバッファー膜603とを真空状態で連続して蒸着することによりアルミニウム系列の上部膜602上に高抵抗のアルミニウム酸化膜が形成されることを防止することができるので、製造工程条件の変化と関係せずに均一な製造工程を設計することができる。また、IZOとアルミニウム系列の金属との間の接触特性を向上させるためにインターメタリックコンパウンド610を形成することによりパッド部を含む接触部の接触抵抗を最少化することができる。

0043

一方、前述した本発明の第1実施例では、アルミニウム系列からなる上部膜602上に蒸着されたバッファー膜603を除去する代わりに、このバッファー膜603とバッファー膜603を用いて形成されたインターメタリックコンパウンド610とをデータ配線62、64、65、66として使用することにより、図8に示したような断面構造を有する薄膜トランジスタ基板を製造することができる。

0044

このためには、次のような中間段階の製造工程が適用できる。

0045

すでに言及したように、ゲート絶縁膜30及び半導体層42を含む基板の全面に下部膜601と、アルミニウム系列からなる上部膜602及びバッファー膜603とを連続して蒸着する(図5参照)。この時、バッファー膜603を150℃以上の高温で蒸着して、アルミニウム系列からなる上部膜602とバッファー膜603との間に上部膜602を構成する一部物質とバッファー膜603を構成する一部物質とが融合している合金物質、例えば、アルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金からなるインターメタリックコンパウンド610を形成する。ここで、バッファー膜610を形成するための金属物質としては、提示された例以外に所定温度、例えば、150℃以上の蒸着過程でアルミニウムと合金を形成することができる金属物質であれば制限はない。この場合、インターメタリックコンパウンド610の形成のためのアニーリング作業を行わなくてもよいという長所がある。

0046

インターメタリックコンパウンド610の厚さはバッファー膜603を蒸着する工程での蒸着温度と蒸着時間とによって決定されるので、バッファー膜603の蒸着時に蒸着温度と蒸着時間とを工程条件に応じて適切に調節するのが好ましい。バッファー膜603は上部膜602との間にインターメタリックコンパウンド610を形成する程度の厚さに形成すればよい。例えば、インターメタリックコンパウンド610を10Å以上の厚さに形成しようとする場合にはバッファー膜603を50Å以上の厚さに形成すればよい。

0047

次には、バッファー膜603を除去する代わりにバッファー膜603、インターメタリックコンパウンド610、上部膜602及び下部膜601からなる多重層構造を写真エッチング工程でパターニングして、図8に示したように多重層のデータ配線62、64、65、66、68を形成する。

0048

次に、保護膜70を形成し、保護膜70またはゲート絶縁膜30に第1、第2及び第3接触孔72、74、76を形成し、画素電極82、補助ゲートパッド及び補助データパッド84、86を形成するなどの後続工程を行う。

0049

この時、バッファー膜603が窒化ケイ素をエッチングするエッチングガスによってエッチング結果がよくなる金属物質、例えば、モリブデン系列で形成する場合には、保護膜70またはゲート絶縁膜30をエッチングする過程中にバッファー膜603がエッチングされることがある。この場合、図8に示したようにその下端のインターメタリックコンパウンド610が露出され得る。このようなインターメタリックコンパウンド610はその下部の上部膜602が大気中に露出されるのを防止して、上部膜602の表面に酸化膜が形成されるのを防止する機能を果たす。

0050

一方、インターメタリックコンパウンド610が露出されればエッチング工程中に大気に露出されて酸化されることがあるが、良好な導電特性を有しているため、上部膜602とIZO系列層との接触に影響を与えない。

0051

このように、第1接触孔72を保護膜70とドレーン電極66のバッファー膜603とに形成してドレーン電極66のインターメタリックコンパウンド610を露出し、第3接触孔76を保護膜70とデータパッド64のバッファー膜603とに形成してデータパッド64のインターメタリックコンパウンド610を露出することができる。従って、以後に形成される画素電極82及び補助データパッド86を成すIZO系列は、インターメタリックコンパウンド610を経てドレーン電極66及びデータパッド64を成すアルミニウム系列との低い接触抵抗を保って安定的に接触する。

0052

また、図8には示していないが、第1及び第3接触孔72、76を保護膜70にのみ形成することにより、画素電極82及び補助データパッド86をドレーン電極66及びデータパッド64のバッファー膜603に直接接触し得る構造も提案することができる。

0053

このような薄膜トランジスタ基板の製造方法では、画素電極82及び補助データパッド84を成すIZO系列とドレーン電極66及びデータパッド64を成すアルミニウム系列との接触抵抗を十分に減らすことができる特徴以外に、別途高温アニーリングを実施しなくてもIZO系列層とアルミニウム系列の配線との接触抵抗を減らすインターメタリックコンパウンドを形成することができるので、工程の単純化においても有利である。

0054

本発明は前述したように、5枚のマスクを用いる製造方法に適用することができるが、4枚のマスクを用いる薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明する。

0055

図9は本発明の第2実施例による薄膜トランジスタ基板の配置構造を示したものであり、図10及び図11図9に示した薄膜トランジスタ基板の切断線X−X'及びXI−XI'による断面の構造を各々示したものである。

0056

まず、絶縁基板10上に第1実施例と同様にアルミニウム系列の金属からなるゲート線22、ゲートパッド24及びゲート電極26を含むゲート配線22、24、26、28が形成されている。そして、ゲート配線22、24、26、28は基板10の上部にゲート線22と平行であり上板共通電極に入力される共通電極電圧などの電圧を外部から印加を受ける維持電極28を含む。維持電極28は後述する画素電極82と連結された維持蓄電器用導電体パターン68と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極82とゲート線22との重なりによって発生する維持容量が十分である場合には形成しないこともある。

0057

ゲート配線22、24、26、28の上には窒化ケイ素(SiNx)などからなるゲート絶縁膜30が形成されて、ゲート配線22、24、26、28を覆っている。

0058

ゲート絶縁膜30上には水素化非晶質ケイ素(hydrogenated amorphous silicon)などの半導体からなる半導体パターン42、48が形成されており、半導体パターン42、48上には燐(P)などの導電性不純物が高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層(ohmic contact layer)パターン55、56、58が形成されている。

0059

抵抗性接触層パターン55、56、58上には低抵抗を有するアルミニウム系列の導電物質からなるデータ配線62、64、65、66、68が形成されている。データ配線62、64、65、66、68は縦方向に形成されているデータ線62、データ線62の一端部に連結されて外部からの画像信号の印加を受けるデータパッド64、そしてデータ線62の分枝である薄膜トランジスタのソース電極65、ゲート電極26または薄膜トランジスタのチャンネル部(C)に対してソース電極65の反対側に位置する薄膜トランジスタのドレーン電極66及び維持電極28上に位置している維持蓄電器用導電体パターン68も含む。維持電極28を形成しない場合には維持蓄電器用導電体パターン68もまた形成しない。

0060

データ配線62、64、65、66、68は図面に示したように、単一層に形成することができるが、第1実施例と類似するように二重層以上に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。例えば、データ配線62、64、65、66、68はモリブデン(Mo)またはモリブデン−タングステン(MoW)合金のようなモリブデン系列、クロム(Cr)系列、チタニウム系列またはタンタル系列からなる下部膜とアルミニウム系列からなる上部膜とで形成することができる。

0061

抵抗性接触層パターン55、56、58はその下部の半導体パターン42、48とその上部のデータ配線62、64、65、66、68の接触抵抗を低くする役割を果たし、データ配線62、64、65、66、68と同一な形状を有する。つまり、データ線部抵抗性接触層パターン55はデータ線部62、64、65と同一であり、ドレーン電極用抵抗性接触層パターン56はドレーン電極66と同一であり、維持蓄電器用抵抗性接触層パターン58は維持蓄電器用導電体パターン68と同一である。

0062

一方、半導体パターン42、48は薄膜トランジスタのチャンネル部(C)を除けばデータ配線62、64、65、66、68及び抵抗性接触層パターン55、56、58と同一な形状を有している。具体的に、維持蓄電器用半導体パターン48と維持蓄電器用導電体パターン68及び維持蓄電器用接触層パターン58は同一な模様であるが、薄膜トランジスタ用半導体パターン42はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、薄膜トランジスタのチャンネル部(C)でデータ線部62、64、65、特にソース電極65とドレーン電極66とが分離されており、データ線部の中間層55とドレーン電極用接触層パターン56とも分離されているが、薄膜トランジスタ用半導体パターン42はここで切断されずに連結されて薄膜トランジスタのチャンネルを生成する。

0063

データ配線62、64、65、66、68の上部には、第1実施例のように、以後に形成されるIZOの画素電極82または補助データパッド86との接触抵抗を最少化するためのインターメタリックコンパウンド610が形成されている。ここで、インターメタリックコンパウンド610は互いに異なる物質からなる二つの導電層の間の接触特性を向上させるためのものであって、少なくともデータ配線62、64、65、66、68を構成するアルミニウム系列の導電物質を含み、クロム、モリブデンまたはモリブデン合金の導電物質を含む構成とすることができる。インターメタリックコンパウンド610はアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。

0064

データ配線62、64、65、66、68及びこれらが覆わない半導体層42の上部に保護膜70を形成する。保護膜70は有機絶縁物質、例えばアクリルレジンやBCBあるいは無機絶縁物質、例えば窒化ケイ素で形成することができる。

0065

保護膜70はドレーン電極66、データパッド64及び維持蓄電器用導電体パターン68を露出する第1、第3及び第4接触孔72、76、78を有しており、またゲート絶縁膜30とともにゲートパッド24を露出する第2接触孔74を有している。

0066

第1実施例と類似するように、ドレーン電極66、データパッド64及び維持蓄電器用導電体パターン68の上部のインターメタリックコンパウンド610は第1、第3及び第4接触孔72、76、78を通じて露出している。

0067

保護膜70上には薄膜トランジスタから画像信号を受けて上部の電極とともに電気場を生成する画素電極82が形成されている。画素電極82はIZO(indium zilcon oxide)などの透明な導電物質で作られ、インターメタリックコンパウンド610を経て第1接触孔72を介してドレーン電極66と電気的に連結されて画像信号の伝達を受ける。画素電極82を隣接するゲート線22及びデータ線62と重ねることにより開口率を高くしているが、必ずしも重ねる必要はない。また、画素電極82は第4接触孔78を介して維持蓄電器用導電体パターン68と電気的に連結されて、導電体パターン68に画像信号を伝達する。一方、ゲートパッド24及びデータパッド64上には第2及び第3接触孔74、76を介して各々これらと連結される補助ゲートパッド84及び補助データパッド86が形成されているが、これらはパッド24、68と外部回路装置との接着性補完しパッドを保護する役割を果たすものであって必須なものではなく、これらを適用するか否かは選択的である。

0068

ここでは画素電極82の材料の例として透明なIZOを挙げたが、反射型液晶表示装置の場合には不透明な導電物質を用いても差支えない。

0069

このような本発明の実施例による構造では低抵抗のアルミニウム系列の金属からなるゲート配線22、24、26、28及びデータ配線62、64、65、66、68を含んでいるので、大画面高精細の液晶表示装置に適用して信号遅延を軽減することができる。更に、データパッド64及びドレーン電極66とIZOからなる補助データパッド86及び画素電極82は各々これらの接触抵抗を最少化するためのインターメタリックコンパウンド610を介して互いに接触されているので、液晶表示装置の表示特性を向上させることができる。

0070

以下、本発明の第2実施例による薄膜トランジスタ基板を4枚のマスクを用いて製造する方法について、図9乃至図11図12a乃至図20cを参照して説明する。

0071

まず、図12a、図12b及び図12cに示したように、第1実施例と同様に低抵抗のゲート配線用導電物質を積層し、マスクを用いた写真エッチング工程で基板10上にゲート線22、ゲートパッド24、ゲート電極26及び維持電極28を含み、低抵抗を有するアルミニウム系列の金属からなるゲート配線22、24、26、28を形成する。

0072

次に、図13a、図13b及び図13cに示したように、基板全面を覆うゲート絶縁膜30上に半導体パターン42、48、抵抗性接触層パターン55、56、58及び多重層構造のデータ配線62、64、65、66、68を形成する。この時、データ配線62、64、65、66、68はデータ線62、データパッド64、ソース電極65及びドレーン電極66と維持蓄電器用維持電極68を含む。

0073

データ配線62、64、65、66、68の下端にはそれと同一なパターンを有する抵抗性接触層パターン55、56、58が接触しており、抵抗性接触層パターン55、56、58の下端には薄膜トランジスタ用半導体パターン42と維持蓄電器用半導体パターン48とを含む半導体パターン42、48が接触している。薄膜トランジスタ用半導体パターン42はデータ線62、データパッド64、ソース電極65及びドレーン電極66とは同一でありながらも、ソース電極65とドレーン電極66との間に位置する薄膜トランジスタのチャンネルとして定義される領域をさらに含む。

0074

このようなデータ配線62、64、65、66、68、抵抗性接触層55、56、58及び半導体パターン42、48は一つのマスクのみを用いて形成することができる。これについて図14aから図19bを参照して説明する。

0075

まず、図14a及び14bに示したように、ゲート絶縁膜30、半導体層40、不純物がドーピングされた半導体層50を化学気相蒸着法を用いて各々1500Å乃至5000Å、500Å乃至2000Å、300Å乃至6020Åの厚さに連続して蒸着する。次に、アルミニウム系列の金属のように低抵抗を有するデータ配線用導電物質の導電体層602とバッファー膜603とをスパッタリングなどの方法で連続して積層する。この時、導電体層602上にモリブデン系列、クロム系列、チタニウム系列またはタンタル系列などからなるバッファー膜603を、真空を解除させずに連続して積層する。

0076

ここで、導電体層602上にバッファー膜603を真空状態で連続して積層することにより、大気中でアルミニウム系列の導電体層602上に形成され得るAl2O3のように以後の工程で接触部の接触抵抗を増加させる原因となる高抵抗の残留膜が形成されることを防止することができる。

0077

次に、アニーリングを実施してアルミニウム系列の導電体層602とバッファー膜603、つまり導電物質からなる二つの層の間にインターメタリックコンパウンド610を形成する。この時、インターメタリックコンパウンド610はバッファー膜603を構成する一部物質を含む。インターメタリックコンパウンド610は導電体層602を構成する物質とバッファー膜603を構成する物質とが融合された合金物質、例えばアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金で形成することができる。

0078

次に、図15a及び図15bに示したように、バッファー膜603を除去してインターメタリックコンパウンド610を露出させる。この時、インターメタリックコンパウンド610は除去せずに導電体層602上に残すのが好ましい。

0079

次に、インターメタリックコンパウンド610上に感光膜110を1μm乃至2μmの厚さに塗布する。

0080

次に、図16a及び16bに示したように感光膜110に光を照射した後、現像して互いに異なる厚さを有する感光膜パターン112、114を形成する。この時、感光膜パターン112、114の中で薄膜トランジスタのチャンネル部(C領域)、つまりソース電極65とドレーン電極66との間に位置した第1部分114は、データ配線部(A領域)、つまりデータ配線62、64、65、66、68が形成される部分に位置した第2部分112より厚さが薄くなるようにし、その他の部分(B領域)の感光膜は全て除去する。この時、チャンネル部(C)に残っている感光膜114の厚さとデータ配線部(A)に残っている感光膜112の厚さとの比は後述するエッチング工程での工程条件に応じて異なるようにしなければならないが、第1部分114の厚さを第2部分112の厚さの1/2以下とすることが好ましく、例えば4000Å以下であるのが良い。

0081

このように、位置によって感光膜の厚さを異にする方法は多様であり、A領域の光の透過量を調節するためには主にマスク上にスリット(slit)や格子形態のパターンを形成したり半透明膜を用いる。つまり、マスク製作時に若干の手間をかけるだけで、製品の形状を、あたかも2枚のマスクで加工したかのように構成できる。

0082

この時、スリットの間に位置したパターンの線幅やパターン間の間隔、つまりスリットの幅は露光時に用いる露光器分解能より小さいことが好ましく、これにより出射光量の平均化を行って半透明化する。半透明膜を用いる場合にはマスクを製作する時に透過率を調節するために、他の透過率を有する薄膜を用いたり厚さが異なる薄膜を用いることができる。

0083

このようなマスクを通じて感光膜に光を照射すると光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は完全分解されない状態であり、遮光膜で遮られた部分では高分子が殆ど分解されない。次に感光膜を現像すると高分子の分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると分子全体がが分解されてしまうので最適露光状態を維持するように注意しなければならない。

0084

このような薄い厚さの感光膜114はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と光が完全に透過できない部分とに分けられた通常のマスクで露光した後に現像し、リフローさせて感光膜が残留しない部分に感光膜の一部を流れるようにすることによって形成することもできる。

0085

このような感光膜パターン112、114を用いてその下部の膜、つまり導電体層602、不純物がドーピングされた半導体層50及び半導体層40に対するエッチングを行う。この時、データ配線部(A)にはデータ配線及びその下部の膜がそのまま残り、チャンネル部(C)には半導体層のみが残らなければならず、残りの部分(B)には前記の三つの層602、50、40が全て除去されてゲート絶縁膜30が露出されなければならない。

0086

このために、図17a及び17bに示したように、その他の部分(B)の露出されている導電体層602及びその上部のインターメタリックコンパウンド610を除去して、その下部の不純物がドーピングされた半導体層50を露出させる。この過程では乾式エッチングまたは湿式エッチング方法の両方を使用することができ、この時、導電体層602はエッチングされ感光膜パターン112、114は殆どエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合には導電体層602のみがエッチングされ感光膜パターン112、114はエッチングされない条件を探すのは難しいので、感光膜パターン112、114も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第1部分114の厚さを厚くして、この過程で第1部分114が除去されて下部の導電体層602が露出されることが生じないような最適エッチング条件選定する。

0087

導電体層602がMoまたはMoW合金、AlまたはAl合金、Taの中のある一つである場合には乾式エッチングや湿式エッチングのうちのいずれでも可能である。しかし、Crは乾式エッチング方法ではよく除去されないので、導電体層602がCrであれば湿式エッチングだけを用いることが良い。導電体層602がCrである湿式エッチングの場合にはエッチング液としてCeNHO3を使用することができ、導電体層602がMoやMoWである乾式エッチングの場合のエッチング気体としてはCF4とHClの混合気体やCF4とO2の混合気体を使用することができ、後者の場合には感光膜に対するエッチング比も殆ど似ている。

0088

このようにすれば、チャンネル部(C)及びデータ配線部(B)の導電体層、つまりソースドレーン用導電体パターン67と維持蓄電器用導電体パターン68のみが残り、その他の部分(B)の導電体層602は全て除去されてその下部の不純物がドーピングされた半導体層50が露出される。この時、残った導電体パターン67はソース及びドレーン電極65、66が分離されずに連結されている点を除けばデータ配線62、64、65、66、68の形態と同一である。また、乾式エッチングを用いた場合、感光膜パターン112、114もある程度の厚さにエッチングされる。

0089

次に、図18a及び18bに示したように、その他の部分(B)の露出された不純物がドーピングされた半導体層50及びその下部の半導体層40を感光膜の第1部分114と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン112、114と不純物がドーピングされた半導体層50及び半導体層40(半導体層と不純物がドーピングされた半導体層はエッチング選択性が殆ど無い)が同時にエッチングされ、ゲート絶縁膜30はエッチングされない条件下で行うべきであり、特に、感光膜パターン112、114と半導体層42に対するエッチング比が殆ど同一な条件でエッチングするのが好ましい。例えば、SF6とHClの混合気体やSF6とO2の混合気体を使用すれば殆ど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン112、114と半導体層40に対するエッチング比が同一な場合、第1部分114の厚さは半導体層40と不純物がドーピングされた半導体層50との厚さの合計と同一またはそれ以下とするべきである。

0090

このようにすればチャンネル部(C)の第1部分114が除去されてソース/ドレーン用導電体パターン67が露出され、その他の部分(B)の不純物がドーピングされた半導体層50及び半導体層40が除去されてその下部のゲート絶縁膜30が露出される。一方、データ配線部(A)の第2部分112もやはりエッチングされるので厚さが薄くなる。また、この段階で半導体パターン42、48が完成される。図面符号57と58は各々ソース/ドレーン用導電体パターン67の下部の不純物がドーピングされた半導体層パターンと維持蓄電器用導電体パターン68の下部の不純物がドーピングされた半導体層パターンとを示す。

0091

次に、アッシング(ashing)によりチャンネル部(C)のソース/ドレーン用導電体パターン67の表面に残っている感光膜クズを除去する。

0092

次に、図19a及び図19bに示したように、チャンネル部(C)のソース/ドレーン用導電体パターン67及びその下部の不純物がドーピングされた半導体層パターン57をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体パターン67と不純物がドーピングされた半導体層パターン57の全てに対して乾式エッチングのみで進行させることができ、ソース/ドレーン用導電体パターン67に対しては湿式エッチングで、不純物がドーピングされた半導体層パターン57に対しては乾式エッチングで行うこともできる。前者の場合にはソース/ドレーン用導電体パターン67と不純物がドーピングされた半導体層パターン57とのエッチング選択比の大きな条件下でエッチングを行うことが好ましいが、これはエッチング選択比が大きくない場合、エッチング終点を探すのが難しいためチャンネル部(C)に残る半導体パターン42の厚さを調節するのが容易ではないからである。例えば、SF6とO2の混合気体を用いてソース/ドレーン用導電体パターン67をエッチングすることを挙げられる。湿式エッチングと乾式エッチングとを交互に行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン67の側面はエッチングされるが、乾式エッチングされる不純物がドーピングされた半導体層パターン57は殆どエッチングされずに階段模様になる。不純物がドーピングされた半導体層パターン57及び半導体パターン42をエッチングする際に用いるエッチング気体の例としては前で言及したCF4とHClの混合気体やCF4とO2の混合気体が挙げられ、CF4とO2を用いれば均一な厚さに半導体パターン42を残すことができる。この時、半導体パターン42の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第2部分112もこの時ある程度の厚さにエッチングされる。この時のエッチングはゲート絶縁膜30がエッチングされない条件で行わなければならず、第2部分112がエッチングされてその下部のデータ配線62、64、65、66、68が露出されないように感光膜パターンが厚いことが好ましい。

0093

このようにすると、ソース電極65とドレーン電極66とが分離されるとともにデータ配線62、64、65、66、68とその下部の接触層パターン55、56、58が完成する。

0094

最後に、データ配線部(A)に残っていた感光膜第2部分112を除去する。しかし、第2部分112の除去はチャンネル部(C)ソース/ドレーン用導電体パターン67を除去した後、その下の不純物がドーピングされた半導体層パターン57を除去する前に行われることもある。

0095

前述したように、湿式エッチングと乾式エッチングとを交互に行ったり乾式エッチングのみを使用することができる。後者の場合には一つの種類のエッチングのみを用いるので工程が比較的簡便であるが、適当なエッチング条件を探すことが難しい。反面、前者の場合にはエッチング条件を探すのは比較的やさしいが工程が後者に比べて面倒な点がある。

0096

このように一つのマスクを用いてデータ配線62、64、65、66、68、半導体パターン42、48及び抵抗性接触層パターン55、56、58を形成する。

0097

この時、インターメタリックコンパウンド610は導電体層602と共にパターニングされるので、データ配線62、64、65、66、68を形成する製造工程を通じてデータ配線62、64、65、66、68上に残るようになる。

0098

次に、図20a、図20b及び図20cに示したように、窒化ケイ素をCVD方法で蒸着したり有機絶縁物質をスピンコーティングして3、000Å以上の厚さを有する保護膜70を形成する。続いて、マスクを用いて保護膜70をゲート絶縁膜30と共にエッチングしてドレーン電極66、ゲートパッド24、データパッド64及び維持蓄電器用導電体パターン68を各々露出する第1、第2、第3及び第4接触孔72、74、76、78を形成する。

0099

この時、第1、第3及び第4接触孔72、76、78を介してドレーン電極66、データパッド64及び維持蓄電器用導電体パターン68の部分ではインターメタリックコンパウンド610が露出される。

0100

最後に、図9図10及び図11に示したように、400Å乃至500Åの厚さのIZO層を蒸着しマスクを用いて写真エッチング工程によってエッチングして、インターメタリックコンパウンド610を経て第2及び第4接触孔72、78でドレーン電極66及び維持蓄電器用導電体パターン68と電気的に連結された画素電極82、第2接触孔74でゲートパッド24と連結された補助ゲートパッド84及びインターメタリックコンパウンド610を経て第3接触孔76でデータパッド64と連結された補助データパッド86を形成する。

0101

このような本発明の第3実施例では、第1実施例による効果だけでなく、データ配線62、64、65、66、68とその下部の接触層パターン55、56、58及び半導体パターン42、48を一つのマスクを用いて形成し、この過程でソース電極65とドレーン電極66とが分離するので、製造工程を単純化することができる。

0102

このような本発明の実施例ではアルミニウム系列の金属とIZO膜との接触特性を向上させるために、これらの間にアニーリング工程を実施してアルミニウム系列の導電物質を含み、クロム、モリブデンまたはモリブデン合金を含むインターメタリックコンパウンドを形成する。

0103

本発明の第2実施例でバッファー膜603を約150℃程度の温度でモリブデンタングステン合金膜として形成し、200℃程度の温度で2時間程度アニーリングを実施して16.5"(インチ)の薄膜トランジスタ基板を製造して、接触孔72、74、76、78を4×4μm乃至7×7μmの範囲で形成した結果、接触部の接触抵抗は約E4Ω/200EA程度と測定され、接触部の接触抵抗が著しく減少することが分かった。

0104

一方、詳述した本発明の第2実施例で、アルミニウム系列からなるデータ配線62、64、65、66、68上に蒸着されたバッファー膜603を除去する代わりに、このバッファー膜603とバッファー膜603を用いて形成されたインターメタリックコンパウンド610とをデータ配線62、64、65、66、68として使用して、図10及び図11に示したような断面構造を有する薄膜トランジスタ基板を製造することができる。

0105

このために、次のような中間段階の製造工程が適用できる。

0106

すでに言及したように、ゲート絶縁膜30及び半導体層42を含む基板の全面にアルミニウム系列からなる導電体層602及びバッファー膜603を順次に連続して蒸着する(図14a及び図14b参照)。この時、導電体層602の下端にまた他の金属層601を形成することができるが、二つの層を区分するために、アルミニウム系列からなる導電体層602を上部膜602とし、その下側(基板側)にある金属層601を下部膜601という。

0107

ここで、バッファー膜603を150℃以上の高温で蒸着して、アルミニウム系列からなる上部膜602とバッファー膜603との間に、上部膜602を構成する物質とバッファー膜603を構成する物質とが合金された物質、例えばアルミニウム−モリブデン合金、アルミニウム−チタニウム合金、アルミニウム−タンタル合金またはアルミニウム−クロム合金からなるインターメタリックコンパウンド610を形成する。ここで、バッファー膜603を形成するための金属物質としては提示された例以外の所定温度、例えば150℃以上、の蒸着過程でアルミニウムと合金を形成し得る金属物質であれば制限を受けない。この場合、インターメタリックコンパウンド610の形成のためのアニーリング作業を行わなくてもよいという長所がある。

0108

インターメタリックコンパウンド610の厚さはバッファー膜603を蒸着する工程での蒸着温度と蒸着時間とによって決められるので、バッファー膜603を蒸着する時には蒸着温度と蒸着時間とを工程条件に応じて適切に調節するのが好ましい。バッファー膜603は上部膜602との間にインターメタリックコンパウンド610を形成することができる程度の厚さに形成すればよい。例えば、インターメタリックコンパウンド610を10Å以上の厚さに形成しようとすると、バッファー膜603を50Å以上の厚さに形成すればよい。

0109

次に、バッファー膜603を除去する代わりに、バッファー膜603、インターメタリックコンパウンド610、上部膜602及び下部膜601からなる多重層構造を写真エッチング工程でパターニングして、図21及び図22に示したような多重層のデータ配線62、64、65、66、68を形成する。

0110

次に、保護膜70を形成し、保護膜70またはゲート絶縁膜30に第1、第2及び第3接触孔72、74、76を形成し、画素電極82、補助ゲートパッド及び補助データパッド84、86を形成するなどの後続工程を進行させる。

0111

この時、バッファー膜603を窒化ケイ素をエッチングするエッチングガスによってエッチング度が高い金属物質、例えばモリブデン系列で形成する場合には、保護膜70またはゲート絶縁膜30をエッチングする過程でバッファー膜603がエッチングされる場合が生じる。この場合にはその下端のインターメタリックコンパウンド610が露出され得る。このようなインターメタリックコンパウンド610はその下部の上部膜602が大気中に露出されることを防止して、上部膜602の表面に酸化膜が形成されることを防止する機能を果たす。

0112

一方、インターメタリックコンパウンド610が露出されるとエッチング工程中に大気に露出されて酸化される恐れがあるが、良好な導電特性を有しているため上部膜602とIZO系列層の接触には影響を与えない。

0113

このように、第1接触孔72を保護膜70とドレーン電極66のバッファー膜603とに形成してドレーン電極66のインターメタリックコンパウンド610を露出し、第3接触孔76を保護膜70とデータパッド64のバッファー膜603にと形成することによってデータパッド64のインターメタリックコンパウンド610を露出することができる。従って、画素電極82及び補助データパッド86を成すIZO系列はインターメタリックコンパウンド610を経てドレーン電極66及びデータパッド64を成すアルミニウム系列に低い接触抵抗をもって安定的に接触する。

0114

また、図21及び図22に示していないが、第1及び第3接触孔72、76を保護膜70にのみ形成して、画素電極82及び補助データパッド86をドレーン電極66及びデータパッド64のバッファー膜603に直接接触させ得る構造も提案できる。

0115

このような薄膜トランジスタ基板の製造方法では画素電極82及び補助データパッド84を成すIZO系列とドレーン電極66及びデータパッド64を成すアルミニウム系列との接触抵抗を十分に減らすことができるという特徴以外に、別途の高温アニーリングを実施しなくてもIZO系列層と上部膜との接触抵抗を減らすインターメタリックコンパウンドを形成することができるので、工程単純化においても有利である。

発明の効果

0116

前述のように、本発明によれば製造工程でアルミニウム系列の金属層の上部で形成され得る高抵抗の酸化膜形成条件を除去することにより、均一な工程条件を設計することができ、画素電極及び補助データパッドを成すIZO系列とデータ配線をなすアルミニウム系列との接触抵抗を十分に減らすことができるという特徴がある。同時に、低抵抗のアルミニウムまたはアルミニウム合金で配線を形成することにより、大画面高精細の製品特性を向上させることができる。

0117

詳述された本発明の第1及び第2実施例では透明導電物質層、つまり画素電極、補助ゲートパッド及び補助データパッドをIZO系列で形成した場合を例に上げたが、IZO系列以外に他の透明導電物質、例えばITO系列で液晶表示装置の透明導電物質層を形成しても本発明を適用することができる。

図面の簡単な説明

0118

図1本発明の第1実施例による薄膜トランジスタ基板の配置構造を示した図である。
図2本発明の第1実施例による薄膜トランジスタ基板の断面構造を、図1の切断線II−II'に沿って示した図である。
図3a 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図3b 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図4a 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図4b 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図5本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図6a 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図6b 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図7a 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図7b 本発明の第1実施例による薄膜トランジスタ基板の製造工程を示した図である。
図8本発明の第1実施例による薄膜トランジスタ基板の他の断面構造を図1の切断線II−II'に沿って示した図である。
図9本発明の第2実施例による薄膜トランジスタ基板の配置構造を示した図である。
図10本発明の第2実施例による薄膜トランジスタ基板の断面構造を、図9の切断線X−X'に沿って示した図である。
図11本発明の第2実施例による薄膜トランジスタ基板の断面構造を、図9の切断線XI−XI'に沿って示した図である。
図12a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図12b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図12c 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図13a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図13b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図13c 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図14a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図14b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図15a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図15b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図16a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図16b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図17a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図17b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図18a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図18b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図19a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図19b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図20a 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図20b 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図20c 本発明の第2実施例による薄膜トランジスタ基板の製造工程を示した図である。
図21本発明の第2実施例による薄膜トランジスタ基板の他の断面構造を、図9の切断線X−X'に沿って各々示した図である。
図22本発明の第2実施例による薄膜トランジスタ基板の他の断面構造を、図9の切断線XI−XI'に沿って各々示した図である。

--

0119

10絶縁基板
22ゲート線
24ゲートパッド
26ゲート電極
28維持電極
30ゲート絶縁膜
40、42、48、50半導体層
52、55、56、57、58抵抗性接触層
62データ線
64データパッド
65ソース電極
66ドレーン電極
67ソース/ドレーン用導電体パターン
68維持蓄電器用導電体パターン
70 保護膜
72 第1接触孔
74 第2接触孔
76 第3接触孔
78 第4接触孔
82画素電極
84補助ゲートパッド
86補助データパッド
110感光膜
112、114感光膜パターン
601金属層(下部膜)
602導電体層(上部膜)
603バッファー膜
610インターメタリックコンパウンド

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ハイソル株式会社の「 ワイヤボンディング方法、及び半導体チップ配線構造」が 公開されました。( 2020/10/29)

    【課題】半導体チップに形成された電極と金属線とを強固に接合する。【解決手段】カドミウムテルル又は有機半導体の軟質素材を有した半導体チップ10に形成された電極15に導電性ペースト30を塗布する塗布ステッ... 詳細

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ