図面 (/)

技術 半導体記憶装置

出願人 シャープ株式会社
発明者 山岸康朗
出願日 2001年2月14日 (19年9ヶ月経過) 出願番号 2001-037756
公開日 2002年8月30日 (18年2ヶ月経過) 公開番号 2002-245787
状態 未査定
技術分野 EAROM リードオンリーメモリ 記憶装置の構造、電源 半導体メモリの信頼性技術
主要キーワード 最大制限値 書換え回路 書換え禁止 リード信号線 単一動作 強電体 データ消去命令 書込み禁止状態
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年8月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

高電圧発生回路における消費電力を低減する。

解決手段

レジスタAに書換え禁止機能を持たせた場合で、アドレス比較器44において、外部からの入力アドレスと、レジスタDからの書換え禁止アドレスとが一致した場合であって、書換え回数比較器43において、レジスタBからの実際の書換え回数値と、レジスタCからの最大書換え制限回数値とが一致またはそれを超えた場合に、書換え電圧発生回路3による書換え電圧発生動作を停止する。また、データの書き込み動作の実行中を示す内部信号iWRと、データの消去動作の実行中を示す内部信号iERとが共にアクティブではない場合(「L」レベル)、書換え電圧発生回路3による書換え電圧発生動作を停止するようにしている。

概要

背景

近年、単一動作電源だけでデータ書換え可能な不揮発性半導体記憶装置が製造されている。このような不揮発性半導体記憶装置には、データの書換え動作に必要な電圧を生成する書換え電圧発生回路が内蔵されていることが多い。また、データの書換えが可能な不揮発性半導体記憶装置には、誤った使用による書込みを防止するためや、悪意を持ったユーザによる不正なデータ書込みを防止するためなど、セキュリティ保護のために、一部のメモリセルヘのデータの書換えを禁止するような機能を有するものもある。

このようなデータ書換え用の高電圧を発生する機能と、データの書換えを禁止する機能とを有する不揮発性半導体記憶装置(EEPROM;Electrically Erasable and Programable ROM)として、特開平4−102980号公報「EEPROM内臓のマイクロコンピュータ」に示す技術が提案されている。

この特開平4−102980号公報「EEPROM内臓のマイクロコンピュータ」に記載されたEEPROMとその制御回路を図3に示す。図3において、EEPROM100は、EEPROMセルアレイ101と、アドレスデコーダ102と、入出力バッファ103とで構成されている。

その制御回路110は、アドレスバス111、データバス112、セレクト信号線113、リード信号線114およびライト信号線115を通して、EEPROM100全体のメモリ制御を行っている。制御回路110からセレクト信号線113に出力されるセレクト信号はEEPROMセルアレイ101に対してアクセスするときにアクティブになる信号であり、制御回路110からリード信号線114に出力されるリード信号はデータの読出し時にアクティブになる信号であり、制御回路110からライト信号線115に出力されるライト信号はデータの書込み時にアクティブになる信号である。

書込みアドレスラッチ116は書込み時のアドレスをラッチし、読出しアドレスラッチ117は読み出し時のアドレスをラッチし、これらの書込みアドレスラッチ116および読出しアドレスラッチ117はアクセスすべきアドレスをアドレスデコーダ102に供給するものである。

制御レジスタ118は、アドレスバス111、データバス112およびライト信号線115が接続された制御回路110から、それらを通してデータを書き込み可能とするレジスタであり、制御回路110からの情報によりEEPROMセルアレイ101へのデータ書込みの許可禁止制御を行うものである。

書換え電圧発生回路としての高電圧発生回路119は、制御レジスタ118の内容が書込み許可状態を示している場合に、EEPROMセルアレイ101への書き込み要求が発生すると、高電圧をEEPROMセルアレイ101に供給するものである。また、高電圧発生回路119は、制御レジスタ118の内容が書込み禁止状態を示している場合に、EEPROMセルアレイ101への書き込み要求が発生すると、書き込み動作を禁止するべく高電圧をEEPROMセルアレイ101に供給しないように制御が為されるものである。

概要

高電圧発生回路における消費電力を低減する。

レジスタAに書換え禁止機能を持たせた場合で、アドレス比較器44において、外部からの入力アドレスと、レジスタDからの書換え禁止アドレスとが一致した場合であって、書換え回数比較器43において、レジスタBからの実際の書換え回数値と、レジスタCからの最大書換え制限回数値とが一致またはそれを超えた場合に、書換え電圧発生回路3による書換え電圧発生動作を停止する。また、データの書き込み動作の実行中を示す内部信号iWRと、データの消去動作の実行中を示す内部信号iERとが共にアクティブではない場合(「L」レベル)、書換え電圧発生回路3による書換え電圧発生動作を停止するようにしている。

目的

本発明は、上記事情に鑑みて為されたもので、書換え電圧発生回路における消費電力を低減することができる書換え可能な半導体記憶装置を提供することを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
3件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

データの書換え電圧を発生する書換え電圧発生手段を内蔵したデータ書換え可能な半導体記憶装置において、データ書換え動作を行っていない期間には、該書換え電圧発生手段による書換え電圧発生動作を停止させる書換え禁止制御手段を有した半導体記憶装置。

請求項2

前記書換え禁止制御手段は、データの書換え動作禁止されているアドレスが入力された場合に、前記書換え電圧発生手段による書換え電圧発生動作を停止させる請求項1記載の半導体記憶装置。

請求項3

前記書換え禁止制御手段は、データの書換え動作を禁止するアドレス領域を記憶する第1記憶手段と、該第1記憶手段に記憶されたアドレスと外部からの入力アドレスを比較するアドレス比較手段とを備え、該アドレス比較手段による比較結果が一致した場合に、前記書換え電圧発生手段による書換え電圧発生動作を停止させる請求項2記載の半導体記憶装置。

請求項4

前記書換え禁止制御手段は、書換え回数カウントする計数手段と、該計数手段がカウントした書換え回数値を記憶する第2記憶手段と、最大書換え制限回数を記憶する第3記憶手段と、該第2記憶手段と第3記憶手段の各データを比較する書換え回数比較手段とを備え、該書換え回数比較手段による比較結果に応じて、前記書換え電圧発生手段による書換え電圧発生動作を停止させる請求項1〜3の何れかに記載の半導体記憶装置。

請求項5

前記第1〜第3記憶手段の少なくとも何れかがレジスタで構成され、該レジスタが不揮発性半導体記憶素子からなる請求項3または4記載の半導体記憶装置。

請求項6

前記書換え電圧発生手段は、少なくともクロック信号発振する発振手段と、該発振手段からのクロック信号に同期して順次電荷を蓄積することにより書換え電圧を生成するチャージポンプ手段と、前記書換え禁止制御手段からの書換え禁止信号を受けて該発振手段からのクロック信号を出力停止する信号出力停止手段とを有した請求項1〜4の何れかに記載の半導体記憶装置。

技術分野

0001

本発明は、半導体記憶装置に関し、特に書換え可能な不揮発性半導体記憶装置に関する。

背景技術

0002

近年、単一動作電源だけでデータ書換え可能な不揮発性半導体記憶装置が製造されている。このような不揮発性半導体記憶装置には、データの書換え動作に必要な電圧を生成する書換え電圧発生回路が内蔵されていることが多い。また、データの書換えが可能な不揮発性半導体記憶装置には、誤った使用による書込みを防止するためや、悪意を持ったユーザによる不正なデータ書込みを防止するためなど、セキュリティ保護のために、一部のメモリセルヘのデータの書換えを禁止するような機能を有するものもある。

0003

このようなデータ書換え用の高電圧を発生する機能と、データの書換えを禁止する機能とを有する不揮発性半導体記憶装置(EEPROM;Electrically Erasable and Programable ROM)として、特開平4−102980号公報「EEPROM内臓のマイクロコンピュータ」に示す技術が提案されている。

0004

この特開平4−102980号公報「EEPROM内臓のマイクロコンピュータ」に記載されたEEPROMとその制御回路図3に示す。図3において、EEPROM100は、EEPROMセルアレイ101と、アドレスデコーダ102と、入出力バッファ103とで構成されている。

0005

その制御回路110は、アドレスバス111、データバス112、セレクト信号線113、リード信号線114およびライト信号線115を通して、EEPROM100全体のメモリ制御を行っている。制御回路110からセレクト信号線113に出力されるセレクト信号はEEPROMセルアレイ101に対してアクセスするときにアクティブになる信号であり、制御回路110からリード信号線114に出力されるリード信号はデータの読出し時にアクティブになる信号であり、制御回路110からライト信号線115に出力されるライト信号はデータの書込み時にアクティブになる信号である。

0006

書込みアドレスラッチ116は書込み時のアドレスをラッチし、読出しアドレスラッチ117は読み出し時のアドレスをラッチし、これらの書込みアドレスラッチ116および読出しアドレスラッチ117はアクセスすべきアドレスをアドレスデコーダ102に供給するものである。

0007

制御レジスタ118は、アドレスバス111、データバス112およびライト信号線115が接続された制御回路110から、それらを通してデータを書き込み可能とするレジスタであり、制御回路110からの情報によりEEPROMセルアレイ101へのデータ書込みの許可禁止制御を行うものである。

0008

書換え電圧発生回路としての高電圧発生回路119は、制御レジスタ118の内容が書込み許可状態を示している場合に、EEPROMセルアレイ101への書き込み要求が発生すると、高電圧をEEPROMセルアレイ101に供給するものである。また、高電圧発生回路119は、制御レジスタ118の内容が書込み禁止状態を示している場合に、EEPROMセルアレイ101への書き込み要求が発生すると、書き込み動作を禁止するべく高電圧をEEPROMセルアレイ101に供給しないように制御が為されるものである。

発明が解決しようとする課題

0009

上述したデータ書換え可能な不揮発性半導体記憶装置の場合、制御レジスタ118の内容が書込み禁止状態を示している場合に、データの書き込み要求が発生すると、データの書き込みに必要な高電庄をEEPROMセルアレイ101に供給しないように電源経路遮断するようにしているが、高電圧発生回路119自体は常時動作しているため、高電圧発生回路119に動作電流が流れ、無駄な電力消費が生じていた。

0010

本発明は、上記事情に鑑みて為されたもので、書換え電圧発生回路における消費電力を低減することができる書換え可能な半導体記憶装置を提供することを目的とする。

課題を解決するための手段

0011

本発明の半導体記憶装置は、データの書換え電圧を発生する書換え電圧発生手段を内蔵したデータ書換え可能な半導体記憶装置において、データ書換え動作を行っていない期間には、該書換え電圧発生手段による書換え電圧発生動作を停止する書換え禁止制御手段を有したものであり、そのことにより上記目的が達成される。

0012

この構成により、データ書換え動作を行っていない期間には、書換え禁止制御手段が、書換え電圧発生手段による書換え電圧発生動作を停止するようにしたので、書換え電圧発生回路である書換え電圧発生手段における消費電力が低減される。

0013

また、好ましくは、本発明の装置における書換え禁止制御手段は、データの書換え動作が禁止されているアドレスが入力された場合に、書換え電圧発生手段による書換え電圧発生動作を停止させる。

0014

この構成により、データ書換え禁止アドレスが外部から入力された場合、書換え電圧発生動作を停止させるので、書換え電圧発生手段で電力消費していた分だけ、消費電力を低減することができ、書き換え禁止領域が広いほどこの消費電力低減効果も大きくなる。また、書換え禁止アドレスが外部から入力された場合、書換え電圧発生回路を停止させるので、書換えできない読み出し専用メモリ領域への誤書き込みや不正な書換えを防止することも可能となる。これによって、コストという面からも本発明の半導体記憶装置は、書換え可能なメモリ領域と、書換えできない読み出し専用のメモリ領域とを1チップ内に実現できるので、実装面積を削減することが可能となり、コスト低減も図ることが可能となる。

0015

さらに、好ましくは、本発明の半導体記憶装置における書換え禁止制御手段は、データの書換え動作を禁止するアドレス領域を記憶する第1記憶手段と、この第1記憶手段に記憶されたアドレスと外部からの入力アドレスを比較するアドレス比較手段とを備え、アドレス比較手段による比較結果が一致した場合に、書換え電圧発生手段による書換え電圧発生動作を停止させる。

0016

この構成により、書換え禁止アドレスが外部から入力された場合に、書換え電圧発生動作を停止させる構成をより簡単な構成とすることが可能となる。

0017

さらに、好ましくは、本発明の半導体記憶装置における書換え禁止制御手段は、書換え回数カウントする計数手段と、この計数手段がカウントした書換え回数値を記憶する第2記憶手段と、最大書換え制限回数を記憶する第3記憶手段と、第2記憶手段と第3記憶手段の各データを比較する書換え回数比較手段とを備え該書換え回数比較手段による比較結果に応じて、書換え電圧発生手段による書換え電圧発生動作を停止させる。

0018

この構成により、データ書換え回数最大値制限値を第3記憶手段に設定し、実際のデータ書換え回数がこの値になるかまたはこの値を超えた場合に、データの書換えを禁止するので、データ書換え回数に限界がある不揮発性半導体記憶装置においては、記憶データの信頼性を向上させることが可能となる。また、この機能を利用して、例えばゲームなどのようなプログラム試用回数を制限することについても、記憶データの信頼性向上の観点から大いに利用することが可能となる。

0019

さらに、好ましくは、本発明の半導体記憶装置における第1〜第3記憶手段の少なくとも何れかがレジスタで構成され、このレジスタが不揮発性半導体記憶素子からなる。

0020

この構成により、第1〜第3記憶手段の少なくとも何れかがレジスタで構成され、このレジスタが不揮発性記憶素子からなるので、電源供給を遮断しても記憶内容を保持できて、電源を入れた後、再度、書き込む必要が無くなる。また、これらのレジスタはデータ書換えが可能な記憶素子を用いるので、例えば外部から入力するコマンドにより各レジスタの内容が書換えられるようにすることにより、データの書換えを禁止するアドレスの領域を任意に設定することも可能となる。

0021

さらに、好ましくは、本発明の半導体記憶装置における書換え電圧発生手段は、少なくともクロック信号発振する発振手段と、この発振手段からのクロック信号に同期して順次電荷を蓄積することにより書換え電圧(データ書替えには高電圧出力だけではなく負電圧出力使用可能)を生成するチャージポンプ手段と、書換え禁止制御手段からの書換え禁止信号を受けて発振手段からのクロック信号を出力停止する信号出力停止手段とを有する。

0022

この構成により、信号出力停止手段が書換え禁止制御手段からの書換え禁止信号を受けて発振手段からのクロック信号を出力停止するので、書換え電圧発生手段の全体の駆動を停止させることが可能となって、大幅な消費電力の低減を図ることが可能となる。

発明を実施するための最良の形態

0023

以下、本発明の半導体記憶装置を不揮発性半導体記憶装置に適用した場合について図面を参照しながら説明する。

0024

図1は、本発明の一実施形態における不揮発性半導体記憶装置のデータ書換え回路の要部構成を示すブロック図である。図1において、不揮発性半導体記憶装置1は、メモリセルアレイ2と、書換え電圧発生手段としての書換え電圧発生回路3と、第1書換え禁止制御回路4と、第2書換え禁止制御回路5と、出力合成手段6とを有している。これらの第1書換え禁止制御回路4、第2書換え禁止制御回路5および出力合成手段6により書換え禁止制御手段が構成されている。

0025

メモリセルアレイ2は、複数のメモリセル、ワード線ビット線およびソース線から構成され、電源電圧を供給しなくてもそれぞれのメモリセルにデータが保持されるようになっている。これらのメモリセルの例としては、EEPROMセルやフラッシュメモリセルなどがある。

0026

書換え電圧発生回路3は高電圧発生回路または負電圧発生回路であり、図2に示すように、発振手段としての発振器31と、チャージポンプ手段としてのポンプ回路32と、基準電圧発生回路33と、電圧比較器34とを有し、ポンプ回路32からメモリセルアレイ2に対して書換え電圧を供給するものである。この書換え電圧には、データ消去時またはデータ書込み時に、メモリセルアレイ2内のワード線、ビット線およびソース線のそれぞれに与えられる電圧である。書換え電圧発生回路3は、書換え禁止信号E/WINHが入力されるが、例えば、この書換え禁止信号E/W INHが「L」レベルのときは、書換え電圧発生回路3はメモリセルアレイ2に供給する書換え電圧を発生し、書換え禁止信号E/WINHが「H」レベルのときは、書換え電圧を発生しないように制御が為される。

0027

発振器31は所定周波数のクロック信号を発生するものである。

0028

ポンプ回路32には発振器31からのクロック信号(発振信号)が入力され、クロック信号に同期して内蔵するキャパシタ電荷を順次蓄積して行くことにより、所望の書換え電圧を発生するものである。

0029

基準電圧発生回路33は、所定の基準電圧を出力するものである。基準電圧発生回路33自体も電圧発生回路から構成されることがあるが、この基準圧発生回路33は、入力インピーダンスの高い電圧比較器34の入力端にしか接続されないので、その能力は小さいもので良く、駆動すべき負荷も変動しないので、安定した基準電圧を発生することができる。

0030

電圧比較器34は、通常、ポンプ回路32からの電圧出力としての書換え電圧を一定値出力電圧複数種類ある)に保つために、その書換え電圧出力を、基準電圧発生回路33からの基準電圧値と比較して、書換え電圧出力値が基準電圧値を上回れば、発振器31の駆動を停止させるディセーブル信号を発振器31に出力し、書換え電圧出力が基準電圧よりも低ければ、発振器31を作動させるイネーブル信号を発振器31に出力する帰還制御を行うものである。以上の基準電圧発生回路33および電圧比較器34により信号出力停止手段が構成され、ORゲート61からの書換え禁止信号E/WINHを受けて発振器31からのクロック信号を出力停止するようになっている。

0031

第1書換え禁止制御回路4は、不揮発性半導体記憶装置1の全体の動作を制御する制御回路の一部の構成となっており、不揮発性レジスタ群41と、計数手段としてのカウンタ42と、書換え回数比較手段としての書換え回数比較器43と、アドレス比較手段としてのアドレス比較器44と、論理積手段としてのANDゲート45とを有している。

0032

不揮発性レジスタ群41はレジスタA〜レジスタDの4つの書換え可能な不揮発性レジスタを有している。この不揮発性レジスタを構成する記憶素子としてはEEPROMまたはFRAM (強電体メモリ)メモリセルが適している。レジスタAは、データの書換え禁止機能を持たせる場合にセット状態(「1」か「0」か何れが初期状態不確定であるため、書換え可能な状態を初期状態とする)を記憶し、データの書換え禁止機能を持たせない場合にはリセット状態を記憶する1ビットの不揮発性レジスタである。レジスタBは第2記憶手段であり、書き換えた回数を記憶する複数ビットからなる不揮発性レジスタである。レジスタCは第3記憶手段であり、この値を超えたらデータを書換え禁止にする最大書換え制限回数(書換え禁止基準回数)を記憶する複数ビットからなる不揮発性レジスタである。レジスタDは第1記憶手段であり、データを書換え禁止にするアドレス領域を記憶する複数ビットからなる不揮発性レジスタである。

0033

以上のように、各レジスタA〜Dを不揮発性の記憶素子から構成することによって、電源供給を遮断しても記憶内容を保持できるため、再度、電源を入れた後、書き込む必要が無くなるという利点がある。また、これらの各レジスタA〜Dは書換えが可能な記憶素子を用いるので、例えば外部から入力するコマンドにより各レジスタA〜Dの内容を書換えられるようにすることにより、書換えを禁止するアドレスの領域を任意に設定することもできる。

0034

カウンタ42は、データが書き換えられた回数をカウントし、そのカウント値をレジスタBに出力して記憶させるものである。

0035

書換え回数比較器43は、レジスタBに記憶された実際の書換え回数値と、レジスタCに設定された最大書換え制限回数値とを比較して、実際に書換えられた書換え回数値が書換え禁止回数値に至って一致するか、それ以上になれば、「H」レベルの信号を出力するようになっている。

0036

アドレス比較器44は、外部から入力される消去アドレスまたは書込みアドレスの外部入力アドレスと、レジスタDに記憶された書換え禁止アドレス領域とを比較して、それらが一致すれば、「H」レベルを出力するものである。

0037

ANDゲート45は、レジスタA、書換え回数比較器43およびアドレス比較器44の各出力が入力端に入力され、全ての入力信号が「H」レベルのときに、その出力端から「H」レベルの信号が出力されるようになっている。

0038

第2書換え禁止制御回路5は、AND機能を持つ論理積手段としてのゲート51で構成され、データの書き込み動作の実行中を示す内部信号iWRと、データ消去動作の実行中を示す内部信号iERとがゲート51の両入力端に入力され、データ書換え動作を行っていない期間は内部信号iWR,iERが共に「L」レベルであり、このとき、ゲート51の出力端から「H」レベルの信号が出力されるようになっている。

0039

出力合成手段6は、論理和手段としてのORゲート61で構成され、ANDゲート45およびゲート51からの各出力信号が両入力信号としてその入力端に入力され、その出力端からは両入力信号の論理和としての書換え禁止信号E/WINHが書換え電圧発生回路3に出力されるようになっている。

0040

上記構成により、以下、その動作を説明する。

0041

本発明の不揮発性半導体記憶装置1においては、データの書換え電圧を必要としない動作を行っている間は、書換え電圧発生回路3は書換え電圧を発生しない。データの書換え電圧を必要としない動作とは、データ書き込み動作およびデータ消去動作以外の全動作(例えばデータの読出し動作など)である。

0042

まず、データの書き込み動作の実行中を示す内部信号iWRと、データの消去動作の実行中を示す内部信号iERとが共にアクティブではないとき(「L」レベルのとき)、ゲート51からは「H」レベルの出力信号が出力される。この出力信号は、書換え禁止制御回路4からの出力信号と共にORゲート61に入力され、ORゲート61からの出力信号が書換え禁止信号E/WINHとなって書換え電圧発生回路3に入力される。このように、データの書き込み動作でもデータの消去動作でもない時は、ゲート51からの出力信号は「H」レベルとなり、ORゲート61を介して書換え禁止信号E/W INHが「H」レベルとなって、書換え電圧発生回路3の全ての動作が停止される。

0043

また、外部からデータ書換え禁止のアドレスがアドレス比較器44に入力された場合、アドレス比較器44においてレジスタDに記憶された書換え禁止アドレスと比較され、一致が検出されると、アドレス比較器44から「H」レベルの信号が出力される。また、書換え回数を保存したレジスタBの値が、レジスタCに設定された書換え禁止回数の値と一致するかまたはそれを超えた場合に、書換え回数比較器43から「H」レベルの信号が出力される。さらに、レジスタAからは、書換え禁止機能を持たせる場合に「H」レベルの信号が出力される。レジスタAと上記内部信号iWR,iERとの関係は、図4に示す通りである。レジスタAは、書換え禁止制御回路4を有効にするか無効にするかのスイッチ手段として作用するものである。なお、図4において、書込みでも消去でもない場合(読み出し)はレジスタAに依存せず「禁止」である。

0044

このように、書換え禁止機能を持たせた場合(レジスタAからの出力が「H」レベル)に、外部から書換え禁止のアドレス(レジスタDの書換え禁止アドレスと一致するアドレス)が入力され、そのとき、書換え回数がレジスタBに設定された書換え禁止回数の値と一致するかまたはそれを超えた場合に、ANDゲート45への3つの入力信号が全て「H」レベルとなって、ANDゲート45からの出力信号が「H」レベルとなる。

0045

これによって、ORゲート61から書換え電圧発生回路3に書換え禁止信号E/WINHが出力され、書換え電圧発生回路3の全ての動作は停止する。したがって、書換え電圧発生回路3からは、メモリセルアレイ2に供給される書換え電圧が発生しなくなり、データ消去時およびデータ書込み時に、ワード線、ビット線およびソース線に与えられる各電圧が供給されないため、あるアドレス領域に対して、外部からデータ消去命令データ書込み命令が入力されても、データ消去またはデータ書込みされることはない。

0046

ここで、書換え禁止信号E/WINHによる書換え電圧発生回路3の駆動停止動作について、以下、詳細に説明する。まず、書換え禁止信号E/W INHによって、基準電圧発生回路33からの基準電圧の発生を停止させると共に、電圧比較器34の出力信号をディセーブルにして発振器31からのクロック信号出力も停止させる。発振器31からのクロック信号が停止されることにより、ポンプ回路32の電荷蓄積機能も全く動作しなくなり、書換え電圧発生回路3を構成する基準電圧発生回路33、電圧比較器34、発振器31およびポンプ回路32の全てで消費する電力が削減される。

0047

以上により、本実施形態によれば、レジスタAに書換え禁止機能を持たせた場合で、アドレス比較器44において、外部からの入力アドレスと、レジスタDからの書換え禁止アドレスとが一致した場合であって、書換え回数比較器43において、レジスタBからの実際の書換え回数値と、レジスタCからの最大書換え制限回数値とが一致またはそれを超えた場合に、書換え電圧発生回路3による書換え電圧発生動作を停止する。また、データの書き込み動作の実行中を示す内部信号iWRと、データの消去動作の実行中を示す内部信号iERとが共にアクティブではない場合(「L」レベル)、書換え電圧発生回路3による書換え電圧発生動作を停止するようにしている。このため、書換え電圧発生回3で電力を消費した分、消費電力を低減でき、書換え禁止領域が広いほどこの効果は大きい。

0048

また、書換え禁止信号E/WINHによって、書換え電圧発生回路3を停止させるので、データが書換えできない読み出し専用のメモリ領域への誤書き込みやデータの不正な書換えを防止することができる。

0049

さらに、書換え回数の最大制限値内部レジスタに設定し、この値を超えた場合、データの書換えを禁止するため、書換え回数に限界のある不揮発性半導体記憶装置1において、記憶データの信頼性を向上させることができる。また、この機能を利用して、例えばゲームなどのようなプログラムの試用回数を制限することについても利用することができる。

0050

さらに、コストという面からも本発明の不揮発性半導体記憶装置1は、書換え可能なメモリ領域と、データが書換えできない読み出し専用のメモリ領域とを1チップ内に実現できるため、実装面積を削減することができ、コスト低減をも図ることができる。

0051

なお、本実施形態では、レジスタAに書換え禁止機能を持たせ、アドレス比較器44において、外部からの入力アドレスと、レジスタDからの書換え禁止アドレスとが一致した場合であって、書換え回数比較器43において、レジスタBからの実際の書換え回数値と、レジスタCからの最大書換え制限回数値とが一致またはそれを超えた場合に、書換え電圧発生回路3による書換え電圧発生動作を停止するようにしているが、これに限らず、上記アドレス比較処理および書換え回数比較処理の少なくとも何れかの処理だけで、書換え電圧発生回路3による書換え電圧発生動作を停止するように構成してもよい。

発明の効果

0052

以上により、本発明によれば、データ書換え動作を行っていない期間には、書換え禁止制御手段を、書換え電圧発生手段による書換え電圧発生動作を停止させるため、書換え電圧発生手段における消費電力を低減することができる。

0053

また、書換え禁止アドレスが外部から入力された場合に、書換え電圧発生動作を停止させるため、書換え電圧発生手段で電力消費していた分だけ、消費電力を低減することができて、書き換え禁止領域が広いほどこの消費電力低減効果を大きくすることができ、また、この場合、書換えできない読み出し専用のメモリ領域への誤書き込みや不正な書換えを防止することができる。これによって、コストという面からも本発明の半導体記憶装置は、データ書換え可能なメモリ領域と、書換えできない読み出し専用のメモリ領域とを1チップ内に実現できるため、実装面積を削減することができて、コスト低減も図ることができる。

0054

さらに、書換え禁止アドレスが外部から入力された場合に、書換え電圧発生動作を停止させる構成をより簡単なものにすることができる。

0055

さらに、データ書換え回数の最大値制限値を内部レジスタに設定し、実際のデータ書換え回数がこの値を超えた場合に、データの書換えを禁止するため、書換え回数に限界のある半導体記憶装置においては、記憶データの信頼性を向上させることができる。また、この機能を利用して、例えばゲームなどのようなプログラムの試用回数を制限することについても、記憶データの信頼性向上の観点から大いに利用することができる。

0056

さらに、第1〜第3記憶手段の少なくとも何れかがレジスタで構成され、このレジスタが不揮発性記憶素子からなるので、電源供給を遮断しても記憶内容を保持でき、電源を入れた後、再度、データを書き込む必要が無くなる。また、これらのレジスタは書換えが可能な記憶素子であるので、例えば外部から入力するコマンドにより各レジスタの内容を書換えられるようにすることにより、書換えを禁止するアドレスの領域を任意に設定することもできる。

0057

さらに、信号出力停止手段が書換え禁止制御手段からの書換え禁止信号を受けて発振手段からのクロック信号を出力停止するため、書換え電圧発生手段の全体の駆動を停止させることができて、大幅なる消費電力の低減を図ることができる。

図面の簡単な説明

0058

図1本発明の一実施形態における不揮発性半導体記憶装置の書換え回路の要部構成を示すブロック図である。
図2図1の書換え電圧発生回路の具体的構成を示すブロック図である。
図3従来のEEPROMとその制御回路の構成を示すブロック図である。
図4図1のレジスタAと内部信号iWR,iERとの関係を示す図である。

--

0059

1不揮発性半導体記憶装置(EEPROM)
2メモリセルアレイ
3書換え電圧発生回路
31発振器
32ポンプ回路
33基準電圧発生回路
34電圧比較器
4書換え禁止制御回路
41不揮発性レジスタ群
42カウンタ
43書換え回数比較器
44アドレス比較器
45 ANDゲート

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 東芝メモリ株式会社の「 半導体記憶装置」が 公開されました。( 2020/09/17)

    【課題】電位が異なる複数の配線パターン間の耐圧を遵守しつつ、配線パターン間のスペースが大きくならないようにした半導体記憶装置を提供する。【解決手段】実施形態によれば、半導体記憶装置は、メモリセルアレイ... 詳細

  • 東芝メモリ株式会社の「 半導体記憶装置」が 公開されました。( 2020/09/10)

    【課題】小型化が可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置100は、基板2上に設けられた矩形状の第1領域4内において、第1辺4aに平行な第1方向Xに延びる複数の第1配線BL0と、複数の... 詳細

  • マイクロンテクノロジー,インク.の「 周辺充填および局在化容量」が 公開されました。( 2020/09/10)

    【課題・解決手段】周辺充填および局在化容量のための方法、システム、およびデバイスについて説明する。メモリ・アレイは、メモリ・セルとして動作するためよりもむしろ、容量を提供するために接続されるいくつかの... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ