図面 (/)

技術 シールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びLSI

出願人 富士通株式会社
発明者 松岡英俊
出願日 2001年11月26日 (18年11ヶ月経過) 出願番号 2001-358637
公開日 2002年8月23日 (18年2ヶ月経過) 公開番号 2002-237522
状態 特許登録済
技術分野 CAD 半導体集積回路 ICの設計・製造(配線設計等)
主要キーワード 面積要素 最少距離 クリップ位置 外マーク クリップ点 シールド対象 次要素 主電源配線
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年8月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

本発明はシールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びLSIに関し、電流密度制約違反の発生を防止し、確実なシールド配線が実現できるようにすると共に、シールド配線の処理が短時間で行えるようにする。

解決手段

LSIの対象ネット(例えば、クロック配線)の周囲を囲んだシールド配線(1層目、2層目)を電源配線(2層目の主電源配線、及び1層目の副電源配線1、2)につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算し、前記計算結果を用いて、電流密度デザインルールを満たすようにシールド配線を太くする、若しくは細くする処理を行うように構成した。

概要

背景

以下、従来例について説明する。従来、LSIにおいて、クロック配線のような特にクロストークノイズの影響を受け易いネットを、電源に接続された(以下、「クリップされた」と記す)ネットで囲むシールド配線が知られていた。このシールド配線は、隣接する他のネットで発生したノイズを防いでくれるものである。

この場合、通常のシールド配線は、複数の箇所で電源ネットと接続されている。電源配線は、その近くの素子電力消費によりIRドロップという電圧降下電流Iと抵抗Rによる電圧降下=I×R)を起こし、複数箇所の電源は僅かに電位が異なることがある。その場合、シールド配線中を過大電流が通過することがある。

概要

本発明はシールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びLSIに関し、電流密度制約違反の発生を防止し、確実なシールド配線が実現できるようにすると共に、シールド配線の処理が短時間で行えるようにする。

LSIの対象ネット(例えば、クロック配線)の周囲を囲んだシールド配線(1層目、2層目)を電源配線(2層目の主電源配線、及び1層目の副電源配線1、2)につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算し、前記計算結果を用いて、電流密度デザインルールを満たすようにシールド配線を太くする、若しくは細くする処理を行うように構成した。

目的

本発明はこのような従来の課題を解決し、次のようなことを目的とする。すなわち、シールド配線において電源ネットとの接続を複数の箇所で行うと、電源ネットの電位差により過大な電流がシールド配線に流れたり、シールド配線同士や電源上で電流密度制約違反を起こしてしまうことがあるが、高密度配線を有するLSIにおいても、このような電流密度制約違反の発生を防止し、確実なシールド配線を実現できるようにすると共に、シールド配線の処理が短時間で行えるようにすることを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

コンピュータに、対象ネットの周囲を囲んだシールド配線電源配線つなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度デザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体

請求項2

シールド配線が、電源と接続されるクリップ点と、該クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いていることを特徴とするLSI。

請求項3

配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線を用いていることを特徴とするLSI。

請求項4

シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにして、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いていることを特徴とするLSI。

請求項5

スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約した構造を有することを特徴とするLSI。

請求項6

コンピュータに、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラム。

技術分野

0001

本発明は大規模集積回路装置(以下、「LSI」と記す)のシールド配線に利用されるものであり、特に、雑音の影響を受け易いネットを囲んで、他のネットからのクロストークノイズを受け難くするシールド配線を行う際のシールド配線を行うためのプログラムを記録した記録媒体、プログラム、及び特定構造のシールド配線を使ったLSIに関する。

背景技術

0002

以下、従来例について説明する。従来、LSIにおいて、クロック配線のような特にクロストークノイズの影響を受け易いネットを、電源に接続された(以下、「クリップされた」と記す)ネットで囲むシールド配線が知られていた。このシールド配線は、隣接する他のネットで発生したノイズを防いでくれるものである。

0003

この場合、通常のシールド配線は、複数の箇所で電源ネットと接続されている。電源配線は、その近くの素子電力消費によりIRドロップという電圧降下電流Iと抵抗Rによる電圧降下=I×R)を起こし、複数箇所の電源は僅かに電位が異なることがある。その場合、シールド配線中を過大電流が通過することがある。

発明が解決しようとする課題

0004

前記のような従来のLSIにおけるシールド配線においては、次のような課題があった。

0005

:従来のシールド配線では、通常、電源配線は太い配線を用いているが、シールド配線は信号線と同じ太さの配線を用いるため、電流密度規定値を超えてしまう場合がある。これによりエレクトロマイグレーションという配線の劣化が発生し、LSIの寿命信頼性を劣化させてしまう。

0006

:電源には素子の動作によりスイッチングノイズが乗ってしまう。近年、LSIの集積密度の向上に伴い、ノイズを吸収させる必要がでてきたが、前記のようなスイッチングノイズを完全に除去するのは困難であった。

0007

:LSI上のレジスタテストするために、通常はスキャンネットと呼ばれる配線で、数珠繋ぎに接続されている。このスキャンネットは製造後の不良品を判断するためのテストに使われるが、LSIの動作中は動作しないため、不要であるが、従来はこのスキャンネットを前記テスト終了後に有効利用されていなかった。また、スキャンネットと別にシールド配線を施すと、場所を取りLSIの小型化の妨げになることがある。

0008

:従来は、配線密度があまり高密度でなかったことで、クロストークの影響が少なく、シールド配線が必要でなかった。また、十分消費電力が少なくて電源の電位差がなかったため、シールド配線を流れる電流が小さく、電流密度制約違反を起こすようなこともなかった。しかし、LSIの配線密度が高密度になってくると、前記電流密度制約違反を起こすことがあるが、その対策はなされていなかった。

0009

本発明はこのような従来の課題を解決し、次のようなことを目的とする。すなわち、シールド配線において電源ネットとの接続を複数の箇所で行うと、電源ネットの電位差により過大な電流がシールド配線に流れたり、シールド配線同士や電源上で電流密度制約違反を起こしてしまうことがあるが、高密度の配線を有するLSIにおいても、このような電流密度制約違反の発生を防止し、確実なシールド配線を実現できるようにすると共に、シールド配線の処理が短時間で行えるようにすることを目的とする。

課題を解決するための手段

0010

本発明は前記の目的を達成するため、次のように構成した。

0011

(1) :コンピュータに、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0012

(2) :LSIにおいて、シールド配線が、電源と接続されるクリップ点と、該クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いていることを特徴とする。

0013

(3) :LSIにおいて、配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線を用いていることを特徴とする。

0014

(4) :LSIにおいて、シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにして、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いていることを特徴とする。

0015

(5) :LSIにおいて、スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約した構造を有することを特徴とする。

0016

(6) :前記(1) の記録媒体において、コンピュータに、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、配線中は、簡単な計算により、電流密度制約違反が起こりそうなシールド配線を太くして配線するステップと、配線終了後に、時間のかかる電源網解析を行い、必要な箇所のシールド配線を細くし、配線制約違反も、電流密度制約違反も発生させないようにするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0017

(7) :前記(2) のLSIの構造を実現するために、コンピュータに、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、電源への接続点の中間を求めて、そこを離断し、全てのシールド配線は1箇所でのみ電源と接続される状態にするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0018

(8) :前記(2) のLSIの構造を実現するために、コンピュータに、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積もしくは容量を、その枝の付け根分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間点を求め、そこを離断するステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0019

(9) :前記(2) のLSIの構造を実現するために、コンピュータに、最初に繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、ループになっている部分を調べ、1箇所で離断し、ループを全て解消するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積若しくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間地点を求め、そこを離断するステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0020

(10):コンピュータに、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラム。

0021

(作用)前記構成に基づく本発明の作用を説明する。

0022

(a) :前記(1) では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、コンピュータのプログラムにより、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算(電流値を計算)するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実行させる。このようにすれば、シールド配線を流れる電流による電流密度制約違反が起こらない。

0023

(b) :前記(2) のLSIでは、シールド配線が電源と接続されるクリップ点と、該クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いている。

0024

このような構造を備えたLSIでは、シールド配線を流れる電流による電流密度制約違反が起こらない。また、電源網解析を一切行わなくても、構造上電流密度制約違反が起こらないし、クリップから離れたシールド程、雑音が乗りやすいが、離断点がクリップ点の中間にとることで、クリップからの距離を抑え、シールド効果を高めることができる。

0025

(c) :前記(3) のLSIでは、配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線にすることができる。

0026

このような構造を備えたLSIでは、クリップから離れて、配線抵抗が大きいシールド程、雑音が乗り易いので、配線抵抗が大きく、歩留りにも影響があるビアを使わないことでシールド効果を高めることができる。また、容易に離断点を決定できる。

0027

(d) :前記(4) のLSIでは、シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにして、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いている。このような構造を備えたLSIでは、シールド配線同士が隣接した場合の静電容量を利用することにより、シールド効果を高めることができる。

0028

(e) :前記(5) のLSIでは、スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約した構造を有する。このような構造を備えたLSIでは、シールド配線とスキャンネットに必要な配線領域を節約し、節約した配線領域は他の用途に使えるため、設計の自由度が向上する。

0029

(f) :前記(6) では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、コンピュータのプログラムにより、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、配線中は、簡単な計算により、電流密度制約違反が起こりそうなシールド配線を太くして配線するステップと、配線終了後に、時間のかかる電源網解析を行い、必要な箇所のシールド配線を細くして、配線制約違反も、電流密度制約違反も発生させないようにするステップを実行させる。

0030

このような処理では、LSI構造を実現する際に、時間の係る電源網解析は、配線中は行わなくて良く、最後に一度だけ行えば良いため、シールド配線を行うための時間を節約できる。

0031

(g) :前記(7) では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(2) のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、電源への接続点の中間を求めて、そこを離断し、全てのシールド配線は1箇所でのみ電源と接続される状態にするステップを実行させる。

0032

このような処理によれば、シールド配線を流れる電流による電流密度制約違反が起こらない。また、電源網解析を一切行わなくても、構造上電流密度制約違反が起こらないし、クリップから離れたシールド程、雑音が乗りやすいが、離断点がクリップ点の中間にとることで、クリップからの距離を抑え、シールド効果を高めることができるLSIが実現できる。

0033

(h) :前記(8) では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(2) のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積もしくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間点を求め、そこを離断するステップを実行させる。

0034

このようにシールド配線では、クリップから離れて、静電容量(キャパシタンス)が大きいシールド程、雑音が乗り易いので、クリップ点の中間点を求める際に、容量を考慮した中間点を求めることで、シールド効果を高めることができる。

0035

(i) :前記(9) では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(2) のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、ループになっている部分を調べ、1箇所で離断し、ループを全て解消するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積若しくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間地点を求め、そこを離断するステップを実行させる。

0036

このようなシールド配線処理では、ループが存在するシールドパターンへは、前記(8) の処理を適用できなかったが、この処理を用いれば、前記(8) のシールド配線処理を用いることが可能になる。

0037

(j) :前記(10)では、コンピュータが前記プログラムを実行することにより、LSIのシールド配線を行う。すなわち、コンピュータのプログラムにより、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算(電流値を計算)するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実行させる。このようにすれば、シールド配線を流れる電流による電流密度制約違反が起こらない。

発明を実施するための最良の形態

0038

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、図1図7は、LSIの設計を行うためのコンピュータ上のデータを示しており、○印はビアを示している。また、以下の説明において、「離断」は、線分の端を少し短くして接触を無くすことを言う。また、「切断」は、線分を2つに分解はするが、依然接触はしている状態のことを言う。

0039

(各例の説明)
(1) :例1(LSIのシールド配線方法:太くする、細くするの例)の説明
例1、2の説明図を図1に示す。例1は、LSIのシールド配線を行う処理をコンピュータ(例えば、CAD)のプログラムにより実現させた例である。

0040

この場合、コンピュータのプログラムにより、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは、細くするステップを実行させる。具体的には次の通りである。

0041

図1の例では、対象ネットは1層目と2層目に配線されたクロック配線であり、このクロック配線の周囲を囲むように、該クロック配線の両側にシールド配線が設けてある。また、電源配線は、2層目の主電源配線と1層目の副電源配線1、2であり、図の○印は1層目と2層目の配線を電気的に接続するためのビアである。

0042

すなわち、例1では、シールド配線やシールド配線をクリップした細い電源配線の部分で発生する電流を計算して求め、電流密度が規定の値以下になるように、シールド配線を太くして電流密度を低くしたり、逆にシールド配線を細くして、シールド配線と繋がる細い電源配線での電流密度制約違反を防いだりする。

0043

例えば、図1のAの部分のシールド配線(2層目)を太くすることにより、副電源配線1(1層目)から副電源配線2(1層目)へ流れる電流の密度が制約値を超えないようにする。また、Bの部分(1層目、2層目のシールド配線)には、主電源配線(2層目)から副電源配線1(1層目)へ電流が流れるが、この電位差が大きいと、この部分を太くした場合、副電源配線1が電流密度制約違反を起こす場合がある。

0044

このような場合、逆にBの部分を細くして配線抵抗を高めることにより、電流を減らし電流の密度が制約値を超えないようにする。通常は、各配線層によって、標準線幅が決まっているため、太らせたり、細らせたりする代わりに、クロック配線と一緒に適切な配線幅を持つ層に移動しても良い。

0045

(2) :例2(例1のシールド配線処理において、先に太らせる例)の説明
例2は、LSIのシールド配線を行う処理をコンピュータ(例えば、CAD)のプログラムにより実現させた例である。

0046

この場合、例2は、例1において、コンピュータのプログラムにより、対象ネットの周囲を囲んだシールド配線(1、2層目)を電源配線につなぐ処理を行う際に、配線中は、簡単な計算により、電流密度制約違反が起こりそうなシールド配線を太くして配線するステップと、配線終了後に、時間のかかる電源網解析を行い、必要な箇所のシールド配線を細くし、配線制約違反も、電流密度制約違反も発生させないようにするステップを実行させる。

0047

すなわち、時間のかかる電流密度の計算は配線途中は行わない。時間のかからない簡単な計算によってシールド配線上で後からシールド配線を太くする可能性のあるところを調べ、それらを太くするシールド配線処理を行う。

0048

例えば、図1において、AやBの部分を太くする。そして、全ての配線終了時の電源網解析の結果からそれらのうち、太くする必要のない部分を元の太さに戻す。細くする際には、他の一般信号線との間隔制約は破られないので、再配線をする必要がない。そのため、前記例1のシールド配線を短時間で実現できる。また、シールド配線でけでなく、場合によっては電源配線の一部を太くしても良い。

0049

(3) :例3(LSIの離断構造)の説明
例3、4の説明図を図2に示す。例3は、シールド配線が、電源と接続されるクリップ点と、クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いるLSI構造の例である。

0050

図2において、電源と交差する部分や電源と近い部分が電源配線とビア(図の○印)等を用いてクリップされており、クリップ点とクリップ点の間の点Cが離断されていて、クリップ点間に過大電流が流れるのを防ぐ。この構造の場合、クリップ間を電流が流れないので、時間のかかる電源網解析を行う必要がない。

0051

(4) :例4(シールド配線の離断処理)の説明
例4は、LSIのシールド配線を行う処理をコンピュータ(例えば、CAD)のプログラムにより実現させた例である。

0052

この場合、例4は、前記例3のLSI構造を実現するために、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、電源への接続点の中間を求めて、そこを離断し、全てのシールド配線は1箇所でのみ電源と接続される状態にするステップを実行させる。

0053

図2において、最初に電源と交差する部分や、電源と近い部分を電源配線にビア等を用いてクリップし、クリップ点とクリップ点の間の点Cを離断し、クリップ点間に過大電流が流れるのを防ぐ。この場合、後述する手順で行えば、クリップ点の中間を見つけて離断することができる。

0054

(5) :例5(容量も考慮した離断処理)の説明
例5の説明図を図3に示す。例5は、LSIのシールド配線を行う処理をコンピュータ(例えば、CAD)のプログラムにより実現させた例である。

0055

この場合、例5は、前記例2のLSI構造を実現するために、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積もしくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間点を求め、そこを離断するステップを実行させる。

0056

図3に示すように、シールド線に行き止まりのシールド線が接続されている場合、その部分のシールド線の面積、若しくは静電容量を計算し、その値を図3のFで示した付け根(根元)の部分に記録しておく。前記例3のように、クリップ点から中間点を求める際に、距離の中間(図のDの位置)ではなく、面積、若しくは静電容量の中間点を求める。

0057

行き止まりのシールド線は探索しない代わりに、付け根の値に加えておくと図3のE点のような静電容量の中間点を求めることができる。各シールド配線の静電容量(GNDとの間の静電容量)がバランスしている方が、シールド配線に乗ったノイズを素早くクリップを通じて電源に逃がすことができ、シールド配線の効果を高めることができる。

0058

(6) :例6(容量も考慮した離断処理)の説明
例6の説明図を図4に示す。例6は、LSIのシールド配線を行う処理をコンピュータ(例えば、CAD)のプログラムにより実現させた例である。

0059

この場合、例6は、前記例3のLSI構造を実現するために、コンピュータのプログラムにより、最初に繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、ループになっている部分を調べ、1箇所で離断し、ループを全て解消するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積若しくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間地点を求め、そこを離断するステップを実行させる。

0060

図4に示したように、シールド配線にループが存在していると、前記例4のシールド配線方法は何らかの工夫をしなければ実現できない。そこで、前処理として、ループを検出し、そこ(図4のG点)を離断する。これにより前記例4のシールド配線方法では処理できないループを含むシールドを前処理することにより、処理できるようになる。

0061

(7) :例7(生成時に無接続)の説明
例7の説明図を図5に示す。例7は、配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは、1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線を用いたLSI構造に関する例である。

0062

図5に示したように、Hの点がビアで接続されていない。シールド配線がシールド同士層間で接続するビアを使用しないことで、互いに接続されていないシールド構造となり、各シールドの島から1箇所のみしかクリップされていないことで、電流密度の計算なしに、電流密度制約違反が発生しないことが保証されたシールド配線となる。

0063

このように、通常は配線層の間が接続されてないが、電源への接続が難しい領域では、一部だけならばビアを使って他のシールド配線と繋げても良い。

0064

(8) :例8(左右の電位を変える)の説明
例8の説明図を図6に示す。ところで、電源には素子の動作によりスイッチングノイズが乗ってしまう。近年のLSIの集積密度の向上に伴い、前記ノイズを吸収させる必要がでてきた。そこで、例8は、シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにし、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いたLSI構造の例である。

0065

図6に示したシールド配線2と3、4と5は互いに隣接している。シールド配線の電位をシールド対象となるネットの相対位置から決定する。図6では、クロック線の右側と下側のシールド配線を正の電源(電源電圧VCC)に繋ぎ、左側と上側のシールド配線をGND(接地)に繋ぐ

0066

その結果、図6のように、偶然隣接したシールド配線は、電位が異なるため、コンデンサの役目を果たし、電源に乗ったノイズを吸収し、雑音による誤動作を防ぐことができる。

0067

(9) :例9(スキャンを利用したシールド配線)の説明
例9の説明図を図7に示す。LSIのレジスタをテストするために、通常は全てレジスタはスキャンネットと呼ばれる配線で数珠繋ぎに接続されている。このネットは製造後の不良品を判断するテストで使われるが、LSIの動作中は動作しないため不要である。また、スキャンネットはノイズを発生しない。

0068

そこで、例9は、スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約したLSI構造に関する例である。

0069

図7に示したスキャンネットは部分的にシールド配線を兼ねている。できるだけ動作中は定電位でノイズを発生しないスキャンネットとシールド配線を兼用することにより、配線資源を節約することができる。各スキャンネットは、或る2点間を接続する。その際に、その2点間に存在するシールド配線をできるだけ利用することにより、このような構造を実現できる。

0070

(処理の詳細な説明)
(1) :例3の詳細な処理
例3の処理フローチャート(その1)を図8に示す。また、例3の処理フローチャート(その2)を図9に示す。以下、図8図9に基づいて例3の処理を詳細に説明する。なお、S1〜S12は各処理ステップを示す。

0071

例3の処理において、要素には、配線線分、ビア、クリップの3つがある。クリップとは電源とシールド配線との接続点を示し、別々のクリップ番号を持つ。各要素は、「チェック番号」、「接続位置」、「到達距離」、「最短子要素」、「最短子要素距離」を持つ。

0072

先ず、全てのシールド配線をクリップの位置、ビア位置、他の線分との交差位置で切断し、1つの線分は、両端でのみ他の線分、ビアと接触している状態にする(S1)。この場合、切断はされても接触はしている。

0073

次に、全てのクリップについて、「到達距離」=0、「チェック番号」=クリップ番号、「接続位置」=クリップ位置、「最短子要素」=そのクリップと接触している全ての要素の中で、反対側までの距離が最も小さいもの、「最短子要素距離」=最短子要素の反対側までの距離(=到達距離+最短子要素の長さ)、全てのクリップを次探索位置集合登録する(S2)。

0074

そして、次探索位置集合は空か否かを判断し(S3)、次探索位置集合が空ならば、離断点として登録された場所を離断後、少し短くして接触を無くし(S12)、この処理を終了する。しかし、S3の処理で、次探索位置集合が空でなければ、次探索位置集合から、「最短子要素距離」が最少の要素を1つ取り出し、今要素とする。今要素の「最短子要素」を次要素とする(S4)。

0075

次に、今要素の「接続位置」と接触している全ての要素の中で、次要素以外に「チェック番号」が未だ無いものがあるか否かを判断する(S5)。その結果、次要素以外に「チェック番号」が未だ無いものが有れば、今要素の「最短子要素」=それらの中で反対側までの距離が最も小さいもの、「最短子要素距離」=最短子要素の反対側までの距離とし、今要素を次探索位置集合へ戻す(S6)。

0076

次に、次要素の「チェック番号」が有るか否かを判断する(S7)。また、前記S5の処理で、今要素の「接続位置」と接触している全ての要素の中で、次要素以外に「チェック番号」が未だ無いものが無ければ、前記S6の処理を行うことなくS7の処理へ移行する。そして、S7の処理で、次要素の「チェック番号」が無ければ、次要素の「チェック番号」=今要素の「チェック番号」、「接続位置」=次要素の反対側の位置、「到達距離」=今要素の「最短子要素距離」とする(S8)。

0077

また、S7の処理で、次要素の「チェック番号」が有れば、S3の処理へ移行する。次に、次要素の「接続位置」と接触している全ての要素の中に、「チェック番号」が有るか否かを判断し(S9)、有れば、その中で、次要素の「接続位置」と同じ「接続位置」を持つ要素を到達要素とする。そして、次要素の、今要素の接続位置から、(到達要素の「到達距離」+次要素の長さ−今要素の「到達距離」)/2の距離の部分を離断点として登録しておく(S10)。

0078

この場合、クリップから次要素の両端までの最少距離は、到達要素の「到達距離」と今要素の「到達距離」であり、次要素は、次探索位置集合へは戻さない。その後、S3の処理へ移行する。

0079

また、S9の処理で、チェック番号が無ければ、次要素の「最短子要素」=次要素の「接続位置」と接触している全ての要素の中で、反対側までの距離が最も小さいもの、「最短子要素距離」=最短子要素の反対側までの距離、次要素を次探索位置集合へ登録する(S11)。その後S3の処理へ移行する。

0080

(2) :例3の処理の説明
例3の処理説明図を図10に示す。図10の例は、前記図8、9に示した処理による例であり、簡単な場合の例について示したものである。図10において、要素はC1、C2、S1、S2、S3、クリップ(C1、C2:クリップ)が2つ、シールド線(S1、S2、S3:シールド線)が3本である。位置は、P1、P2、P3、P4で表される。

0081

この場合、S1、S2、S3の線長は、5、6、7とする。また、要素名は、チェック番号、接続位置、到達距離、最短子要素、最短子要素距離で表現している。また、太い電源へは、複数のビアで接続されている場合があるが、その場合は、それらのビアの間を離断するのは無意味なので、まとめて1つのビアと見なす方が良い。

0082

(3) :例5の詳細な処理
図11に例5の処理フローチャートを示す。以下、図11に基づいて例5の処理を説明する。なお、S21〜S24は各処理ステップを示す。

0083

先ず、全てのシールド線のクリップ点、交差点、ビア位置で切断し、シールド線の両端でしか他の要素と接触していないようにする(S21)。次に、全てのシールドとビアの探索対象外マークを0に初期化する(S22)。そして、枝面積計算関数(或る1つのクリップ、その点)を呼び出す(S23)。

0084

次に、図8、9に示した例3の処理フローチャートにおいて、要素の長さの代わりに、要素の面積+その要素に記録された面積として、探索対象外マークのついた要素を全く無視して実行し(S24)、この処理を終了する。

0085

(4) :枝面積計算関数の処理
枝面積計算関数の処理フローチャート(その1)を図12に示す。また、枝面積計算関数の処理フローチャート(その2)を図13に示す。以下、図12図13に基づいて枝面積計算関数の処理を説明する。なお、S31〜S43は各処理ステップを示す。

0086

先ず、初期化処理として、枝数=0、クリップ数=0、面積=0に設定し(S31)、始点に繋がる全ての要素を、集合に登録する(S32)。次に、集合から1つの要素を取り出し、集合から取り除き(S33)、集合に取り出すべき要素が有るか否かを判断する(S34)。

0087

その結果、集合に取り出すべき要素が有れば、取り出すべき要素と開始要素が同一か否かを判断し(S35)、同一ならばS33の処理へ移行する。しかし、取り出すべき要素と開始要素が同一でなければ、その要素はクリップか否かを判断する(S36)、その結果、その要素がクリップならば、クリップ数をインクリメント(クリップ数=クリップ数+1)して(S37)、S32の処理へ移行する。しかし、S36の処理で、その要素がクリップでなければ、枝数をインクリメント(枝数=枝数+1)する(S38)。

0088

次に、|面積要素、クリップ存在フラグ|=枝面積計算関数(その要素、その要素の反対側の点)とする(S39)。次に、クリップ数=クリップ数+クリップ存在フラグとして(S40)、S33の処理へ移行する。

0089

また、S34の処理で、集合に取り出すべき要素が無ければ、クリップ数>0か否かを判断し(S41)、クリップ数>0ならば、開始要素のその位置に、面積を記録する。そして、{0,クリップ数}を答えとして、関数呼び出し元戻り(S42)、この処理を終了する。

0090

また、S41の処理で、クリップ数>0でなければ、開始要素に、検索対象外マークを付ける。そして、{開始要素の面積,0}を答えとして、関数呼び出し元に戻り(S43)、この処理を終了する。

0091

(5) :例9の詳細な処理
例9の処理フローチャートを図14に示す。以下、図14に基づいて例9の処理を説明する。なお、S51〜S56は各処理ステップを示す。

0092

先ず、全てのシールド線分をクリップ点、交差点、ビア位置で切断し、シールド線分の両端でしか他の要素と接触していないようにする(S51)。次に、全てのシールドと、ビアのマークを、0に初期化し(S52)、全てのシールドのクリップを集合に入れる(S53)。

0093

次に、集合からクリップを1つ取り出し、集合から削除する(S54)。そして、取り出すべきクリップが集合に有るか否かを判断し(S55)、取り出すべきクリップが集合に有れば、ループ離断関数(クリップ、そのクリップの位置、そのクリップのクリップ番号)を求め(S56)、S54の処理へ移行する。また、S55の処理で、取り出すべきクリップが集合に無ければ、この処理を終了する。

0094

(6) :ループチェック関数の処理
ループチェック関数の処理フローチャートを図15に示す。以下、図15に基づいてループチェック関数(例6において、ループを検出して離断するために使用する関数)の処理を説明する。なお、S61〜S68は各処理ステップを示す。

0095

先ず、始点に繋がる全ての要素を集合へ入れる(S61)。次に、集合から1つの要素を取り出し、集合から取り除く(S62)。そして、集合から取り出すべき要素が有るか否かを判断し(S63)、有れば、その要素と開始要素が同一か否かを判断する(S64)。また、集合から取り出すべき要素が無ければ、関数呼び出し元に戻り(S68)、この処理を終了する。

0096

前記S64の処理で、その要素と開始要素が同一で有れば、S62の処理へ移行するが、同一でなければ、その要素とマークが0か否かを判断する(S65)。その結果、その要素とマークが0ならば、その要素のマーク=マーク番号、ループチェック関数(その要素、その要素の反対側の点、マーク番号)を実行し(S66)、S62の処理へ移行する。

0097

また、S65の処理で、その要素とマークが0でなければ、開始要素の始点側を短くすることにより、ループを離断し(S67)、S62の処理へ移行する。このようにして、ループチェック関数の処理を行う。

0098

(具体的な装置例と記録媒体の説明)図16は具体的な装置例である。前記実施の形態の例1〜例9において説明した「LSIのシールド配線を行うための処理」は、ワークステーションパーソナルコンピュータ等の任意のコンピュータにより実現することができる。

0099

この装置は、コンピュータ本体1と、該コンピュータ本体1に接続されたディスプレイ装置2、入力装置キーボードマウス等)3、リムーバブルディスクドライブ(「RDD」という)4、ハードディスク装置(「HDD」という)5等で構成されている。

0100

そして、コンピュータ本体1には、内部の各種制御や処理を行うCPU6と、プログラムや各種データを格納しておくためのROM7(不揮発性メモリ)と、メモリ8と、インタフェース制御部(「I/F制御部」という)9と、通信制御部10等が設けてある。なお、前記RDD4には、フレキシブルディスクドライブ光ディスクドライブ等が含まれる。

0101

前記構成の装置において、例えば、HDD5の磁気ディスク(記録媒体)に、前記処理を実現するためのプログラムを格納しておき、このプログラムをCPU6が読み出して実行することにより、前記コンピュータが行う「LSIのシールド配線を行うための処理」を実行する。

0102

しかし、本発明は、このような例に限らず、例えば、HDD5の磁気ディスクに、次のようにしてプログラムを格納し、このプログラムをCPU6が実行することで前記処理を行うことも可能である。

0103

:他の装置で作成されたリムーバブルディスクに格納されているプログラム(他の装置で作成したプログラムデータ)を、RDD4により読み取り、HDD5の記録媒体に格納する。

0104

通信回線を介して他の装置から伝送されたプログラム等のデータを、通信制御部10を介して受信し、そのデータをHDD5の記録媒体(磁気ディスク)に格納する。

0105

(付記)前記説明に対し、本発明の次の構成を付記する。

0106

(付記1):コンピュータに、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0107

(付記2):シールド配線が、電源と接続されるクリップ点と、該クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いていることを特徴とするLSI。

0108

(付記3):配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線を用いていることを特徴とするLSI。

0109

(付記4):シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにして、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いていることを特徴とするLSI。

0110

(付記5):スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約した構造を有することを特徴とするLSI。

0111

(付記6):前記(付記1) の記録媒体において、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、コンピュータに、配線中は、簡単な計算により、電流密度制約違反が起こりそうなシールド配線を太くして配線するステップと、配線終了後に、時間のかかる電源網解析を行い、必要な箇所のシールド配線を細くし、配線制約違反も、電流密度制約違反も発生させないようにするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0112

(付記7):前記(付記2)のLSI構造を実現するために、コンピュータに、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、電源への接続点の中間を求めて、そこを離断し、全てのシールド配線は1箇所でのみ電源と接続される状態にするステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0113

(付記8):前記(付記2)のLSI構造を実現するために、コンピュータに、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積もしくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間点を求め、そこを離断するステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0114

(付記9):前記(付記2)のLSI構造を実現するために、コンピュータに、最初に繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、ループになっている部分を調べ、1箇所で離断し、ループを全て解消するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積若しくは容量を、その枝の付け根の分岐点に覚えさせるステッブと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間地点を求め、そこを離断するステップを実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

0115

(付記10):コンピュータに、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実現させるためのプログラム。

発明の効果

0116

以上説明したように、本発明によれば次のような効果がある。

0117

(1) :請求項1では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。この場合、コンピュータのプログラムにより、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算(電流値を計算)するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実行させる。このようにすれば、シールド配線を流れる電流による電流密度制約違反が起こらない。

0118

(2) :請求項2のLSIでは、シールド配線が電源と接続されるクリップ点と、該クリップ点の中間近くで離断され、全てのシールド配線は1箇所でのみ電源と接続される状態にし、シールド配線中を過度の電流が流れることを防いだシールド配線を用いている。

0119

このような構造を備えたLSIでは、シールド配線を流れる電流による電流密度制約違反が起こらない。また、電源網解析を一切行わなくても、構造上電流密度制約違反が起こらないし、クリップから離れたシールド程、雑音が乗りやすいが、離断点がクリップ点の中間にとることで、クリップからの距離を抑え、シールド効果を高めることができる。

0120

(3) :請求項3のLSIでは、配線層間を結ぶビアを用いないことにより、分断されたシールド配線に対し、1つに繋がったシールド配線からは1箇所でしか電源配線に接続しないことで、シールド配線中を過度の電流が流れることを防ぐシールド配線にすることができる。

0121

このような構造を備えたLSIでは、クリップから離れて、配線抵抗が大きいシールド程、雑音が乗り易いので、配線抵抗が大きく、歩留りにも影響があるビアを使わないことでシールド効果を高めることができる。また、容易に離断点を決定できる。

0122

(4) :請求項4のLSIでは、シールド対象配線の両側のシールド線を互いに異なる電位の電源に接続し、隣接するシールド配線の電位が必ず異なるようにして、シールド配線同士が隣接した場合の静電容量を利用して電源の対雑音性を高めたシールド配線を用いている。このような構造を備えたLSIでは、シールド配線同士が隣接した場合の静電容量を利用することにより、シールド効果を高めることができる。

0123

(5) :請求項5のLSIでは、スキャンネットの一部をシールド配線として兼用し、シールド配線とスキャンネットに必要な配線領域を節約した構造を有する。このような構造を備えたLSIでは、シールド配線とスキャンネットに必要な配線領域を節約し、節約した配線領域は他の用途に使えるため、設計の自由度が向上する。

0124

(6) :請求項6では、コンピュータが前記プログラムを実行することにより、LSIのシールド配線を行う。この場合、コンピュータのプログラムにより、LSIの対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、複数の箇所で電源と接続する場合、シールド配線を流れて供給される電流を計算(電流値を計算)するステップと、前記計算結果を用いて、電流密度のデザインルールを満たすように、シールド配線を太くする、若しくは細くするステップを実行させる。このようにすれば、シールド配線を流れる電流による電流密度制約違反が起こらない。

0125

(7) :(付記6)では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、コンピュータのプログラムにより、対象ネットの周囲を囲んだシールド配線を電源配線につなぐ処理を行う際に、配線中は、簡単な計算により、電流密度制約違反が起こりそうなシールド配線を太くして配線するステップと、配線終了後に、時間のかかる電源網解析を行い、必要な箇所のシールド配線を細くして、配線制約違反も、電流密度制約違反も発生させないようにするステップを実行させる。

0126

このような処理では、LSI構造を実現する際に、時間の係る電源網解析は、配線中は行わなくて良く、最後に一度だけ行えば良いため、シールド配線を行うための時間を節約できる。

0127

(8) :(付記7)では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(付記2)のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、電源への接続点の中間を求めて、そこを離断し、全てのシールド配線は1箇所でのみ電源と接続される状態にするステップを実行させる。

0128

このような処理を用いれば、シールド配線を流れる電流による電流密度制約違反が起こらない。また、電源網解析を一切行わなくても、構造上電流密度制約違反が起こらないし、クリップから離れたシールド程、雑音が乗りやすいが、離断点がクリップ点の中間にとることで、クリップからの距離を抑え、シールド効果を高めることができるLSIが実現できる。

0129

(9) :(付記8)では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(付記2)のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に全て繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積もしくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間点を求め、そこを離断するステップを実行させる。

0130

このようにシールド配線では、クリップから離れて、静電容量(キャパシタンス)が大きいシールド程、雑音が乗り易いので、クリップ点の中間点を求める際に、容量を考慮した中間点を求めることで、シールド効果を高めることができる。

0131

(10):(付記9)では、コンピュータが前記記録媒体のプログラムを読み出して実行することにより、LSIのシールド配線を行う。すなわち、前記(付記2)のLSI構造を実現するためのシールド配線を行う際、コンピュータのプログラムにより、最初に繋がったシールド配線を生成した上で、電源配線に交差する点や非常に近い点を電源配線に接続するステップと、次に、ループになっている部分を調べ、1箇所で離断し、ループを全て解消するステップと、次に、行き止まりになっている枝状の配線を調べ、その面積若しくは容量を、その枝の付け根の分岐点に覚えさせるステップと、行き止まりの枝状の配線を無視し、付け根の値と無視しない部分の面積を加えながら、電源への接続点の容量的な中間地点を求め、そこを離断するステップを実行させる。

0132

このようなシールド配線処理では、ループが存在するシールドパターンへは、前記(付記8)の処理を適用できなかったが、この処理を用いれば、前記(付記8)のシールド配線処理を用いることが可能になる。

図面の簡単な説明

0133

図1本発明の実施の形態における例1、2の説明図である。
図2本発明の実施の形態における例3、4の説明図である。
図3本発明の実施の形態における例5の説明図である。
図4本発明の実施の形態における例6の説明図である。
図5本発明の実施の形態における例7の説明図である。
図6本発明の実施の形態における例8の説明図である。
図7本発明の実施の形態における例9の説明図である。
図8本発明の実施の形態における例3の処理フローチャート(その1)である。
図9本発明の実施の形態における例3の処理フローチャート(その2)である。
図10本発明の実施の形態における例3の処理説明図である。
図11本発明の実施の形態における例5の処理フローチャートである。
図12本発明の実施の形態における枝面積計算関数の処理フローチャート(その1)である。
図13本発明の実施の形態における枝面積計算関数の処理フローチャート(その2)である。
図14本発明の実施の形態における例9の処理フローチャートである。
図15本発明の実施の形態におけるループチェック関数の処理フローチャートである。
図16本発明の実施の形態における具体的な装置例である。

--

0134

1コンピュータ本体
2ディスプレイ装置
3入力装置
4リムーバブルディスクドライブ(RDD)
5ハードディスク装置(HDD)
6 CPU(中央処理装置
7 ROM(リードオンリ・メモリ)
8 メモリ
9インタフェース制御部(I/F制御部)
10通信制御部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • マツダ株式会社の「 繊維強化樹脂成形品の応力-ひずみ特性予測方法」が 公開されました。( 2020/09/24)

    【課題】繊維強化樹脂成形品の応力−ひずみ特性を、精度よく予測可能な方法を提供する。【解決手段】繊維強化樹脂成形品の応力−ひずみ特性予測方法は、基準となる繊維強化樹脂成形品のサンプルの画像データと、前記... 詳細

  • 三菱電機株式会社の「 半導体装置」が 公開されました。( 2020/09/24)

    【課題】短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供する。【解決手段】半導体装置100は、ドリフト層6の表面に配設されたベー... 詳細

  • 俵山みさこの「 組み合わせ立体回路、組み合わせ立体回路設計システム及びプログラム」が 公開されました。( 2020/09/24)

    【課題】複数の立体パーツを組み合わせることにより形成される組み合わせ立体回路において、多様化する顧客の要望に応じた最適な組み合わせ立体回路を好適に適合させることが可能な組み合わせ立体回路、組み合わせ立... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ