図面 (/)

この項目の情報は公開日時点(2002年1月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

初期濃度の如何によらずアルカリイオン回路素子領域への侵入を効果的に抑制できるようにした半導体装置を提供する。

解決手段

シリコン基板10の回路素子領域31を取り囲むように、イオン遮断領域32を形成する。イオン遮断領域32は、層間絶縁膜であるPSG膜13を、シリコン酸化膜12に形成した溝33を介してシリコン基板10に接触せたもので、チップエッジ21から酸化膜11,12に侵入するアルカリイオンの回路素子領域31への横方向拡散を抑制する。

概要

背景

積層ゲート構造を持つメモリセルを用いた紫外線消去型EPROMにおいて、記憶保持特性の不良がセルアレイの端から現れて次第に内部に進行していく現象報告されている(例えば、R.E.Shiner,J.M.Caywoodand B.L.Euzent,18th Annual Proc., Reliability Physics Symposium,238(1980)、及びN.R.Mielke,21th Annual Proc.,Reliability Physics Symposium,106(1983)参照)。

この現象は、次のように解釈されている。メモリチップの表面は通常、アルカリイオン等の侵入を防止するパシベーション膜としてリンガラス(Phospho−Silicate Glasses;PSG)膜により覆われる。しかし、メモリチップのエッジでは、ダイシングを容易にするために形成されるスクライブラインに沿ってPSG膜が切断されている。このチップエッジのPSG膜の切断端部の下から、アルカリイオン(特にナトリウムイオン)が侵入し、メモリセル領域まで拡散して、浮遊ゲート電荷中和する。これが記憶保持特性の劣化になる。

この様なセル不良は、メモリチップの周囲に切れ目なくn+型拡散層を形成することにより、劇的に減少することが報告されている(川崎雄一,田中寿実夫,岩橋 弘,浅野正通,水戸正治,前川信一,特開昭55−15753号公報;米国特許第4453174号、及び張間一,外山毅,山本 誠,特開昭58−194368号公報)。この方法の有効性は、n+型拡散層がリンイオンによるものとすると、アルカリイオンをゲッタリングする作用があるため、或いはn+型拡散層がチップ周辺から内部への歪みの伝搬を阻止する作用があるため、といった説明がなされている。

概要

初期濃度の如何によらずアルカリイオンの回路素子領域への侵入を効果的に抑制できるようにした半導体装置を提供する。

シリコン基板10の回路素子領域31を取り囲むように、イオン遮断領域32を形成する。イオン遮断領域32は、層間絶縁膜であるPSG膜13を、シリコン酸化膜12に形成した溝33を介してシリコン基板10に接触せたもので、チップエッジ21から酸化膜11,12に侵入するアルカリイオンの回路素子領域31への横方向拡散を抑制する。

目的

この発明は、上記事情を考慮してなされたもので、初期濃度の如何によらずアルカリイオンの回路素子領域への侵入を効果的に抑制できるようにした半導体装置を提供することを目的としている。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板と、この半導体基板に形成された回路素子と、前記回路素子が形成された領域を取り囲むように前記半導体基板の表面に接触させた、シリコン酸化膜よりアルカリイオン透過性が低い材料からなるイオン遮断層とを有することを特徴とする半導体装置

請求項2

前記イオン遮断層は、前記半導体基板のエッジから所定の余裕距離をおいて形成されていることを特徴とする請求項1記載の半導体装置。

請求項3

前記回路素子は、電荷蓄積層を有するメモリセルを含むことを特徴とする請求項1記載の半導体装置。

請求項4

前記イオン遮断層は、前記回路素子が形成された半導体基板上に層間絶縁膜として形成されるリンガラス膜シリコン窒化膜から選ばれた絶縁膜であることを特徴とする請求項1記載の半導体装置。

請求項5

前記イオン遮断層は、前記回路素子が形成された半導体基板上に形成される層間絶縁膜を貫通して埋め込まれる導体層であることを特徴とする請求項1記載の半導体装置。

請求項6

前記半導体基板の前記イオン遮断層より外側に、レーザ溶断フューズとしての多結晶シリコン素子が形成されていることを特徴とする請求項1記載の半導体装置。

技術分野

0001

この発明は、半導体装置係り、特に浮遊ゲート等への電荷蓄積により記憶動作を行うメモリセルを含む半導体メモリに適用して有用な半導体装置に関する。

背景技術

0002

積層ゲート構造を持つメモリセルを用いた紫外線消去型EPROMにおいて、記憶保持特性の不良がセルアレイの端から現れて次第に内部に進行していく現象報告されている(例えば、R.E.Shiner,J.M.Caywoodand B.L.Euzent,18th Annual Proc., Reliability Physics Symposium,238(1980)、及びN.R.Mielke,21th Annual Proc.,Reliability Physics Symposium,106(1983)参照)。

0003

この現象は、次のように解釈されている。メモリチップの表面は通常、アルカリイオン等の侵入を防止するパシベーション膜としてリンガラス(Phospho−Silicate Glasses;PSG)膜により覆われる。しかし、メモリチップのエッジでは、ダイシングを容易にするために形成されるスクライブラインに沿ってPSG膜が切断されている。このチップエッジのPSG膜の切断端部の下から、アルカリイオン(特にナトリウムイオン)が侵入し、メモリセル領域まで拡散して、浮遊ゲートの電荷中和する。これが記憶保持特性の劣化になる。

0004

この様なセル不良は、メモリチップの周囲に切れ目なくn+型拡散層を形成することにより、劇的に減少することが報告されている(川崎雄一,田中寿実夫,岩橋 弘,浅野正通,水戸正治,前川信一,特開昭55−15753号公報;米国特許第4453174号、及び張間一,外山毅,山本 誠,特開昭58−194368号公報)。この方法の有効性は、n+型拡散層がリンイオンによるものとすると、アルカリイオンをゲッタリングする作用があるため、或いはn+型拡散層がチップ周辺から内部への歪みの伝搬を阻止する作用があるため、といった説明がなされている。

発明が解決しようとする課題

0005

しかし、本発明者の研究によると、チップ周囲にn+型拡散層を形成する方法は、高濃度のアルカリイオンに対しては有効であるが、あるレベル以下の低濃度のアルカリイオンに対しては侵入を阻止する能力がないことが明らかになった。

0006

この発明は、上記事情を考慮してなされたもので、初期濃度の如何によらずアルカリイオンの回路素子領域への侵入を効果的に抑制できるようにした半導体装置を提供することを目的としている。

課題を解決するための手段

0007

この発明に係る半導体装置は、半導体基板と、この半導体基板に形成された回路素子と、前記回路素子が形成された領域を取り囲むように前記半導体基板の表面に接触させた、シリコン酸化膜よりアルカリイオンの透過性が低い材料からなるイオン遮断層とを有することを特徴とする。

0008

この発明においては、半導体基板の回路素子が形成された領域(以下、単に回路素子領域という)の周囲を、半導体基板表面に接触させたイオン遮断層で取り囲む。イオン遮断層は少なくともシリコン酸化膜(SiO2膜)よりはアルカリイオンを透過し難い膜であればよい。これにより、アルカリイオンの初期濃度の如何にかかわらず、半導体基板エッジ等からシリコン酸化膜に侵入するアルカリイオンの回路素子領域への到達を効果的に阻止することができる。

0009

この発明において好ましくは、イオン遮断層は、半導体基板のエッジから所定の余裕距離をおいて形成されるものとする。またこの発明は、回路素子として、浮遊ゲートを有するメモリセルを含む場合に特に有効であり、アルカリイオンによる記憶情報消失という事態が防止される。

0010

この発明において、イオン遮断層は、(a)回路素子が形成された半導体基板上に層間絶縁膜として形成されるリンガラス膜シリコン窒化膜から選ばれた絶縁膜を用いることができ、或いは(b)回路素子が形成された半導体基板上に形成される層間絶縁膜を貫通して埋め込まれる導体層を用いることができる。

0011

更にこの発明が適用される半導体装置が例えば冗長回路方式の半導体メモリであるような場合には、半導体基板のイオン遮断層より外側に、レーザ溶断フューズとしての多結晶シリコン素子が形成されるようにする。これにより、レーザ溶断のためにリンガラス膜が除去された部分から侵入するルカリイオンセルアレイ領域への拡散を効果的に抑制することができる。

発明を実施するための最良の形態

0012

この発明の実施の形態を説明するに先立ち、n+型拡散層でチップ周囲を取り囲む方式が低濃度のアルカリイオン侵入に対して効果がない理由とその対応策を、発明者が解析したアルカリイオンのチップ横方向への侵入のメカニズムと共に説明する。

0013

図1は、解析に用いた半導体メモリチップ1のエッジ近傍の構造を示している。シリコン基板10には、この例ではLOCOS法による素子分離酸化膜(SiO2膜)11が形成されている。メモリセル等の回路素子が形成された基板面には層間絶縁膜(SiO2膜)12が形成され、この上に更に層間絶縁膜としてPSG膜13が形成され、このPSG膜13上に金属配線14が形成されている。更に配線層上はパシベーション膜であるPSG膜15により覆われている。

0014

メモリチップ1のスクライブラインに沿ったエッジ21から、所定の余裕距離d(例えば30μm)をもって、回路素子領域31を取り囲むように活性層領域18が形成され、ここにn+型拡散層が形成されている。金属シール19は、メモリチップ1を収納したセラミックパッケージ上に形成されたものを示している。パッケージ内部空間20には不活性ガス封入される。

0015

メモリチップ1の内部構造は、塵のないクリーンルームで形成されるため、信頼性が問題になるほどのアルカリイオンは含まれていない。メモリチップ1がクリーンルームから出ると、通常の空気に触れるためにチップ外部にはアルカリイオンが付着する。図1では、セラミックパッケージに封入した例を示しているが、樹脂モールドした場合にはチップが直接樹脂に接するため、樹脂に付着したアルカリイオンがチップに付着する可能性は更に高くなる。

0016

メモリチップ1の上部にはアルカリイオンを透過しにくいPSG膜15,13があるため、上部からはアルカリイオンは侵入しにくい。スクライブラインでPSG膜15,13は途切れるため、メモリチップ1のエッジ18に付着したアルカリイオンは、図示のように素子分離酸化膜11やその上の酸化膜12に側面から容易に侵入する。

0017

こうして酸化膜中に侵入したアルカリイオンには、外部からは電界が作用しないが、シリコン基板10や金属シールド19等に負の電荷を誘起するため、基板に垂直方向鏡像力が作用する。金属シールド19は、基板からは遠く離れているので、その影響は無視でき、侵入したアルカリイオンには基板10に誘起される負電荷との鏡像力により基板10に引き寄せられるクーロン力が働く。一方、鏡像力の作用とは独立に、酸化膜に侵入したアルカリイオンは、横方向に拡散する。拡散定数をD、時間をtとして、拡散距離Lは、2(Dt)1/2に比例する。

0018

以上の鏡像力の作用と拡散を考慮すると、酸化膜に侵入したアルカリイオンの横方向への浸透の様子は、アルカリイオンの初期濃度に依存して大きく変化することが、明らかになる。以下、その解析結果を示す。

0019

図2は、シリコン基板表面に垂直な方向のアルカリイオンの初期濃度を一様と仮定したときに、300℃でベークした後の平衡状態のアルカリイオン濃度分布シミュレーション結果である。距離xは、図1に示す酸化膜12とPSG膜13の界面位置を基準としてシリコン基板側に図った、シリコン基板に垂直な方向の距離である。シリコン基板10の表面は、x=1.3μmであり、活性層領域(n+型拡散層)18の表面は、x=0.7μmである。図2中、Pavr=1012cm-3,1013cm-3,1014cm-3,1015cm-3,1016cm-3,1017cm-3は、初期平均濃度を示しており、曲線がそれらのベーク後の濃度分布を示している。

0020

図2の結果から、アルカリイオンの初期平均濃度Pavrがあるクリティカルな値より高いときは、ベーク後、アルカリイオンは殆どシリコン基板表面(x=1.3μm)に集まり、初期平均濃度Pavrが低いと、ベーク後も分布が殆ど初期状態と変わらないことがわかる。これは、前述の鏡像力を考慮した結果である。即ち、初期濃度が高い程、鏡像力が強くなるため、チップエッジ21から酸化膜に侵入したアルカリイオンは、シリコン基板10に引き寄せられ、シリコン基板10の表面に蓄積する。初期濃度が低いと鏡像力は小さく、従って、酸化膜中を横方向に大きく拡散することになる。

0021

図3は、素子分離酸化膜12における活性層領域(n+型拡散層)18の表面高さ位置(x=0.7μm)でのアルカリイオン濃度を、初期平均濃度Pavrを横軸にとって示したものである。この結果から、初期濃度が4×1015cm-3より高いときは、素子分離酸化膜12のx=0.7μm位置でアルカリイオンが殆どゼロになる。このとき、縦方向の分布が平衡状態に達するまでに、アルカリイオンは横方向に約1μm程度進行する。余裕距離dは約30μmであるので、アルカリイオンはn+型拡散層18に到達する前に殆どシリコン表面に貼り付いてしまう。シリコン基板10と素子分離酸化膜11の界面に蓄積したアルカリイオンは、シリコン中には侵入できないので、n+型拡散層18により更に回路素子領域31への拡散は阻止される。

0022

一方、初期濃度が4×1015cm-3より低いときは、素子分離酸化膜12のx=0.7μm位置でアルカリイオン濃度は、3.45×1013cm-3を越えない値になる。これは前述のように、初期濃度が低い場合には鏡像力が弱くなるためである。この場合、図1破線矢印で示したように、素子分離酸化膜12中を横方向に拡散するアルカリイオンは、n+型拡散層18によっては阻止されず、回路素子領域31まで侵入することが避けられない。

0023

以上のように、n+型拡散層をチップ周囲に形成しても、低濃度のアルカリイオンには効果がない理由が、鏡像力を考慮することにより明らかになった。即ち、アルカリイオンが4×1015cm-3 より低濃度のときは、n+型拡散層を形成しても、酸化膜中を横方向に拡散するアルカリイオンの回路素子領域への侵入を阻止できない。そこで、酸化膜中を横方向に拡散するアルカリイオンの回路素子領域への侵入を阻止するには、酸化膜を分断するようにシリコン基板に接触させたイオン遮断層を、回路素子領域を取り囲むように形成することが有効になる。

0024

以下に具体的な実施の形態を説明する。図4は、半導体素子チップ1の全体の平面図を示している。半導体素子チップ1は例えば、図5に示すようなメモリセルを用いたセルアレイを含むメモリチップである。図5のメモリセルは、シリコン基板10にトンネル酸化膜51を介して浮遊ゲートFGが形成され、この浮遊ゲートFG上に層間絶縁膜52を介して制御ゲートCGが形成され、n+型ソースドレイン拡散層53が形成された積層ゲート構造のトランジスタ構造を有する。これは、浮遊ゲートFGの電荷保持状態に応じて異なるしきい値電圧2値或いは多値データとして記憶する。但し、電荷蓄積層は図の様な浮遊ゲート構造ではなくてもよく、例えばMNOS構造のような他の電荷保持機構によるメモリセルであってもよい。また、書き込み,消去の方式は、トンネル酸化膜を用いず、ホットエレクトロン注入を利用する方式であってもよい。

0025

図6乃至図10は、図1のA−A’位置についていくつかの断面構造例を示している。図6の場合、図1とほぼ同様に、シリコン基板10には、LOCOS法による素子分離酸化膜(SiO2膜)11が形成され、メモリセル等の回路素子が形成された基板面にはCVDによる層間絶縁膜(SiO2膜)12が形成され、この上に更に層間絶縁膜としてCVDによるPSG膜13が形成されている。このPSG膜13上に金属配線14が形成されている。更に配線層上はパシベーション膜であるPSG膜15により覆われている。

0026

また図6の場合、チップエッジ21から所定の余裕dをとって、回路素子領域31があり、この回路素子領域31を途切れなく取り囲むように、活性層領域18が形成されている。更に、シリコン酸化膜からなる層間絶縁膜12の活性層領域18上にエッチングにより途切れなく溝33が形成され、この上に形成されるPSG膜13が18にこの溝孔33に埋め込まれて、回路素子領域31を取り囲んでいる。即ちこの図6の例では、PSG膜13がイオン遮断層として、酸化膜12を分断するように埋め込まれている。なおボンディングパッド部は、ボンディング時にPSG膜が破損してアルカリイオンが侵入する可能性がある。従ってイオン遮断層は、ボンディングパッド領域と回路素子領域の間に取ることが好ましい。

0027

この様な構造とすれば、図1を用いた先の解析結果から理解されるように、半導体素子チップ1のエッジ21に付着するアルカリイオンの初期濃度の如何にかかわらず、回路素子領域31へのアルカリイオンの侵入を抑えることができる。特に、初期濃度が低く、侵入したアルカリイオンとシリコン基板との間で大きな鏡像力が作用しない場合に、破線で示すように酸化膜11,12を横方向に拡散するアルカリイオンは、イオン遮断領域32において、酸化膜12がこれよりイオン透過性の低いPSG膜で分断されているため、それ以上の浸透が阻止される。初期濃度が高い場合には、前述のように大きな鏡像力により素子分離酸化膜11下のシリコン基板10の表面に蓄積され、活性層領域18より内部へは浸透しない。従って、メモリセルの浮遊ゲートに注入された電荷が消失するといった事態は防止される。

0028

PSG膜13は絶縁膜であるので、これが直接n+型拡散層18に接触しても問題はない。また、n+型拡散層18は一例であって、n型であることは必要ではなく、p型でもよいし、或いは不純物が添加されていなくてもよい。

0029

図7の例は、図6におけるPSG膜13に代わって、CVDによるシリコン窒化膜(Si3N4膜)13aをイオン遮断層として用いた例である。シリコン窒化膜13aも酸化膜に比べてアルカリイオンの透過性は低く、従ってこれを活性層領域18に接触させてイオン遮断領域32を形成することで、図6の場合と同様に、回路素子領域31へのアルカリイオン侵入を抑えることができる。即ち、特に鏡像力が作用しないあるレベル以下の初期濃度のアルカリイオンに対して、有効な防御となる。その他、シリコン酸化膜に比べて、アルカリイオン透過性の低い他の絶縁膜をイオン遮断層として同様に適用することができる。

0030

図8の例は、素子分離酸化膜11をLOCOS法ではなく、STI(Shallow Trench Isolation)法により形成した場合である。即ち、シリコン基板10に浅い素子分離溝を形成し、この素子分離溝に素子分離酸化膜11を埋め込んでいる。また、図8の例では、回路素子領域13を取り囲むイオン遮断領域32には、酸化膜12とPSG膜13の積層膜を貫通する溝33が形成され、ここにイオン遮断層として活性層領域18に接触する導体層34が埋め込まれている。

0031

導体層34は、酸化膜に比べてイオン透過性が低いものであればよい。例えば高融点金属であるタングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)等の他、多結晶シリコンでもよいし、或いは金属配線14として用いられるアルミニウム(Al)でもよい。この様な導体層埋め込み構造は、回路素子領域13においても、コンタクトプラグ等として用いられるから、その回路素子領域13の工程をそのままこのイオン遮断領域32に適用すればよい。

0032

この図8の構造によっても、アルカリイオンの回路素子領域31への侵入を効果的に阻止することができる。しかもこのイオン遮断領域32の構造は、通常の回路素子領域13に用いられるPEP工程を何ら変更することなく、或いは追加の工程を必要とせずに形成することが可能である。

0033

図9の例は、冗長回路方式を採用したメモリの場合に、図6の構造を基本として、回路素子領域31を取り囲むイオン遮断領域32より外側に、フューズ回路を構成する多結晶シリコン素子41を形成した構造を示している。多結晶シリコン素子41の上部のPSG膜15にはレーザ照射用窓42が形成され、ここからレーザ照射により多結晶シリコン素子41の選択的な切断が行われる。

0034

この様なレーザ照射によるPSG膜15,14の切断箇所からは、チップエッジ21と同様にアルカリイオンが付着して、図に破線矢印で示すように侵入する可能性が高い。従って図9の例では、レーザ溶断フューズとして多結晶シリコン素子を用いたフューズ回路を、イオン遮断領域32の外側に配置している。これにより、フューズ回路部から侵入するアルカリイオンの回路素子領域31への浸透を抑制することができる。

0035

図6図9までの例では、イオン遮断領域32に活性層領域18を形成し、且つここにn+型拡散層を形成している。しかし、イオン遮断領域32に活性層領域18を形成している主たる理由は、溝形成の容易さを考慮した結果である。即ち厚い素子分離酸化膜11で覆われた素子分離領域に比べて活性層領域18の方がイオン遮断層を埋め込み形成する溝33の形成が容易である。しかし、この発明は、イオン遮断領域32を素子分離領域に形成しても有効である。従ってまた、図6図9において示した活性層領域18のn+型拡散層も必ずしも形成しなくてもよい。

0036

図10の例では、回路素子領域31の外側に活性層領域を形成していない。トランジスタQ等が形成された回路素子領域31を取り囲むように、素子分離酸化膜11で覆われた素子分離領域に、イオン遮断領域32を形成している。図10のイオン遮断領域32の構造は、図6の例と同様に、PSG膜13をイオン遮断層として用いて、回路素子領域31を取り囲む溝33に埋め込んで、シリコン基板10に接触させた場合である。

0037

この様に、素子分離領域において、シリコン基板表面に接触するイオン遮断層を回路素子領域を取り囲んで形成することによっても、アルカリイオンの初期濃度の如何によらず、回路素子領域へのアルカリイオン侵入を抑えることが可能である。図10の構造において、イオン遮断層として、図7と同様にシリコン窒化膜を用いること、或いは図8と同様に導体層を用いることも、有効である。

0038

この発明は、浮遊ゲート等の電荷蓄積層を持つ半導体メモリに限らず、DRAMやSRAM等の他の半導体メモリ、更にはメモリセルを持たない論理集積回路等に対しても有効である。

発明の効果

0039

以上述べたようにこの発明によれば、特に初期濃度があるレベル以下の低濃度で半導体チップのエッジ等から侵入するアルカリイオンの回路素子領域への拡散を効果的に抑制することができる。

図面の簡単な説明

0040

図1解析に用いた半導体チップの断面構造を示す図である。
図2半導体チップへのアルカリイオン浸透の様子をシミュレーションした結果である。
図3同じく半導体チップの酸化膜中の活性層領域表面と同じ高さ位置でのアルカリイオン濃度の初期濃度依存性を示す図である。
図4この発明の実施の形態による半導体チップの平面図である。
図5同半導体チップに形成されたメモリセル構造を示す図である。
図6図4のA−A’位置の断面構造例を示す図である。
図7図4のA−A’位置の他の断面構造例を示す図である。
図8図4のA−A’位置の他の断面構造例を示す図である。
図9図4のA−A’位置の他の断面構造例を示す図である。
図10図4のA−A’位置の他の断面構造例を示す図である。

--

0041

1…半導体素子チップ、10…シリコン基板、11…素子分離酸化膜、12…シリコン酸化膜、13…PSG膜(イオン遮断層)、13a…シリコン窒化膜(イオン遮断層)、34…導体層(イオン遮断層)、14…配線、15…PSG膜、18…活性層領域、21…チップエッジ、31…回路素子領域、32…イオン遮断領域、33…溝。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ