図面 (/)

技術 冗長回路検出装置

出願人 パナソニック株式会社
発明者 神吉勉
出願日 2000年6月21日 (20年6ヶ月経過) 出願番号 2000-185858
公開日 2002年1月11日 (18年11ヶ月経過) 公開番号 2002-007167
状態 未査定
技術分野 デジタル計算機の試験診断
主要キーワード 未検出情報 入出力接続 ブロック分割情報 出力接続 論理回路ブロック 入出力情報 自動判定 組合せ回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2002年1月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

スキャンパス設計されていないマイコンにおいてはATPGを使用することが出来ないので、設計する回路が大規模化・複雑化すると、冗長回路も増え、故障検出率を算出するのに多大な時間を要す様になり、高故障検出を達成する事が困難になってきている。

解決手段

故障シミュレーションの結果の未検出故障箇所が冗長回路であるか否かの判定を開発者が個別に確認する工程をなくす為に、未検出故障を含んでいる論理素子ブロックをATPGが使用できる単位で切り出して、ATPGを使用することにより冗長回路を自動検出して故障検出率を算出する工程の効率化を実現する。

概要

背景

従来、故障検出率を算出する時、スキャンパス設計されていれば、スキャンパスを利用して縮退故障を検出する自動テストパターン生成装置(以降ATPGと略記)を使用することで冗長回路の検出・故障検出率の算出を自動でする事が出来る。

概要

スキャンパス設計されていないマイコンにおいてはATPGを使用することが出来ないので、設計する回路が大規模化・複雑化すると、冗長回路も増え、故障検出率を算出するのに多大な時間を要す様になり、高故障検出を達成する事が困難になってきている。

故障シミュレーションの結果の未検出故障箇所が冗長回路であるか否かの判定を開発者が個別に確認する工程をなくす為に、未検出故障を含んでいる論理素子ブロックをATPGが使用できる単位で切り出して、ATPGを使用することにより冗長回路を自動検出して故障検出率を算出する工程の効率化を実現する。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

スキャンパス設計されていないマイコンにおける故障検出率の算出に先立って、前記故障検出率の算出を効率化する冗長回路情報を作成する冗長回路検出装置にあって、論理素子接続情報記述する回路情報と、前記回路情報中の未検出故障情報と、前記未検出故障情報から任意の未検出故障を選択する手段と、前記未検出故障を有する論理素子の入出力接続情報を出力する手段と、選択した未検出故障を含む論理素子からトレースする手段と、前記トレース後到達した論理素子の入出力接続情報を出力する手段と、トレース後到達した論理素子がATPG検証可能か判断する手段と、ATPG検証が不可能と判断した場合、ブロックを切り出しする為の情報を出力する手段と、前記入出力接続情報の全ての入出力に対してトレースが実施されたか判断する手段と、前記未検出故障情報の全ての未検出故障に対してブロック分割情報が作成できたか判断する手段と、前記ブロック切り出しする為の情報を用いてブロックにおけるATPGを実行する手段と、前記ATPG実行結果、冗長回路情報を出力する手段と、を具備することを特徴とする冗長回路検出装置。

技術分野

0001

本発明は、スキャンパス設計されていないマイコンにおける冗長回路検出装置に関する。

背景技術

0002

従来、故障検出率を算出する時、スキャンパス設計されていれば、スキャンパスを利用して縮退故障を検出する自動テストパターン生成装置(以降ATPGと略記)を使用することで冗長回路の検出・故障検出率の算出を自動でする事が出来る。

発明が解決しようとする課題

0003

スキャンパス設計されていないマイコンにおいては、ATPGを使用することが出来ないので、未検出故障箇所が冗長回路であるか否かの判定を開発者が個別に確認した上で故障検出率を算出していた。マイコンの回路が大規模化・複雑化すると、冗長回路も増え、故障検出率を算出するのに多大な時間を要す様になり、高故障検出を達成する事が困難になってきている。

課題を解決するための手段

0004

この課題を解決するために本発明は、故障シミュレーションの結果の未検出故障箇所が冗長回路であるか否かの判定を開発者が個別に確認する工程をなくす為に、未検出故障を含んでいる論理素子ブロックをATPGが使用できる単位で切り出して、ATPGを使用することにより冗長回路を自動検出して故障検出率を算出する工程の効率化を実現する。

発明を実施するための最良の形態

0005

以下この発明の実施の形態について図面を参照して説明する。

0006

この発明のフローの概略を示す図1を参照すると、冗長回路検出装置は、スキャンパス設計されていないマイコンの論理回路ブロック41から未検出故障を含むATPG処理可能なブロック42、43を切り出し、前記未検出故障を含むATPG処理可能なブロック42、43をATPG処理する事で冗長回路ブロック44、45を得る。

0007

この発明の一実施の形態の構成を示す図2を参照すると、冗長回路検出装置1は、論理素子の接続情報を示す回路情報11と、前記回路中の未検出故障箇所を示す未検出故障情報12と、を入力情報として、ブロック分割処理手段13を有して、ブロック分割情報14を作成し、前記ブロック分割情報14を入力情報にATPGによる冗長回路判定手段15を有して、冗長回路情報16を作成する。

0008

この発明の一実施の形態のフローを示す図3を参照すると、冗長回路検出装置1は回路情報21と未検出故障情報22を読み込みブロック分割処理をスタートする(ステップ23)。前記未検出故障情報22から任意に未検出故障を選択し、前記未検出故障を含む論理素子の入出力情報入出力接続情報24に出力する(ステップ25)。前記未検出故障を含む論理素子の入出力から、回路情報21に基づき次の論理素子をトレースし、到達した論理素子の入出力情報を入出力接続情報24に出力する(ステップ26)。前記到達した論理素子が冗長回路検出に用いるATPG検証を実行可能かどうかの判定を行う(ステップ27)。前記論理素子がATPG検証不可能であった場合(ステップ27のNO)、前記論理素子に到った入出力でブロックの切り出しを行う為のブロック切り出しポイント情報28を出力する。前記論理素子がATPG検証可能であった場合(ステップ27のYES)、入出力接続情報24に存在する全ての入出力に対してトレースを実施したか判定を行う(ステップ29)。入出力接続情報24に存在する全ての入出力に対してトレースを実施していなかった場合(ステップ29のNO)、別の入出力からトレースを行う(ステップ26)。入出力接続情報24に存在する全ての入出力に対してトレースを実施していた場合(ステップ29のYES)、未検出故障情報22の全てに対してブロック分割処理を実施したか判断する(ステップ30)。未検出故障情報22の全てに対してブロック分割処理を実施していなかった場合(ステップ30のNO)、別の未検出故障を選択する(ステップ25)。未検出故障情報22の全てに対してブロック分割処理を実施していた場合(ステップ30のYES)、冗長回路検出の為のブロック切り出しポイント情報28作成は終了する。次に、ブロック切り出しポイント情報28に基づいて、ブロックにおけるATPGを実行し、冗長回路情報32を作成する(ステップ31)。

0009

論理回路におけるトレースを例示する図4を参照すると、回路情報は組合せ回路51〜54と、順序回路55、56と、組合せ回路57、58と、ノード59〜65で与えられる。前記回路情報中の未検出故障情報はノード60、61で与えられる。前記回路情報と未検出故障情報を基にブロック分割処理を行う。任意に未検出情報を選択する際、ノード60の未検出故障が選択される。ノード60を含む論理素子は組合せ回路51で、前記組合せ回路51の入出力端子はノード59、60であり、入出力接続情報に出力される。前記組合せ回路51からトレースすると、ノード59はGNDに接地しているのでブロック切り出しポイント情報に出力する。ノード60は組合せ回路52に到達する。前記組合せ回路52の入出力端子はノード60とノード61とノード63であり、前記入出力接続情報に出力する。

0010

前記組合せ回路52がATPG検証可能であるか判定すると、ATPG検証可能であるので、前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。ノード61とノード63からのトレースが実施されていないのでトレースを継続する。ノード61からトレースすると組合せ回路53に到達する。

0011

前記組合せ回路53の入出力端子はノード61、62であり、入出力接続情報に出力される。

0012

前記組合せ回路53がATPG検証可能であるか判定すると、ATPG検証可能であるので、前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。ノード62とノード63からのトレースが実施されていないのでトレースを継続する。ノード62からトレースするとノード62はOPENであるのでブロック切り出しポイント情報に出力する。

0013

前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。ノード63からのトレースが実施されていないのでトレースを継続する。ノード63からトレースすると組合せ回路54に到達する。

0014

前記組合せ回路54の入出力端子はノード63〜65であり、入出力接続情報に出力される。

0015

前記組合せ回路54がATPG検証可能であるか判定すると、ATPG検証可能であるので、前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。ノード64とノード65からのトレースが実施されていないのでトレースを継続する。ノード64からトレースすると順序回路55に到達する。

0016

前記順序回路55がATPG検証可能であるか判定すると、ATPG検証不可能であるので、ブロック切り出しポイント情報に出力する。

0017

前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。ノード65からのトレースが実施されていないのでトレースを継続する。ノード65からトレースすると順序回路56に到達する。

0018

前記順序回路56がATPG検証可能であるか判定すると、ATPG検証不可能であるので、ブロック切り出しポイント情報に出力する。

0019

前記入出力接続情報を参照し全ての入出力に対してトレースを実施したか判定する。全ての入出力に対してトレースを実施したので、前記未検出故障情報を参照し全ての未検出故障に対してブロック分割処理を実施したか判定する。

0020

前記ノード60の未検出故障からのトレースでノード61の未検出故障もトレースしているので、全ての未検出故障に対してブロック分割処理を実施した事になるので、ブロック切り出しのフローは終了する。ブロック切り出しポイント情報を基に、ブロックにおけるATPGを実行する事で、冗長回路情報を得ることができる。

発明の効果

0021

以上のように本発明によれば、スキャンパス設計されていないマイコンすなわちATPGを実施する事が出来ない回路においても冗長回路を自動判定できる様になり、故障検出率の算出を効率よくできる様になる。

図面の簡単な説明

0022

図1本発明の実施の形態の概略を示す図
図2本発明の実施の形態の構成を示す図
図3本発明の実施の形態のフローを示す図
図4未検出故障と冗長回路が存在する回路例を示す図

--

0023

1冗長回路検出装置
11回路情報
12未検出故障情報
13ブロック分割処理手段
14ブロック分割情報
15ATPGによる冗長回路判定手段
16 冗長回路情報
41スキャンパス設計されていないマイコンの論理回路ブロック
42、43 未検出故障を含むATPG検証可能な論理回路ブロック
44、45 ATPGによって検出された冗長回路ブロック

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • アズビル株式会社の「 診断装置、二重化システム及び診断方法」が 公開されました。( 2020/10/29)

    【課題】フラッシュメモリの寿命となる時期が想定よりも早いか否かを診断する。【解決手段】 診断装置10は、フラッシュメモリ22における後天性不良ブロック数を取得する取得部32と、取得部32で取得された... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

  • ルネサスエレクトロニクス株式会社の「 半導体装置」が 公開されました。( 2020/10/22)

    【課題】トレース機能が異常の場合に、CPUが長期間停止し続けることを避ける半導体装置を提供する。【解決手段】半導体装置100は、CPU30の実行情報34に基づくトレースデータを外部に出力する前に一時的... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ