図面 (/)

技術 プラズマイオン注入方法及び装置

出願人 行村建株式会社ハイデン研究所
発明者 行村建松永浩一
出願日 2000年5月17日 (21年0ヶ月経過) 出願番号 2000-145534
公開日 2001年11月27日 (19年6ヶ月経過) 公開番号 2001-329364
状態 特許登録済
技術分野 衝撃電圧、衝撃電流の発生他 荷電粒子線装置 物理蒸着
主要キーワード 設置容器 ワンショットマルチ 固定観念 三次元形状物 処理個数 最大電流容量 補助排気 バッファ回路群
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年11月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

基材印加する高電圧パルス電圧立ち下がりが、基材の負荷インピーダンスのために減衰する現象を回避して、基材にスパッタリングなどの損傷が生ずるのを防止し、プラズマイオンの的確な注入と、多様なプラズマ種への対応を図る。

解決手段

負又は正の高電圧パルスを負荷である基材に印加して、基材の周囲にイオンシースを形成するためのバイアス用電源放電スイッチング回路2を設け、高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路により高電圧パルスのパルス印加終了毎にアース放電させる。

概要

背景

図1の原理図に示すように、真空容器内のプラズマ雰囲気中におかれた三次元形状の基材に、接地された真空容器に対し負の高電圧パルス印加すると、基材の周囲にはイオンシースが形成され、電圧のほとんどはイオンシースに加わる。イオンシースの形状は基材の輪郭に沿うため、基材の周囲から一様にイオン注入される。回転機構や新たなイオン源の設置もなく、真空容器内にはプラズマと基材があるのみである。装置構成は簡単になり、基材の処理個数も大量に行える。このように、プラズマ中に浸された基材にバイアスとしてパルス電圧を印加し、基材へのイオン注入を図る方法をプラズマイオン注入という。

プラズマイオン注入法は、例えば工具表面改質による寿命の向上、高温下での材料腐食の防止、タービンブレードなどの大型かつ精密部材の硬度の増加など、エンジニアリング部材への適用が期待されている。さらに医療への応用も可能である。例として人工骨人工血管へのイオン注入があげられる。人工骨の場合には、生体とのなじませることや可動部の摩耗の防止などが目的である。

一方、それぞれの部材は1個、1個が異なる形状であり、複雑な形状を持つ。平面とか円筒面などの簡単な形状ではなく、複雑な形をする三次元形状部材へ均一にイオン注入を行おうとする場合、イオン流は、一次元であるよりも三次元形状部材に沿って形成されるイオンシースから出発して基材に向かう流れである方が望ましい。プラズマイオン注入は基材がプラズマ中に浸され、イオンシースが部材の周囲に形成されているため、均一なイオン注入を実現するのに適した方法であり、過渡的なイオン流の利用により基材表面からの改質が可能な方法である。

従来のイオン注入法は、図2に示すように、別に設けたプラズマ生成室からイオンを引き出し加速してビーム状とし、基材に入射していた。この場合、基材側から見ると一方向からのイオンの流れである。三次元の形状を持つ基材に一様にイオンを注入しようとすれば、基材を真空容器内で回転させるなどの方法を採らねばならず、装置構成が複雑になる。また、大量の基材を同時に処理することは困難であった。

図3に、イオンが基材に到達するときに発生する現象を模式図にして示す。現象は(A)に示す堆積、(B)に示すスパッタリング、(C)に示す注入の3種に分類でき、それぞれ基材の表面に積もる現象、基材の成分を吹き飛ばす現象、イオンそのものが基材の中に入り込む現象を表す。これらはそれぞれのイオンが持つエネルギーに依存する。すなわち、エネルギーが低いときは堆積、エネルギーが大きいときは注入が起こる。中間のエネルギーのときはスパッタリングが起こる。

プラズマイオン注入において基材に印加されるバイアス電圧矩形状の電圧で、その電圧波形の一例を図4、基材に流れる電流波形の一例を図5に示す。

図4より、印加電圧波形は、所定の立ち上がり立ち下がり時間が存在するのが分かる。また、電圧の立ち上がり部は、立ち下がり部より早く立ち上がるのが分かる。立ち上がり部は電子による作用が優先的であり、立ち下り部は、イオンシースの抵抗とイオンシースの持つ静電容量が大きい結果であり、現象は異なる。いずれにしても一定の電圧になる前後は、電気的特性をあらわす立ち上がり部と立ち下がり部を持つ波形となることが分かる。

上述のようにエネルギーが大きいときはイオンの注入が起こるので、一定の電圧は注入領域で、このことは既に確認されている。

電圧の立ち上がり及び立ち下がり部は、堆積あるいはスパッタ領域に該当することは容易に分かる。したがって、本条件下においてイオン注入を図る場合、必然的にスパッタ現象が伴うことが分かる。金属イオンを用いた場合、中性粒子による堆積現象があるが、チタンイオンによるスパッタ現象は生成された薄膜を損傷することになり、薄膜生成の観点からは不都合である。特に、高電圧パルスの立ち下がり部の継続時間が長いと、その分、スパッタ現象も顕著に起こる。

このことは、複合プラズマイオン注入装置において堆積薄膜のイオンの衝突による剥離をもたらし、表面の損傷にいたる。剥離やスパッタが起こると生成される薄膜の商品性は失われる。

特に、電圧の立ち下り部が重要な役割を果たすので、以降は電圧の立ち下り部について説明する。電圧の立ち下がり部では、一定電圧の印加によるイオンシースが形成されており(図1参照)、電気回路に置き換えて示すと図6のようになる。すなわち、主要な成分はイオンシース部に見られる抵抗とキャパシタンス(固有の容量をもつ)である。これらはイオンシースの内部に存在するイオンの影響を受ける。

一般的に、イオンシースの形状や大きさは印加電圧プラズマ密度イオン種などのみでなく、基材の形状(表面積)に影響される。このことは次のようにして説明される。基材を流れる電流Iは、電流密度Jと基材の表面積Aの積(J×A)にて与えられる。Jはチャイルドラングミュア則に従うと考えると、以下のようになる。

概要

基材に印加する高電圧パルスの電圧の立ち下がりが、基材の負荷インピーダンスのために減衰する現象を回避して、基材にスパッタリングなどの損傷が生ずるのを防止し、プラズマイオンの的確な注入と、多様なプラズマ種への対応を図る。

負又は正の高電圧パルスを負荷である基材に印加して、基材の周囲にイオンシースを形成するためのバイアス用電源放電スイッチング回路2を設け、高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路により高電圧パルスのパルス印加終了毎にアース放電させる。

目的

上述のように、基材に高電圧パルスを印加するパルスモデュレータが、その電圧の立ち下がりに負荷の影響を強く受けると、基材にスパッタリングなどの損傷をもたらしたり、基材の表面積により注入特性が変化し、生産過程製品品質に大きく影響する重要な問題であることに鑑み、本発明は、基材の負荷インピーダンスに影響されない、多様なプラズマ種に対応できるプラズマイオン注入方法及び装置を提供することを目的としている。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

プラズマ雰囲気とした処理チャンバ内基材に、負又は正のバイアス高電圧パルス印加して、基材の周囲にイオンシースを形成し、このイオンシースを通じてイオンを基材に注入するプラズマイオン注入方法において、前記高電圧パルスのパルス印加毎に負荷である基材側に残る電荷を、高電圧パルスのパルス印加終了毎に放電スイッチング回路により放電させることを特徴とするプラズマイオン注入方法。

請求項2

放電スイッチング回路を、高電圧パルスを印加するバイアス用パルス発生回路に接続し、高電圧パルスの印加周期と同期させてオンオフすることを特徴とする請求項1記載のプラズマイオン注入方法。

請求項3

放電スイッチング回路のオン時点を、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点を、高電圧パルスの立ち上がり時点よりも僅かに早くすることを特徴とする請求項2記載のプラズマイオン注入方法。

請求項4

プラズマ雰囲気とした処理チャンバ内の基材に、バイアス用電源から負又は正の高電圧パルスを印加して、基材の周囲にイオンシースを形成し、このイオンシースを通じてイオンを基材に注入するプラズマイオン注入装置において、前記バイアス用電源に放電スイッチング回路を設け、前記高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路により高電圧パルスのパルス印加終了毎にアースに放電させることを特徴とするプラズマイオン注入装置。

請求項5

放電スイッチング回路は、高電圧パルスを基材へ印加するバイアス用パルス発生回路とトーテムポール形に接続されて、トーテムポールの上下のアームをそれぞれ構成し、同じ発振回路により駆動されることを特徴とする請求項4記載のプラズマイオン注入装置。

請求項6

放電スイッチング回路のオン時点は、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点は、高電圧パルスの立ち上がり時点よりも僅かに早いことを特徴とする請求項5記載のプラズマイオン注入装置。

請求項7

放電スイッチング回路とバイアス用パルス発生回路とは、それぞれ複数の半導体スイッチング素子積み重ねるように直列接続して、高電圧に対する同等の耐圧性を有することを特徴とする請求項5又は6記載のプラズマイオン注入装置。

請求項8

放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路がそれぞれパルストランスを含み、パルストランスの二次側出力パルス各半導体スイッチング素子ゲート駆動信号とすることを特徴とする請求項7記載のプラズマイオン注入装置。

請求項9

放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路がそれぞれゲート駆動フォトダイオード及びゲート駆動用半導体を含み、ゲート駆動用フォトダイオードによりゲート駆動用半導体をオン・オフさせて各半導体スイッチング素子をスイッチングさせることを特徴とする請求項7記載のプラズマイオン注入装置。

請求項10

放電スイッチング回路及びバイアス用パルス発生回路のそれぞれについて、複数の半導体スイッチング素子に代えて真空管を用い、フォトダイオードにより真空管駆動用半導体をオン・オフさせて真空管をオン・オフすることを特徴とする請求項5又は6記載のプラズマイオン注入装置。

技術分野

0001

本発明は、プラズマ雰囲気中基材高電圧パルス印加してイオン注入するプラズマイオン注入方法及び装置に関する。

背景技術

0002

図1原理図に示すように、真空容器内のプラズマ雰囲気中におかれた三次元形状の基材に、接地された真空容器に対し負の高電圧パルスを印加すると、基材の周囲にはイオンシースが形成され、電圧のほとんどはイオンシースに加わる。イオンシースの形状は基材の輪郭に沿うため、基材の周囲から一様にイオンが注入される。回転機構や新たなイオン源の設置もなく、真空容器内にはプラズマと基材があるのみである。装置構成は簡単になり、基材の処理個数も大量に行える。このように、プラズマ中に浸された基材にバイアスとしてパルス電圧を印加し、基材へのイオン注入を図る方法をプラズマイオン注入という。

0003

プラズマイオン注入法は、例えば工具表面改質による寿命の向上、高温下での材料腐食の防止、タービンブレードなどの大型かつ精密部材の硬度の増加など、エンジニアリング部材への適用が期待されている。さらに医療への応用も可能である。例として人工骨人工血管へのイオン注入があげられる。人工骨の場合には、生体とのなじませることや可動部の摩耗の防止などが目的である。

0004

一方、それぞれの部材は1個、1個が異なる形状であり、複雑な形状を持つ。平面とか円筒面などの簡単な形状ではなく、複雑な形をする三次元形状部材へ均一にイオン注入を行おうとする場合、イオン流は、一次元であるよりも三次元形状部材に沿って形成されるイオンシースから出発して基材に向かう流れである方が望ましい。プラズマイオン注入は基材がプラズマ中に浸され、イオンシースが部材の周囲に形成されているため、均一なイオン注入を実現するのに適した方法であり、過渡的なイオン流の利用により基材表面からの改質が可能な方法である。

0005

従来のイオン注入法は、図2に示すように、別に設けたプラズマ生成室からイオンを引き出し加速してビーム状とし、基材に入射していた。この場合、基材側から見ると一方向からのイオンの流れである。三次元の形状を持つ基材に一様にイオンを注入しようとすれば、基材を真空容器内で回転させるなどの方法を採らねばならず、装置構成が複雑になる。また、大量の基材を同時に処理することは困難であった。

0006

図3に、イオンが基材に到達するときに発生する現象を模式図にして示す。現象は(A)に示す堆積、(B)に示すスパッタリング、(C)に示す注入の3種に分類でき、それぞれ基材の表面に積もる現象、基材の成分を吹き飛ばす現象、イオンそのものが基材の中に入り込む現象を表す。これらはそれぞれのイオンが持つエネルギーに依存する。すなわち、エネルギーが低いときは堆積、エネルギーが大きいときは注入が起こる。中間のエネルギーのときはスパッタリングが起こる。

0007

プラズマイオン注入において基材に印加されるバイアス電圧矩形状の電圧で、その電圧波形の一例を図4、基材に流れる電流波形の一例を図5に示す。

0008

図4より、印加電圧波形は、所定の立ち上がり立ち下がり時間が存在するのが分かる。また、電圧の立ち上がり部は、立ち下がり部より早く立ち上がるのが分かる。立ち上がり部は電子による作用が優先的であり、立ち下り部は、イオンシースの抵抗とイオンシースの持つ静電容量が大きい結果であり、現象は異なる。いずれにしても一定の電圧になる前後は、電気的特性をあらわす立ち上がり部と立ち下がり部を持つ波形となることが分かる。

0009

上述のようにエネルギーが大きいときはイオンの注入が起こるので、一定の電圧は注入領域で、このことは既に確認されている。

0010

電圧の立ち上がり及び立ち下がり部は、堆積あるいはスパッタ領域に該当することは容易に分かる。したがって、本条件下においてイオン注入を図る場合、必然的にスパッタ現象が伴うことが分かる。金属イオンを用いた場合、中性粒子による堆積現象があるが、チタンイオンによるスパッタ現象は生成された薄膜を損傷することになり、薄膜生成の観点からは不都合である。特に、高電圧パルスの立ち下がり部の継続時間が長いと、その分、スパッタ現象も顕著に起こる。

0011

このことは、複合プラズマイオン注入装置において堆積薄膜のイオンの衝突による剥離をもたらし、表面の損傷にいたる。剥離やスパッタが起こると生成される薄膜の商品性は失われる。

0012

特に、電圧の立ち下り部が重要な役割を果たすので、以降は電圧の立ち下り部について説明する。電圧の立ち下がり部では、一定電圧の印加によるイオンシースが形成されており(図1参照)、電気回路に置き換えて示すと図6のようになる。すなわち、主要な成分はイオンシース部に見られる抵抗とキャパシタンス(固有の容量をもつ)である。これらはイオンシースの内部に存在するイオンの影響を受ける。

0013

一般的に、イオンシースの形状や大きさは印加電圧プラズマ密度イオン種などのみでなく、基材の形状(表面積)に影響される。このことは次のようにして説明される。基材を流れる電流Iは、電流密度Jと基材の表面積Aの積(J×A)にて与えられる。Jはチャイルドラングミュア則に従うと考えると、以下のようになる。

0014

0015

ここで、V0:印加電圧、q:イオンの電荷量、s:ターゲットシースエッジの間の距離、M:イオンの質量、ε0:真空誘電率である。したがって、イオンシースの抵抗Rは

0016

0017

ここで、

0018

0019

にて与えられる。以上のことから、シース抵抗はプラズマ密度、印加電圧、印加時間及び基材の表面積により変化することが分かる。プラズマイオン注入を行う場合、多様なプラズマ種が選択されるが、この場合、109〜1012cm−3の範囲に分かれる。これは式(2)及び式(3)よりシースインピーダンス(抵抗)が100倍の変化をすることになる。イオンシース内のコンデンサ容量は平面を考えた場合、

0020

0021

にて与えられるので、Rと同様にプラズマ密度、印加電圧、印加時間及び基材の表面積の影響を受けることが分かる。

0022

図7図9は従来の装置を使用して行った実験例で、プラズマの有無により印加電圧波形及びイオン電流波形が変化することを示している。これらの図は、高周波(13.56MHz)放電によるガスプラズマ実験例で、基材の直径は20mm、真空度は8.0×10−4Torrで、図7プラズマ照射開始1ms後、図8は1.5ms後、図9プラズマ負荷がないときの波形である。なお、直流金属プラズマについても同様の結果が得られた。

0023

ここで、基材にバイアスとして高電圧のパルス電圧を印加するパルスモデュレータに要求される条件について考える。三次元形状物へのイオン注入は多岐にわたる。例えば、印刷用ローラについてみれば直径が1mを超える大型であり、自動車カムシムは数cmで精密小物である。すなわち、対象とする部品により基材の表面積は変化すること、小物部品一括して大量に処理することが上げられ、プロセスは千差万別である。このような条件下で、プラズマイオン注入に適する高電圧のパルスモデュレータに要求される条件を列挙すると、以下のとおりである。

0024

(イ) 任意の電圧、電流もしくは任意の負荷インピーダンスにおいてフレキシブルに動作すること。
(ロ)パルス幅繰り返し数が変えられること。
(ハ)立ち上がり・立ち下がりが早いこと(いずれも1μ秒以下)。
(ニ) 不測のトラブルアーキング)に対し、システム防御するための電流の制限機構を備えていること。
(ホ)スイッチング雑音をできるだけ小さくすること。
(ヘ)スイッチングデバイス耐久性が高いこと。

0025

これらの中で、プラズマパラメータや基材の形状による影響を直接受ける要因は(イ)であり、安定かつ生産性のあるプロセスとするのに最も重要な要因である。また、(ロ)〜(ヘ)は技術的な問題であり、電気回路設計により解決される問題である。

0026

従来のパルスモデュレータでは、負荷であるイオンシースや基材の影響を大きく受けることは、指摘されているところである。例えば、
負荷インピーダンスは基材の大きさとプラズマパラメータに依存し、これらの値はそれぞれの応用により異なるため、整合条件満足させることは困難である。
プラズマ注入における高電圧パルサーの特性は、パルサーが動作している負荷であるプラズマによって強く影響を受ける。プラズマパラメータとしてはイオン密度電位分布電離度などがあり、基材の周辺に形成されるカソーディックシースの形成に影響する。逆にいうと、これらのプラズマパラメータはパルサーの使用電圧イオン電流密度デューティサイクルを制限することになる。があげられる。

0027

特に、パルスモデュレータの高電圧パルスの立ち下がりが、負荷であるイオンシースや基材の影響を大きく受けて減衰することは、重大な問題であるので、この点について整理すると次のとおりである。

0028

前述のように、イオンの現象は低エネルギーでは堆積、中エネルギーではスパッタリング、高エネルギーでは注入となる(図3参照)。プラズマイオン注入においては、高電圧パルスを基材に印加し、電圧のもっとも大きいところ(矩形電圧の一定電圧部)で注入を行うようにする。したがって、電圧がゼロから立ち上がる(負の高電圧パルスの場合、負に大きくなる)領域は、堆積、スパッタリングの2つの現象を伴うが、スパッタリングは、イオン注入にとっては起こってほしくない現象である。しかし、ゼロから所定の電圧に達するためには、現実的にはスパッタリングの現象が起こる電圧値を通過する必要がある。したがって、立ち上がり及び立下りの早い電圧であれば、スパッタリングが起こる電圧値である時間が少なくて済むので、スパッタリングを低減できることになる。

0029

電圧の立ち上がり特性は、ほぼパルスモデュレータ自体の性能によって決まる。なぜならば、電圧の印加に伴って基材の周囲から非常に短い時間(1ナノ秒以下)のうちに電子が排斥されてイオンシースが形成されるためである。したがって、1ナノ秒以下の短時間の内に、基材は短絡(短絡されていると電圧は基材に加わらない)から開放の状態(実際にはある有限抵抗値を持つシース)となり、基材の表面とシース端(イオンシースがプラズマに接するところ)の間、すなわちイオンシースに電圧が加わる。したがって、一般的には基材印加電圧の立ち上がり部は立下りに比べて早くなる(図4図7参照)。

0030

ところが、立ち下がり部は電子が寄与しないところになるので、矩形電圧が印加されてイオンシースが広がる。イオンシースの内部にはイオンしかないので、イオンの持つ抵抗とシースそのものをギャップと考えると、イオンシースはコンデンサ(固有の容量)をもっていると言える。したがって、矩形電圧のイオンシースへの印加に伴って、このコンデンサは充電され、矩形電圧の印加が終わると、残るのはこのコンデンサによる電圧で、矩形電圧の終了とともにこのコンデンサ(図6中のC1)のエネルギーは回路にある抵抗(R1など)を通して放電をはじめる。

0031

その抵抗の中にはシース抵抗も含まれ、C1、R1はイオンによって決まる値(式2、式4参照)である。電子は質量が軽いためすばやく動くが、イオンは重いためゆっくりと動くので、結果として、電圧の立ち下がり部は立ち上がり部に比べてゆっくりとした現象になり、これがスパッタリングが起こる時間領域を長くすることになる。

0032

よって、スパッタリングを避けるためには、できるだけ早く電圧が立ち下がることが必要(立ち上がりについても早い方が良い)となる。

発明が解決しようとする課題

0033

ところが、従来のパルスモデュレータは、基材に印加する高電圧パルスの立ち下がり部が、イオンシースそのものの影響を受ける回路となっていた。すなわち、出力側が開放となっており、負荷であるイオンシースが接続されて初めて閉回路が出来上がる方式であるため、負荷の影響を強く受けていた。図10にこれを簡略化して等価回路にして示す。同図において、従来のパルスモデュレータ(バイアス用パルス発生回路)を電源Eと一つのスイッチSW1として表現し、このスイッチSW1がオンオフすることで負荷に負の高電圧パルスが印加される。このような回路構成であるため、図11タイミングチャートのように、上述したような負荷の影響により出力の立ち下がりが減衰してしまうことになるが、従来はその防止策が講じられていなかった。

0034

換言すると、高電圧パルスの立ち下がり部に減衰をもたらす原因は、イオンシースそのものにあって、パルスモデュレータ側では回避できないという固定観念から、従来では、パルスモデュレータ側でその対策を講じていなかった。

0035

例えば、特許第2046820号掲載公報に記載されたプラズマイオン注入装置を見ても、高電圧パルスの立ち下がりに関する対策は何ら講じていない。そればかりか、1個の真空管の出力をパルストランスで昇圧して印加しているため、トランスの浮遊容量により高電圧パルスの立ち上がり、立ち下がりの両方ともに減衰するとともに、トランスのインダクタンスによってリンキングが発生し、正確な出力パルスが得られない。

0036

上述のように、基材に高電圧パルスを印加するパルスモデュレータが、その電圧の立ち下がりに負荷の影響を強く受けると、基材にスパッタリングなどの損傷をもたらしたり、基材の表面積により注入特性が変化し、生産過程製品品質に大きく影響する重要な問題であることに鑑み、本発明は、基材の負荷インピーダンスに影響されない、多様なプラズマ種に対応できるプラズマイオン注入方法及び装置を提供することを目的としている。

課題を解決するための手段

0037

本発明のプラズマイオン注入方法では、高電圧パルスのパルス印加毎に負荷である基材側に残る電荷を、高電圧パルスのパルス印加終了毎に放電スイッチング回路により放電させる。

0038

放電スイッチング回路は、高電圧パルスを印加するバイアス用パルス発生回路に接続し、高電圧パルスの印加周期と同期させてオン・オフする。図12に、バイアス用パルス発生回路をスイッチSW1、放電スイッチング回路をスイッチSW2に置き換えて簡略化して示し、基本的な動作としては、図13のタイミングチャートに示すように、スイッチSW1がオフになった直後にスイッチSW2をオンにして、負荷にチャージされた電荷をスイッチSW2を通してアースへ放電させることにより、負荷に印加される高電圧パルスの立ち下がりの減衰を防止して、急峻な立ち下がりにできる。

0039

図13のタイミングチャートに示すように、放電スイッチング回路のオン時点は、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点は、高電圧パルスの立ち上がり時点よりも僅かに早くするのが良い。

0040

本発明のプラズマイオン注入装置では、基材に負又は正の高電圧パルスを印加するバイアス用電源に放電スイッチング回路を設け、高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路により高電圧パルスのパルス印加終了毎にアースに放電させる。

0041

放電スイッチング回路は、高電圧パルスを基材へ印加するバイアス用パルス発生回路とトーテムポール形に接続されて、トーテムポールの上下のアームをそれぞれ構成し、同じ発振回路により駆動される。

0042

バイアス用パルス発生回路と放電スイッチング回路とは、図14に示すようにそれぞれ複数の半導体スイッチング素子Tr1〜Trn、Tr21〜Tr2nを積み重ねるように直列接続して、高電圧に対する同等の耐圧性をもつトーテムポール形にすることができる。

0043

放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路は、それぞれパルストランスを含み、パルストランスの二次側出力パルスを各半導体スイッチング素子ゲート駆動信号とする。又は、ゲート駆動フォトダイオードによりゲート駆動用半導体をオン・オフさせて各半導体スイッチング素子をスイッチングさせることもできる。

0044

また、放電スイッチング回路及びバイアス用パルス発生回路のそれぞれについて、複数の半導体スイッチング素子に代えて、図15に示すように真空管Q1、Q2を用い、フォトダイオードにより真空管駆動用半導体をオン・オフさせて真空管Q1、Q2をオン・オフさせても良い。

発明を実施するための最良の形態

0045

次に、本発明の実施の形態を図面に基づいて詳細に説明する。

0046

本発明は、プラズマイオン注入処理する基材に対して、負又は正のバイアス用高電圧パルスを印加するバイアス用パルス電源(パルスモデュレータ)に特徴があり、図16はその回路構成の第1実施例を示す。

0047

このバイアス用パルス電源は、大きくはバイアス用パルス発生回路1と放電スイッチング回路2とで構成され、これらは、共通の電圧−周波数発振回路VCO)3を発振源として、基準電圧回路4から基準電圧を供給されて後述するように同期して駆動する。

0048

バイアス用パルス発生回路1は、半導体スイッチング素子であるn個のMOS−FET(Tr1〜Trn)を積み重ねるように直列接続し、また放電スイッチング回路2も同数個のMOS−FET(Tr21〜Tr2n)を積み重ねるように直列接続して、高耐圧性を持たせている。そして、これら2組のMOS−FET(Tr1〜Trn)とMOS−FET(Tr21〜Tr2n)とを、前者を下アーム、後者を上アームとするトーテムポール形に接続し、その接続中点から出力を取り出して、負荷に印加する構成となっている。この場合、負荷は処理対象物、つまりアースされた真空容器内(処理チャンバ)でプラズマイオンを注入する基材である。

0049

図16の例では、下アームのMOS−FET(Tr1〜Trn)と上アームのMOS−FET(Tr21〜Tr2n)のそれぞれをオン・オフするためのゲート信号として、下アームと上アームのそれぞれにつき、同数のパルストランス(PT1〜PTn)、(PT21〜PT2n)を使用している。

0050

繰り返し周波数設定器5によって設定した電圧が電圧−周波数発振回路3に入力されることにより、電圧−周波数発振回路3から設定した繰り返し周波数が得られ、これがワンショットマルチバイブレータ6に入力されると、パルス幅設定器7により設定したパルス幅のパルスが出力される。このパルスは、バッファ回路群(BF1〜BFn)を介してパルストランス駆動用FET群(S1〜Sn)を同時にスイッチングさせ、下アーム側のパルストランス群(PT1〜PTn)を駆動する。これらパルストランス群(PT1〜PTn)の二次側出力が、n個のゲート信号として下アームのMOS−FET群(Tr1〜Trn)を同時にオンさせる。これにより負荷(基材)にマイナス高電圧(例えば−20kV)のパルスが印加され、マイナス電位にバイアスされた負荷(基材)にイオンが注入される。

0051

一方、放電スイッチング回路2では、ワンショットマルチバイブレータ6の出力で得られたパルスの立ち下がりの信号を、遅延回路8で所定時間だけ遅延し、遅延した立ち下がり信号で、ワンショットマルチ9を動作させ、リセツト信号を作る。このリセット信号は、バッファ回路群(BF21〜BF2n)を介してFET群(S21〜S2n)をスイッチングさせ、上アーム側のパルストランス群(PT21〜PT2n)を駆動する。これらパルストランス群(PT21〜PT2n)の二次側出力が、n個のゲート信号として上アームのMOS−FET群(Tr21〜Tr2n)を同時にオンさせる。これにより、上記のようにマイナス電位にバイアスしてイオン注入した直後の負荷(基材)をアースに接続して、負荷(基材)の残留電荷強制的にアースに放電させる。

0052

図17に、図16の回路構成の動作のタイミングチャートを示す。バイアス用パルス発生回路1及び放電スイッチング回路2のいずれの場合も、MOS−FETを複数個使って直列接続することで、例えば−20KVの耐圧が得られるようしている。バイアス用パルス発生回路1側のMOS−FET群(Tr1〜Trn)をオンさせるゲート信号が立ち下がってから、遅延回路8にて所定時間だけ遅延して、つまりデットタイムを設けて放電スイッチング回路2側のMOS−FET群(Tr21〜Tr2n)をオンさせるゲート信号の立ち上げを行っているのは、前者(下アーム)のMOS−FET群(Tr1〜Trn)のターンオフが完全に終了してから、リセットパルスによりリセットしないと、前者のMOS−FET群(Tr1〜Trn)と後者(上アーム)のMOS−FET群(Tr21〜Tr2n)とが当時にオンになるからである。

0053

トーテムポール接続された下アームのMOS−FET群(Tr1〜Trn)と上アームのMOS−FET群(Tr21〜Tr2n)とをこのように動作させることにより、負荷(基材)に印加される負のバイアス用高電圧パルスは、立ち上がり及び立ち下がりがいずれも負荷側の影響を受けない理想的な矩形波形となる。

0054

図18は、バイアス用パルス電源(パルスモデュレータ)の回路構成の第2実施例であるが、パルストランスの使用法に特徴があるので、先ずその基本的な考え方について解説する。

0055

図20に示すように、1個のスイッチSW1を用いてパルストランスPTをスイッチさせる場合は、パルスの出力周波数はトランスの巻き線比で決まり、DC(直流)から出力することは不可能である。また、パルスの幅も50%までのデューティ比までしかできない。

0056

一方、図21に示すように2個のスイッチSW1、SW2を用い、パルストランスPTの2つの1次コイルL1、L2をパルス幅50%で高周波でスイッチングを交互に行う場合、すなわちL1が50%でスイッチした後、L2を50%スイッチさせ、L2がスイッチした後L1をスイッチさせ、L1とL2を50%で交互にスイッチさせると、パルストランスPTの2次出力は、理論的にDCから出力できるようになる。

0057

イオン注入で使用するバイアス用パルス電源(パルスモデュレータ)の繰り返し周波数は比較的低く、数kHz〜数10kHzであり、出力するパルス幅は数μSec〜数mSecが必要である。

0058

このようにすると、印加するパルス幅に対して、休止の期間が長い場合、負荷(基材)はSW1によりアース電位に保っておく必要がある。すなわち、SW1、SW2の動作を待機中においてオープンにしておく使い方をした場合(リセット方式)、高電圧パルスが印加されていない休止の期間中、負荷(基材)は不安定な状態になるので、SW1によってアース電位にしておく必要がある。例えば、SW2をオンにして高電圧パルスを印加した場合、SW2が終了した瞬間、SW1により瞬間のみの信号で負荷(基材)が不安定な状態になる。すなわち、少し電位が上がったようになり、この現象は既述のように負荷(基材)の固有の容量に起因している。

0059

図22のタイミングチャートに示すように、スイッチSW1とスイッチSW2をデューティ50%で交互に動作させることにより、パルストランスPTで得られる出力パルスはデューティ0〜100%の出力が得られる。すなわち、SW1の動作が完了後、SW2の動作を行い、SW2の動作が完了後、SW1の動作を行い、これを交互に繰り返すことにより、パルストランスPTでDCから出力することができる。

0060

そこで、図23に示すように、高周波発振回路(OSC)からのクロックパルスフリップフロップで1/2に分周し、このフリップフロップのQ出力は第1のアンドゲートへ入力し、Qバー出力は第2のアンドゲート2へ入力する。また、パルストランスPTをオン・オフするために制御パルスSW1−Aを、第1及び第2のアンドゲートの両方に入力すると、これら両アンドゲートの出力は制御パルスSW1−Aのパルス幅分クロック変調された出力信号となり、第1のアンドゲートの出力と、第2のアンドゲートの出力は、位相が90゜ずれたパルス信号となって、第1のFET1と第2のFET2をそれぞれオン・オフする。その結果、パルストランスPTの出力は制御パルスSW1−Aのパルス幅に相当する矩形波の信号となる。

0061

このようにすると、パルストランスをDCから駆動できるので、図24のように2個のパルストランスPT1、PT2を使い、トーテムポール接続された上アームを常時オン、下アームを常時オフにしておき、デットタイムを少し設けて上アームと下アームを交互にスイッチングすれば、図16の第1実施例と同様の動作をさせることができる。

0062

図18の第2実施例は、このような考えに基づいたもので、繰り返し周波数設定器5で設定した電圧で電圧−周波数発振回路3は発振して繰り返し周波数をつくり、その出力を、ワンショットマルチバイブレータ6においてパルス幅設定器7で設定したパルス幅にする。この設定幅のパルスは、バッファ回路10を通り(図19のタイミングチャートのB)、第1及び第2のAND回路11a・11bに入力する。もう一方は、反転回路12を通り、放電スイッチング回路2側の第3及び第4のAND回路13a・13bに入力する。

0063

また、高周波発振発振回路14からのクロックパルス(図19のタイミングチャートのA)は、フリップフロップ回路15に入力されて1/2に分周される。フリップフロップ15のQ出力は、第1及びAND回路13a・13bに入力し、Qバー出力は、第1及び第2のAND回路11a・11bに入力する。これにより、第1及び第2のAND回路11a・11bの出力(図19のタイミングチャートのDとC)は、ワンショットマルチバイブレータ6のパルス幅分の1/2に分周されたクロック信号に変調され、これら第1と第2のAND回路11a・11bの出力は、分周されたクロック信号がそれぞれ90°位相のずれた信号となる。

0064

この信号を複数組のFET(FET1a・FET1b〜FET3a・FET3b)に入力して、ゲート用のパルストランスPT1〜PT3をスイッチングすることにより、これらパルストランスPT1〜PT3から、ワンショットマルチバイブレータ6のパルス幅分のみの出力パルス(図19のタイミングチャートのE)が得られる。

0065

一方、第3及び第4のAND回路13a・13bの出力は、反転回路12からの反転信号図19のタイミングチャートのF)のために、第1及び第2のAND回路11a・11bの出力とは逆の反転した信号(図19のタイミングチャートのGとH)となる。同じく複数組のFET(FET21a・FET21b〜FET23a・FET23b)によって、ゲート用のパルストランスPT21〜PT23をスイッチングすることにより、これらパルストランスPT21〜PT23から、パルストランスPT1〜PT3とは反転した出力(図19のタイミングチャートのI)が得られる。

0066

このようにして得られたパルストランスからパルス信号を、MOS−FET群に対してゲート信号として入力し、下アームのMOS−FET群(Tr1〜Trn)と上アームのMOS−FET群(Tr21〜Tr2n)を交互にスイッチングさせることにより、図16の第1実施例と同様に、マイナス電位にバイアスしてイオン注入した直後の負荷(基材)をアースに接続して、負荷(基材)の残留電荷を強制的にアースに放電させることができる。

0067

図25図18に対する変形例で、最終段のMOS−FET群を駆動するためのゲート用パルストランス(PT)の耐圧を、高耐圧にする必要がないようにしたものである。すなわち、例えば耐圧−20KV用絶縁トランスを使ってパルストランスの1次側からMOS−FET群の入力回路までを耐圧−20KVとして回路を構成すれば、パルストランスの耐圧は、高耐圧用としなくても良くなる。パルストランスの一次側の信号を伝達するために、発光ダイオードLED1、LED2と光ファイバフォトトランジスタPD1、PD2とを組み合わせた光スイッチ系を使って絶縁して駆動すれば、高耐圧上のMOS−FET群を駆動することができる。

0068

上述した図23の考えでは、アンドゲートを用いて90°位相がずれたパルスを作ってパルストランスをスイッチングさせ、パルストランスの出力を最終段のMOS−FET群のためのゲート信号としたが、最終段のMOS−FET群は高電位に浮いた状態となっているので、絶縁のために、図26に示すように、発光ダイオードと光ファイバとフォトトランジスタとを組み合わせた光スイッチ系を用いるのが良い。この場合、MOS−FET群のゲート駆動用のDC電源が必要であり、そのため、高周波発振回路(OSC)からの高周波信号を高耐圧パルストランスの一次側に入力し、二次側出力を整流することでDC補助電源を作り、この電源によってゲートを駆動させるようにすれば、MOS−FET群を安全に駆動させることができる。図27は、このような考えに基づく実施例、図28はその主なところのタイミングチャートである。

0069

図29は、下アーム及び上アームのそれぞれについて、MOS−FET群に代えて真空管Q1、Q2を用い、発光ダイオードと光ファイバとフォトトランジスタとを組み合わせた光スイッチ系を用いてスイッチングさせる実施例である。図30にその主なところのタイミングチャートを示す。

0070

図31に本発明者が行った実験装置の模式図を示す。プラズマは直流のチタンプラズマ(電流70A)であって、プラズマは真空容器中に満たされている。真空容器の内寸は縦×横×高さが340×550×380mm3である。プラズマ源は、Ti陰極(直径60mm)による直流アーク放電である。真空容器は接地されており、陽極として作用する。

0071

直流アーク点弧は以下の通りである。最初に陰極と近傍にあるトリガ電極は抵抗Rを介して直流電源最大電流容量100A、出力電圧30V)に接続されている。トリガ電極をTi陰極に接触させた状態からトリガ電極を陰極から機械的に離すと、開離時にスパーク状の放電が発生し陰極近傍には微小アークプラズマが生成される。一方、直流電源のプラス側は接地されて真空容器につながれており、トリガ放電により発生したプラズマが引き金となってTi陰極と真空容器間でのアークへと転移する。ここで真空容器は陽極として作用する。

0072

基材を基材ホルダに保持してパルスモジュレータから−4kVの高電圧パルスを印加した。パルスモジュレータとして、図16に示した実施例のものを使用した。基材は直径60mmの円板であり、イオン源から約150mmの位置に設けた。真空排気は主排気ターボ分子ポンプ補助排気に2台のロータリーポンプを使用し、約10−3Pa(10−5Torr)まで排気した後、処理チャンバ内窒素を流し、マスフローコントローラーにより窒素圧力を約0.27Pa(2.0×10−3Torr)に一定にした。

0073

基材がプラズマに浸漬されている場合と、プラズマ非点灯時とに分けて、基材印加電圧と基材を流れる電流波形を測定した。図32は基材がプラズマに浸漬されている場合の基材印加電圧波形、図33はその場合の電流波形である。図34はプラズマ非点灯時の基材印加電圧波形、図35はその時の電流波形である。

0074

これらの図から、無負荷(プラズマが非点灯時であり、基材の周囲の抵抗は無限大である。)とプラズマ浸漬時(抵抗は数十kΩ)とにおいて電圧波形には差異がないことが分かる。これは、図4図5図7図9に示したように負荷の影響を大きく受けた従来の特性とは大きく異なる。

発明の効果

0075

以上詳述したように本発明によれば、高電圧パルスのパルス印加毎に負荷である基材側に残る電荷を、高電圧パルスのパルス印加終了毎に放電スイッチング回路により放電させるので、基材に印加する高電圧パルスの電圧の立ち下がりが、基材の負荷インピーダンスのために減衰する現象を回避できる。したがって、基材にスパッタリングなどの損傷が生ずることがなく、プラズマイオンを的確に注入できるとともに、多様なプラズマ種に対応できるようになる。

図面の簡単な説明

0076

図1プラズマイオン注入の原理図である。
図2プラズマ室と基材の設置容器が分かれている従来のイオン注入法の模式図である。
図3プラズマイオン注入の現象を3つに分けて示す模式図である。
図4基材に印加されるバイアス電圧の波形図である。
図5基材に流れる電流の波形図である。
図6基材に電圧が印加されたときの状態を電気回路に置き換えた図である。
図7従来のプラズマイオン注入装置で行った測定例で、プラズマの有無により印加電圧波形及びイオン電流波形が変化することを示し、基材の周囲にプラズマが存在する場合である。
図8同じく基材の周囲にプラズマがわずかに存在する場合である。
図9同じく無負荷の場合である。
図10プラズマイオン注入使用されていた従来のパルスモデュレータを電源とスイッチに置き換えて簡略化して示す図である。
図11それによる印加電圧波形を簡略化して示すタイミングチャートである。
図12本発明によるパルスモデュレータを構成するバイアス用パルス発生回路と放電スイッチング回路とをスイッチに置き換えて簡略化して示す図である。
図13それによる印加電圧波形を簡略化して示すタイミングチャートである。
図14バイアス用パルス発生回路と放電スイッチング回路とは、それぞれ複数の半導体スイッチング素子を積み重ねるように直列接続して、トーテムポール形になっていることを示す回路図である。
図15半導体スイッチング素子を真空管に置き換えた回路図である。
図16本発明の第1の実施例の回路構成を示す回路図である。
図17そのタイミングチャートである。
図18本発明の第2の実施例の回路構成を示す回路図である。
図19そのタイミングチャートである。
図20第2の実施例の考え方を解説するための図である。
図21同様の図である。
図22図21の構成によるタイミングチャートである。
図23同様の解説のための図である。
図24同様に解説のための図である。
図25本発明の第3の実施例の回路構成を示す回路図である。
図26その解説のための回路図である。
図27第4の実施例の回路構成を示す回路図である。
図28そのタイミングチャートである。
図29真空管を用いた実施例の回路構成を示す回路図である。
図30そのタイミングチャートである。
図31本発明による実験装置の模式図である。
図32図31の実験の測定例を示し、基材がプラズマに浸漬されている場合の基材印加電圧波形図である。
図33その場合の電流波形図である。
図34プラズマ非点灯時の基材印加電圧波形図である。
図35その時の電流波形図である。

--

0077

1バイアス用パルス発生回路
2放電スイッチング回路
Tr1〜Trn 下アームのMOS−FET
Tr21〜Tr2n 上アームのMOS−FET
Q1、Q2 真空管

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ