図面 (/)

技術 半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置及びレイアウト変更支援プログラムが記録された記録媒体

出願人 三洋電機株式会社
発明者 田井中浩治
出願日 2000年2月28日 (20年0ヶ月経過) 出願番号 2000-050681
公開日 2001年9月7日 (18年6ヶ月経過) 公開番号 2001-243262
状態 未査定
技術分野 CAD 計算機・クロック
主要キーワード 支援態様 追加セル 配線箇所 ロジック図 レイアウト変更後 目標性能 デジタル集積回路 物理設計
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年9月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

一旦レイアウト設計が終了された半導体集積回路回路変更の必要が生じた場合であれ、回路性能を確保しつつ効率のよいレイアウト変更を可能とする半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置を提供する。

解決手段

論理合成物理設計部30は、設計仕様格納部10に格納されている回路情報に従い、ライブラリ20に格納されている各種機能セル情報を用いてゲートレベル回路を生成する。変更ルール設定部50には、その回路情報に変更が生じた場合、回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定されており、論理合成/物理設計部30もこの変更ルールのもとに、変更された回路のネットリストを生成し、それら各セルの自動配置を行う。

概要

背景

デジタル集積回路分類されるLSIのうち、メモリデバイスを除くあらゆる集積回路の総称である論理LSIの設計フローでは、仕様設計→機能設計論理設計回路設計レイアウト設計の順序で各設計工程が行われる。

仕様設計では、論理LSIの具体的な用途、価格、目標性能内蔵機能、従来品種との互換性といった要素について実現可能性を吟味し、要素間の整合性を考慮しつつ外部仕様としてまとめる。

機能設計では、まず、データの流れと制御の考え方を主要ハードウェアと共に表現した機能ブロック図を作成し、次に、機能ブロック図に基づいてハードウェア記述言語を用いて全機能を詳細に記述した詳細機能記述を作成し、続いて、詳細機能記述を機能シミュレータにかけて機能検証を行う。

論理設計では、機能ブロック図及び詳細機能記述を具体的なハードウェアに変換してロジック図を作成する。回路設計では、ロジック図に表現された論理をレイアウト設計が可能なレベルまで具体化する回路設計を行って回路図を作成する。

レイアウト設計では、回路図に基づいてレイアウト図を作成する。そして、レイアウト図に基づいて、回路図を構成する各素子間を接続する半導体基板上に具体化するためのマスクを作成する。

また近年は、所望の論理機能を有する標準セルを準備しておき、これら標準セルを組み合わせることで、ユーザの希望する半導体集積回路を実現するスタンダードセル方式も実用化されており、論理LSIの設計にかかる上記一連の工程の一部を自動化する各種支援装置CAD(Computer Aided Design)ツール)の開発などと相まって、設計時間の短縮化が図られてきている。

ちなみにこのスタンダードセル方式では、標準セルを用いるという制約のもとで、論理設計及び回路設計とともにレイアウト設計が行われ、その設計され、レイアウトされた回路についてのタイミング検証が行われる。

概要

一旦レイアウト設計が終了された半導体集積回路に回路変更の必要が生じた場合であれ、回路性能を確保しつつ効率のよいレイアウト変更を可能とする半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置を提供する。

論理合成物理設計部30は、設計仕様格納部10に格納されている回路情報に従い、ライブラリ20に格納されている各種機能セル情報を用いてゲートレベルの回路を生成する。変更ルール設定部50には、その回路情報に変更が生じた場合、回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定されており、論理合成/物理設計部30もこの変更ルールのもとに、変更された回路のネットリストを生成し、それら各セルの自動配置を行う。

目的

本発明は上記実情に鑑みてなされたものであり、その目的は、一旦レイアウト設計が終了された半導体集積回路に回路変更の必要が生じた場合であれ、回路性能を確保しつつ効率のよいレイアウト変更を可能とする半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置を提供することにある。

また、本発明の目的は、上記レイアウト変更を支援するレイアウト変更支援プログラムコンピュータ読み取り可能に記録された記録媒体を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

レイアウト設計が終了された半導体集積回路回路変更に伴う再レイアウトを行う方法であって、半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルついてはその配置を固定し、それ以外のセルを移動可能としてレイアウト変更を行うことを特徴とする半導体集積回路のレイアウト変更方法

請求項2

レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを行う方法であって、半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルついてはその配置を固定し、それ以外のセルを移動可能としてレイアウト変更を行うことを特徴とする半導体集積回路のレイアウト変更方法。

請求項3

請求項1又は2記載の半導体集積回路のレイアウト変更方法において、前記配置を固定するセルについては、そのセルに接続されている配線についても併せて固定とすることを特徴とする半導体集積回路のレイアウト変更方法。

請求項4

レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを支援する半導体集積回路のレイアウト変更支援装置であって、前記半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部を備え、この設定された変更ルールに基づいて前記半導体集積回路を構成する各機能セルを変更された回路に対応して自動再配置することを特徴とする半導体集積回路のレイアウト変更支援装置。

請求項5

レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを支援する半導体集積回路のレイアウト変更支援装置であって、前記半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部を備え、この設定された変更ルールに基づいて前記半導体集積回路を構成する各機能セルを変更された回路に対応して自動再配置することを特徴とする半導体集積回路のレイアウト変更支援装置。

請求項6

設計された半導体集積回路の機能及び構造に関する情報が格納される設計仕様格納部と、各種基本機能セル情報及びその面積情報、並びにそれら機能セル性能情報が予め格納されたライブラリと、前記設計仕様格納部に格納されている回路情報と前記ライブラリに格納されている各情報とに基づいてゲートレベルの回路を生成するとともに、該生成した回路に対応して前記機能セルの自動配置、並びにそれら配置した機能セル間の配線を行う論理合成物理設計部と、この論理合成/物理設計部で生成された回路のネットリストに基づいて同回路のタイミング検証を行うタイミング検証部と、前記論理合成/物理設計部による前記機能セルの自動配置に際し、それら機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部とを備え、前記論理合成/物理設計部は、前記設計仕様格納部に格納されている第1の回路情報から第2の格納情報への変更に際し、該第2の回路情報に対応したゲートレベルの回路を生成し、前記変更ルール設定部に設定された変更ルールに基づいてその各機能セルの自動配置を実行する半導体集積回路のレイアウト変更支援装置。

請求項7

設計された半導体集積回路の機能及び構造に関する情報が格納される設計仕様格納部と、各種基本機能セル情報及びその面積情報、並びにそれら機能セルの性能情報が予め格納されたライブラリと、前記設計仕様格納部に格納されている回路情報と前記ライブラリに格納されている各情報とに基づいてゲートレベルの回路を生成するとともに、該生成した回路に対応して前記機能セルの自動配置、並びにそれら配置した機能セル間の配線を行う論理合成/物理設計部と、この論理合成/物理設計部で生成された回路のネットリストに基づいて同回路のタイミング検証を行うタイミング検証部と、前記論理合成/物理設計部による前記機能セルの自動配置に際し、それら機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部とを備え、前記論理合成/物理設計部は、前記設計仕様格納部に格納されている第1の回路情報から第2の格納情報への変更に際し、該第2の回路情報に対応したゲートレベルの回路を生成し、前記変更ルール設定部に設定された変更ルールに基づいてその各機能セルの自動配置を実行する半導体集積回路のレイアウト変更支援装置。

請求項8

レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトに際し、前記半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールのもとに前記再レイアウトを支援するレイアウト変更支援プログラムが記録された記録媒体

請求項9

レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトに際し、前記半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールのもとに前記再レイアウトを支援するレイアウト変更支援プログラムが記録された記録媒体。

技術分野

0001

本発明は半導体集積回路レイアウト変更方法、及び同レイアウト変更支援するレイアウト変更支援装置、及びレイアウト変更支援プログラムが記録されたコンピュータ読み取り可能な記録媒体に関する。

背景技術

0002

デジタル集積回路分類されるLSIのうち、メモリデバイスを除くあらゆる集積回路の総称である論理LSIの設計フローでは、仕様設計→機能設計論理設計回路設計レイアウト設計の順序で各設計工程が行われる。

0003

仕様設計では、論理LSIの具体的な用途、価格、目標性能内蔵機能、従来品種との互換性といった要素について実現可能性を吟味し、要素間の整合性を考慮しつつ外部仕様としてまとめる。

0004

機能設計では、まず、データの流れと制御の考え方を主要ハードウェアと共に表現した機能ブロック図を作成し、次に、機能ブロック図に基づいてハードウェア記述言語を用いて全機能を詳細に記述した詳細機能記述を作成し、続いて、詳細機能記述を機能シミュレータにかけて機能検証を行う。

0005

論理設計では、機能ブロック図及び詳細機能記述を具体的なハードウェアに変換してロジック図を作成する。回路設計では、ロジック図に表現された論理をレイアウト設計が可能なレベルまで具体化する回路設計を行って回路図を作成する。

0006

レイアウト設計では、回路図に基づいてレイアウト図を作成する。そして、レイアウト図に基づいて、回路図を構成する各素子間を接続する半導体基板上に具体化するためのマスクを作成する。

0007

また近年は、所望の論理機能を有する標準セルを準備しておき、これら標準セルを組み合わせることで、ユーザの希望する半導体集積回路を実現するスタンダードセル方式も実用化されており、論理LSIの設計にかかる上記一連の工程の一部を自動化する各種支援装置(CAD(Computer Aided Design)ツール)の開発などと相まって、設計時間の短縮化が図られてきている。

0008

ちなみにこのスタンダードセル方式では、標準セルを用いるという制約のもとで、論理設計及び回路設計とともにレイアウト設計が行われ、その設計され、レイアウトされた回路についてのタイミング検証が行われる。

発明が解決しようとする課題

0009

上述のように、スタンダードセル方式を採用した設計手法によれば、論理LSIを短期間に設計することができるようになる。ただし、同論理LSIの設計終了後に回路変更の必要が生じた場合には、上記レイアウト図の変更も余儀なくされる。そしてこのレイアウト図の変更に付随して、以下のような問題が新たに生じることともなる。

0010

図4(a)は、スタンダードセルを用いた論理LSIのレイアウト設計が終了した時点のレイアウト図の一例を示す。なお、同図4(a)に示す各セルにおいて、斜線表記するセルは、クロックに同期して動作するセルであり、それ以外のセルは、クロックとの直接的な同期関係にないセルである。

0011

さて今、回路変更に付随して、図4(a)に示すセルdを新たに加える必要が生じ、かかるレイアウト変更をCADツールを用いて行うものと想定する。このCADツールにかかるレイアウト変更は、概ね以下に示す手順にて行われる。

0012

(1)全セルを移動可能とする。
(2)回路変更によりセルの追加、変更、削除を行う。
(3)未配線部分(回路変更部分)及び変更のないクロックの未配線部分(配線の接続がきれた部分)の配線を行う。

0013

このレイアウト変更後パターン図の一例を図4(b)に示す。同図4(b)に示されるように、この新たなパターンでは、追加セルdを挿入すべく、既存のセルa、セルb、セルcの配置が変更されたため、セルbとセルeとの間のクロック配線が引き直されるようになる。そして、こうしてクロック配線の引き直しが行われる場合には、クロック伝播時間の変化を招きかねず、ひいてはそれら機能セル動作タイミングにもずれの発生を招きかねない。勿論、こうして動作タイミングにずれが生じる場合には、クロック設計をやり直す必要が生じ、設計時間も自ずと長期化してしまう。

0014

なお、スタンダードセル方式でのレイアウト変更に限られず、マスタースライス方式ゲートアレイなど、任意の半導体集積回路であっても、そのレイアウト変更に伴うこうした実情は概ね共通したものとなっている。

0015

本発明は上記実情に鑑みてなされたものであり、その目的は、一旦レイアウト設計が終了された半導体集積回路に回路変更の必要が生じた場合であれ、回路性能を確保しつつ効率のよいレイアウト変更を可能とする半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置を提供することにある。

0016

また、本発明の目的は、上記レイアウト変更を支援するレイアウト変更支援プログラムがコンピュータで読み取り可能に記録された記録媒体を提供することにある。

課題を解決するための手段

0017

以下、上記目的を達成するための手段及びその作用効果について記載する。請求項1に記載の発明は、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを行う方法であって、半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルついてはその配置を固定し、それ以外のセルを移動可能としてレイアウト変更を行うことをその要旨とする。

0018

上記方法によれば、クロックに同期して動作するセルのうちの変更の必要のないセルを固定してレイアウト変更を行うことで、レイアウト変更によってクロックのタイミングが変更されてしまうという上述した問題を回避することができるようになる。

0019

請求項2記載の発明は、請求項1記載の発明において、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを行う方法であって、半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルついてはその配置を固定し、それ以外のセルを移動可能としてレイアウト変更を行うことをその要旨とする。

0020

回路変更時の再レイアウトの際に生じる問題は、クロックに同期して動作するセルの配線の引き直しに伴うタイミングのずれに限られない。例えば、2つのフリップフロップ間に接続される組み合せ論理回路のレイアウト変更によって、新たにタイミング違反、すなわち動作タイミングにずれが生じる場合がある。

0021

この点、上記方法によれば、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルを固定することで、再レイアウトに伴い新たにクロック遅延や、データ遅延を生じることに起因する設計のやり直しを回避することができるようになる。

0022

請求項3記載の発明は、請求項1又は2記載の発明において、前記配置を固定するセルについては、そのセルに接続されている配線についても併せて固定とすることをその要旨とする。

0023

上記方法によれば、配置を固定するセルと、そのセルに接続されている配線とを固定することで、再レイアウトをより効率よく行うことができるようになる。請求項4記載の発明は、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを支援する半導体集積回路のレイアウト変更支援装置であって、前記半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部を備え、この設定された変更ルールに基づいて前記半導体集積回路を構成する各機能セルを変更された回路に対応して自動再配置することをその要旨とする。

0024

上記構成によれば、変更ルール設定部を設けることで、請求項1記載の発明のレイアウト変更方法を好適に支援することができるようになる。請求項5記載の発明は、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトを支援する半導体集積回路のレイアウト変更支援装置であって、前記半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部を備え、この設定された変更ルールに基づいて前記半導体集積回路を構成する各機能セルを変更された回路に対応して自動再配置することをその要旨とする。

0025

上記構成によれば、変更ルール設定部を設けることで、請求項2記載の発明のレイアウト変更方法を好適に支援することができるようになる。請求項6記載の発明は、設計された半導体集積回路の機能及び構造に関する情報が格納される設計仕様格納部と、各種基本機能セル情報及びその面積情報、並びにそれら機能セルの性能情報が予め格納されたライブラリと、前記設計仕様格納部に格納されている回路情報と前記ライブラリに格納されている各情報とに基づいてゲートレベルの回路を生成するとともに、該生成した回路に対応して前記機能セルの自動配置、並びにそれら配置した機能セル間の配線を行う論理合成物理設計部と、この論理合成/物理設計部で生成された回路のネットリストに基づいて同回路のタイミング検証を行うタイミング検証部と、前記論理合成/物理設計部による前記機能セルの自動配置に際し、それら機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部とを備え、前記論理合成/物理設計部は、前記設計仕様格納部に格納されている第1の回路情報から第2の格納情報への変更に際し、該第2の回路情報に対応したゲートレベルの回路を生成し、前記変更ルール設定部に設定された変更ルールに基づいてその各機能セルの自動配置を実行することをその要旨とする。

0026

請求項7記載の発明は、設計された半導体集積回路の機能及び構造に関する情報が格納される設計仕様格納部と、各種基本機能セル情報及びその面積情報、並びにそれら機能セルの性能情報が予め格納されたライブラリと、前記設計仕様格納部に格納されている回路情報と前記ライブラリに格納されている各情報とに基づいてゲートレベルの回路を生成するとともに、該生成した回路に対応して前記機能セルの自動配置、並びにそれら配置した機能セル間の配線を行う論理合成/物理設計部と、この論理合成/物理設計部で生成された回路のネットリストに基づいて同回路のタイミング検証を行うタイミング検証部と、前記論理合成/物理設計部による前記機能セルの自動配置に際し、それら機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールが設定された変更ルール設定部とを備え、前記論理合成/物理設計部は、前記設計仕様格納部に格納されている第1の回路情報から第2の格納情報への変更に際し、該第2の回路情報に対応したゲートレベルの回路を生成し、前記変更ルール設定部に設定された変更ルールに基づいてその各機能セルの自動配置を実行することをその要旨とする。

0027

上記各構成によっても、それぞれ上記各機能を有する変更ルール設定部を設けることで、請求項1あるいは2記載の発明のレイアウト変更方法を好適に支援することができるようになる。

0028

請求項8記載の発明は、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトに際し、前記半導体集積回路を構成する各機能セルについて、クロックに同期して動作するセルのうちの変更の必要のないセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールのもとに前記再レイアウトを支援するレイアウト変更支援プログラムが記録された記録媒体ことをその要旨とする。

0029

請求項9記載の発明は、レイアウト設計が終了された半導体集積回路の回路変更に伴う再レイアウトに際し、前記半導体集積回路を構成する各機能セルについて、回路変更がなく且つ再レイアウトによってタイミング違反が起こる回路のセルについてはその配置を固定し、それ以外のセルについては移動可能とする変更ルールのもとに前記再レイアウトを支援するレイアウト変更支援プログラムが記録された記録媒体であることをその要旨とする。

0030

上記各記録媒体によれば、半導体集積回路のレイアウト変更方法を支援する機能は、コンピュータシステムで実行されるプログラムとして備えることができる。このような記録媒体としては、例えば、ROMやRAMなどの半導体メモリハードディスクフロッピーディスクデータカードICカード磁気カードなど)、光ディスクCD−ROM、DVDなど)、光磁気ディスク(MO,MDなど)、相変化ディスク磁気テープなどを用いることができる。

発明を実施するための最良の形態

0031

以下、本発明にかかる半導体集積回路のレイアウト変更支援装置を具体化した一実施形態について図1図3に従って説明する。

0032

図1は、本実施形態にかかるレイアウト変更支援装置の構成を示すブロック図である。なお、この支援装置は前述したスタンダードセル方式の設計、並びに設計変更を支援する装置として構成されている。

0033

はじめに、同支援装置を構成する各部の機能について説明する。まず、設計仕様格納部10は、例えばハードウェア記述言語(HDL)で記述された半導体集積回路の機能及び構造に関する情報が格納される部分であり、ハードディスク装置等の記憶装置によって構成されている。

0034

また、ライブラリ20は、半導体集積回路を構成すべき各種機能セル(論理演算子論理積論理和排他的論理和排他的論理積、否定等)やフリップフロップ回路等又はそれらを用いて形成される回路)のセル情報、並びにそれら機能セルの面積情報、遅延情報セットアップ及びホールドタイムに関する制約情報等、それら機能セルの性能情報が格納される部分であり、これもハードディスク装置等の記憶装置によって構成されている。

0035

また、論理合成/物理設計部30は、ライブラリ20に登録された機能セルを用い、設計仕様格納部10に格納されている回路情報に基づいてゲートレベルの回路を生成するとともに、この生成した回路に対応し上記機能セルの自動配置、及びそれら配置された機能セル間の配線を行う部分である。なお、これら自動配置や配線等の物理的な合成にかかる機能は、外部の自動配置・配線ツールから提供される構成としてもよい。ここで生成された回路のネットリストが次のタイミング検証部40に供給される。このネットリストは、階層構造を保持しており、各機能セルから構成される機能ブロック内のネットリストと機能ブロック間のネットリストとからなる。

0036

タイミング検証部40は、上記ネットリストに表される全ての論理回路の構造(ネットリスト情報)と各論理回路間の全ての接続情報ファンアウト数)とを解析して、当該回路各部のタイミング検証を行う部分である。

0037

また、変更ルール設定部50は、上記論理合成/物理設計部30による機能セルの自動配置に際し、それら機能セルのうちのクロックに同期して動作するセルについてはその配置を固定とし、それ以外のセルについては移動可能とする変更ルールが設定された部分である。この変更ルール設定部50も、ハードディスク装置、あるいはROMやRAM等の半導体メモリに同変更ルールプログラムが記録された記憶装置が構成されている。

0038

その他、入力部60は、タッチペンキーボード等の入力装置からなって、回路設計のための各種情報命令を入力する部分であり、フロア表示部70は、上記入力情報や設計、あるいは設計変更された回路のレイアウト図等を可視表示する部分であり、制御部80は、このフロア表示部70をはじめ、上述した設計仕様格納部10、ライブラリ20、論理合成/物理設計部30、タイミング検証部40、及び変更ルール設定部50の動作を統轄する部分である。

0039

次に、一旦製品として完成されるなど、レイアウト設計が終了された半導体集積回路を回路変更する際に、同回路変更に伴う再レイアウトがこのレイアウト変更支援装置を通じてどのように行われているかについて、図2及び図3を併せ参照して具体的に説明する。

0040

まず、図3を参照して、本実施形態にかかる支援装置の上記再レイアウトに際してのレイアウト変更支援態様概要について説明する。この図3において、図3(a)は、回路変更前の半導体集積回路(スタンダードセルチップ)のレイアウト図である。そしていま、回路変更によって、例えば新たに機能セルdを追加する必要が生じた場合、本実施形態においては、まず、クロックに同期して動作するセルのうちの変更の必要のないセル(斜線で記したセル)についてはこれを固定とし、それ以外のセルを移動可能とする。その後、前記(2)及び(3)として示した手順にて、この変更にかかるレイアウト設計を行うようにすることで、図3(b)に示すように、機能セルdの追加後においても、上記クロックに同期して動作するセルは、そのクロック配線とともに不用意な移動が避けられ、その後、タイミング検証部40を通じてタイミング検証が行われる場合であっても、即座に適正である旨の検証が行われるようになる。すなわち、クロック設計をやり直す必要が生じない。

0041

以下、上記変更ルール設定部50に設定された変更ルールプログラム(レイアウト変更支援プログラム)に従った、本実施形態の支援装置によるレイアウト変更方法について、図2を用いて詳細に説明する。

0042

いま、図2のステップ100に示されるように、設計仕様格納部10に格納されている変更前の回路情報に基づき論理合成/物理設計部30を通じて回路変更前のネットリストが生成され、更にそのネットリストに基づくレイアウト設計が完了されている状態で、次のステップ110に示されるように、回路変更が実施されたとする。

0043

このとき、論理合成/物理設計部30では、上記変更ルール設定部50に設定された変更ルールに従い、ステップ120に示されるように、変更された回路情報に基づいて新たなネットリストを生成するとともに、これら回路変更前後のネットリストを比較する。そして、論理合成/物理設計部30では、同じく変更ルール設定部50に設定されている変更ルールに基づき、ステップ130に示されるように、それらネットリストから変更のないクロックを検索し、更に、ステップ140に示されるように、それら検索した変更のないクロックに接続されるセル、すなわちクロックに同期して動作するセルのうち変更の必要のないセルを検索する。なお、このクロックに同期して動作するセルとしては、クロックドライバクロックバッファフリップフロップ等がある。

0044

その後、論理合成/物理設計部30は、これも変更ルール設定部50に設定されている変更ルールに基づき、ステップ150に示されるように、上記クロックに同期して動作するセルのうちの変更の必要のないセルの配置を固定とするとともに、それ以外のセルを移動可能に設定する。そして、その後は、ステップ160に示されるように、先の(2)として示した周知の手順に基づき、回路変更に伴うセルの追加、置換、削除殿レイアウト変更(自動配置)が行われ、最後に、ステップ170に示されるように、同じく先の(3)として示した周知の手順に基づき、未配線箇所の配線が行われる。

0045

同支援装置を通じて、このような一連の処理が実行されることにより、図3(a)及び(b)に例示した態様をもって、好適な再レイアウトが行われるようになる。そして、このようなかたちで変更されたレイアウトが、その後、タイミング検証部40を通じてタイミング検証される場合であれ、即座に適正である旨の検証が行われるようになることは上述した通りである。

0046

以上説明したように、本実施形態によれば、以下のような効果が得られるようになる。
(1)回路変更時の再レイアウト設計において、変更のないクロックに接続されているセル、すなわちクロックに同期して動作するセルのうちの変更の必要のないセルを固定してレイアウト変更を行うようにしたことで、それらセルの不用意な移動が避けられ、クロック設計をやり直す必要のない、極めて効率のよいレイアウト変更が可能となる。

0047

(2)また、支援装置の構築に際しても、従来の支援装置に対し基本的には変更ルール設定部50を追加するだけの簡素な構成で済み、その構築も容易である。

0048

なお、上記実施形態は以下のように変更して実施してもよい。
・上記実施形態においては、変更ルール設定部50においてレイアウト変更支援プログラムが記録される記録媒体として、ハードディスク装置やROM、RAM等の半導体メモリを想定したが、他に例えば、フロッピーディスク、データカード(ICカード、磁気カード等)、光ディスク(CD−ROM、DVD等)、光磁気ディスク(MO、MD等)、相変化ディスク、磁気テープ、バックアップRAMなどの各種記録媒体を用いることもできる。

0049

・上記実施形態においては、クロックに同期して動作するセルのうち変更のないセルを固定するように設定したが、回路変更に伴う再レイアウトの際、新たに生ずる問題としては、クロック遅延に限られず、データ遅延等の問題もある。例えば、2つのフリップフロップ間に接続される組み合せ論理回路にあっては、そのレイアウト変更によって、新たにデータ遅延等に起因するタイミング違反、すなわち動作タイミングのずれが生じる場合などがある。そしてこの場合には、これら組合せ論理回路を構成するセルも、回路変更に伴う再レイアウトに際しては固定しておくことが望ましい。すなわちこの場合、回路変更がなく且つ再レイアウトによってタイミング違反の起こる回路のセルについてもその配置を固定とすることが望ましい。

0050

・上記実施形態においては、本発明にかかるレイアウト変更方法及びレイアウト変更支援装置をスタンダードセル方式の設計、並びに設計変更に適用したが、必ずしもこれに限られない。例えば、マスタースライス方式のゲートアレイ等、任意の半導体集積回路の設計、並びに設計変更に適用することができる。要は、レイアウト変更を何らかの支援装置を用いて自動化する任意の設計手法に対して本発明の適用は可能である。

図面の簡単な説明

0051

図1本発明にかかるレイアウト変更支援装置についてその一実施形態を示すブロック図。
図2同実施形態の支援装置によるレイアウト変更手順を示すフローチャート
図3同実施形態の支援装置によるレイアウト変更態様の一例を模式的に示す略図。
図4従来のレイアウト変更態様の一例を示す略図。

--

0052

10…設計仕様格納部、20…ライブラリ、30…論理合成/物理設計部、40…タイミング検証部、50…変更ルール設定部、60…入力部、70…フロア表示部、80…制御部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ