図面 (/)

技術 変復調特性を変更可能な無線装置

出願人 国立研究開発法人情報通信研究機構株式会社東芝
発明者 吉田弘藤瀬雅行原田博司
出願日 2000年1月4日 (20年2ヶ月経過) 出願番号 2000-000114
公開日 2001年7月10日 (18年8ヶ月経過) 公開番号 2001-189763
状態 特許登録済
技術分野 交流方式デジタル伝送 通信制御
主要キーワード FPGAボード 専用LSI 信号処理操作 オーバサンプリング比 マルチモ フィルタタイプ プログラムバス DSPプログラム
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年7月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

複数の変復調方式伝送レート汎用的に対応可能とした変復調特性を変更可能な無線装置を提供する。

解決手段

送信データ変調して変調信号を生成する変調処理及び受信信号復調して元のデータを生成する復調処理を行うDSPボード11と、送信信号及び受信信号に対してフィルタ処理を行うFPGAボード12と、DSPボード11及びFPGAボード12への入力をディジタル信号に変換し、DSPボード11及びFPGAボード12からの出力をアナログ信号に変換するためのAD/DA変換ボード13と、これらの各ボード11,12,13をバス16を介して制御するCPUボード14を有し、CPU14がインタフェース16を介して接続されたPC15からの制御に基づいてDSPボード11及びFPGAボード12を制御することで変復調方式と伝送レート及びフィルタ特性を変更する。

概要

背景

一般に、従来の無線装置は予め定められた変調方式および伝送レート専用に設計・製造されていたため、異なる変調方式や伝送レートに対応することはできなかった。

ところが、近年の移動通信システムの急速な発展に伴い、ユーザの利用形態も従来の音声通話からメールやデータ・ファックス通信などと、多様性を帯びてきている。このような利用形態の多様化に伴い、例えばPHSとPDCを一つの筐体に収めて、両方のシステム利用可能とするような、いわゆるマルチモード端末出現しつつある。

このようなマルチモード化へ対応するためには、一つの無線機で複数の仕様が異なる複数の変復調方式に対応した送受信を可能とする必要が生じる。しかしながら従来の無線装置は、上述のようにある一つの変復調方式や伝送レートに特化して作られていたため、異なる変調方式の信号を発生させるためには複数の変復調部やフィルタ部を用意し、それらを切換えて利用する必要があった。

このような複数の変復調部を組み合せることによって実現される無線装置は、図9に示すように構成される。変調方式A,B,Cにそれぞれ対応した変復調部およびフィルタ部を有するブロック101,102,103が設けられ、利用する変調方式に応じてスイッチ104および105によって切り替えられて通信動作が行われる。実際には、図9に示した装置の前後にRFアナログ部やAD/DA変換部、音声コーデックチャネルコーデック部が接続されるが、ここでは省略している。

変復調部およびフィルタ部のブロック101,102,103では、受信信号フィルタリングを行う受信フィルタ、さらに受信された信号を元のデータ列に戻す検波器、逆に元の送信データ列を所望の方式に従って変調信号を生成する変調器、余分な周波数成分を濾波する送信フィルタの機能が実現されるが、それらの機能は通常、専用LSIランダムロジック)によって実現されているため、その機能や特性を変更することは不可能である。

このように従来の無線装置では、フィルタリングや変復調の機能がランダムロジックなどの固定的なハードウェアで実現されていたため、複数の無線方式に対応する場合には複数の変復調部およびフィルタ部を用意しておき、それらを切り換える必要があった。

このような従来の構成で複数の異なる変復調方式や伝送レートの信号を送受信する場合、回路の大規模化や消費電力の増大につながるという重大な欠点を有しており、また、予め用意されている変復調方式や伝送レート以外での通信を行うことができないという欠点も合わせて有していた。すなわち、従来の無線装置は変復調方式や伝送レートに対して汎用性が全くなかった。

概要

複数の変復調方式や伝送レートに汎用的に対応可能とした変復調特性を変更可能な無線装置を提供する。

送信データ変調して変調信号を生成する変調処理及び受信信号を復調して元のデータを生成する復調処理を行うDSPボード11と、送信信号及び受信信号に対してフィルタ処理を行うFPGAボード12と、DSPボード11及びFPGAボード12への入力をディジタル信号に変換し、DSPボード11及びFPGAボード12からの出力をアナログ信号に変換するためのAD/DA変換ボード13と、これらの各ボード11,12,13をバス16を介して制御するCPUボード14を有し、CPU14がインタフェース16を介して接続されたPC15からの制御に基づいてDSPボード11及びFPGAボード12を制御することで変復調方式と伝送レート及びフィルタ特性を変更する。

目的

本発明は、このような問題点を解消して、複数の変復調方式や伝送レートに汎用的に対応可能とした変復調特性を変更可能な無線装置を提供することを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
4件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

設定された変復調方式に基づき所定の送信データ変調して変調信号を生成する変調処理及び受信信号復調して元のデータを生成する復調処理を行うDSP部と、前記送信信号及び受信信号に対してフィルタ処理を行うFPGA部と、前記DSP部及びFPGA部への入力をディジタル信号に変換し、前記DSP部及びFPGA部からの出力をアナログ信号に変換するためのAD/DA変換部と、前記DSP部とFPGA部及びAD/DA変換部をバスを介して制御するCPU部とを備え、前記CPU部は、所定のインタフェースを介して接続されたパーソナルコンピュータからの制御に基づき前記DSP部及びFPGA部を制御することにより、前記変復調方式と伝送レート及び前記フィルタ処理でのフィルタ特性を変更することを特徴とする変復調特性を変更可能な無線装置

請求項2

前記CPU部は、電源投入時に記憶装置より複数の変復調方式に基づく変調及び復調処理機能を持つデフォルトモデムプログラム読み出して前記DSP部の内部のプログラムメモリダウンロードしておき、前記バスを介して前記DSP部の内部のデータメモリ上の値を該データメモリ上の値と変復調方式との対応関係が予め記述されているテーブルを参照して書き換えることにより、前記変復調方式を変更することを特徴とする請求項1に記載の変復調特性を変更可能な無線装置。

請求項3

前記FPGA部は、内部にディジタルフィルタを有し、該ディジタルフィルタに与えられるサンプリングクロックの前記伝送レートに対する周波数比と該ディジタルフィルタのタップ長およびシンボル長はいずれも一定の値であり、前記CPU部は、前記サンプリングクロックの周波数を変更することで前記ディジタルフィルタの帯域幅を変化させることにより、前記伝送レートを変更することを特徴とする請求項1に記載の変復調特性を変更可能な無線装置。

請求項4

前記CPU部は、前記FPGA部の内部のディジタルフィルタの所望とする伝達関数に基づいてタップ係数を計算し、該タップ係数を前記バス経由で前記ディジタルフィルタに対してダウンロードすることにより、前記フィルタ特性を変更することを特徴とする請求項1に記載の変復調特性を変更可能な無線装置。

請求項5

前記パーソナルコンピュータにより前記FPGA部の内部のディジタルフィルタの所望とする伝達関数に基づいてタップ係数を計算し、該タップ係数を前記インタフェースを経由して前記CPU部に供給した後、前記バス経由で前記ディジタルフィルタに対してダウンロードすることにより、前記フィルタ特性を変更することを特徴とする請求項1に記載の変復調特性を変更可能な無線装置。

請求項6

設定された変復調方式に基づき所定の送信データを変調して変調信号を生成する変調処理及び受信信号を復調して元のデータを生成する復調処理を行うDSP部と、前記送信信号及び受信信号に対してフィルタ処理を行うFPGA部と、前記DSP部及びFPGA部への入力をディジタル信号に変換し、前記DSP部及びFPGA部からの出力をアナログ信号に変換するためのAD/DA変換部と、前記DSP部とFPGA部及びAD/DA変換部をバスを介して制御するCPU部とを備え、前記CPU部は、起動時にROMから読み込んだ制御プログラムに従って動作し、外部I/Oポートを介して与えられる制御信号に従って前記DSP部及びFPGA部を制御することにより、前記変復調方式と伝送レート及び前記フィルタ処理でのフィルタ特性を変更することを特徴とする変復調特性を変更可能な無線装置。

技術分野

0001

本発明は、移動通信システムなどに使用されるプログラマブル変調特性を変更可能な無線装置に関し、特にソフトウェアによって無線機能を実現する無線装置に関する。

背景技術

0002

一般に、従来の無線装置は予め定められた変調方式および伝送レート専用に設計・製造されていたため、異なる変調方式や伝送レートに対応することはできなかった。

0003

ところが、近年の移動通信システムの急速な発展に伴い、ユーザの利用形態も従来の音声通話からメールやデータ・ファックス通信などと、多様性を帯びてきている。このような利用形態の多様化に伴い、例えばPHSとPDCを一つの筐体に収めて、両方のシステム利用可能とするような、いわゆるマルチモード端末出現しつつある。

0004

このようなマルチモード化へ対応するためには、一つの無線機で複数の仕様が異なる複数の変復調方式に対応した送受信を可能とする必要が生じる。しかしながら従来の無線装置は、上述のようにある一つの変復調方式や伝送レートに特化して作られていたため、異なる変調方式の信号を発生させるためには複数の変復調部やフィルタ部を用意し、それらを切換えて利用する必要があった。

0005

このような複数の変復調部を組み合せることによって実現される無線装置は、図9に示すように構成される。変調方式A,B,Cにそれぞれ対応した変復調部およびフィルタ部を有するブロック101,102,103が設けられ、利用する変調方式に応じてスイッチ104および105によって切り替えられて通信動作が行われる。実際には、図9に示した装置の前後にRFアナログ部やAD/DA変換部、音声コーデックチャネルコーデック部が接続されるが、ここでは省略している。

0006

変復調部およびフィルタ部のブロック101,102,103では、受信信号フィルタリングを行う受信フィルタ、さらに受信された信号を元のデータ列に戻す検波器、逆に元の送信データ列を所望の方式に従って変調信号を生成する変調器、余分な周波数成分を濾波する送信フィルタの機能が実現されるが、それらの機能は通常、専用LSIランダムロジック)によって実現されているため、その機能や特性を変更することは不可能である。

0007

このように従来の無線装置では、フィルタリングや変復調の機能がランダムロジックなどの固定的なハードウェアで実現されていたため、複数の無線方式に対応する場合には複数の変復調部およびフィルタ部を用意しておき、それらを切り換える必要があった。

0008

このような従来の構成で複数の異なる変復調方式や伝送レートの信号を送受信する場合、回路の大規模化や消費電力の増大につながるという重大な欠点を有しており、また、予め用意されている変復調方式や伝送レート以外での通信を行うことができないという欠点も合わせて有していた。すなわち、従来の無線装置は変復調方式や伝送レートに対して汎用性が全くなかった。

発明が解決しようとする課題

0009

上述したように従来の無線装置では、複数の変調方式や伝送レートに対応するためには、それに応じた複数の変復調回路フィルタ回路が必要となるため、ハードウェア規模が大きくなるという問題点があり、また、限られた変復調方式や伝送レートにしか対応できず、汎用性に乏しいという問題点があった。

0010

本発明は、このような問題点を解消して、複数の変復調方式や伝送レートに汎用的に対応可能とした変復調特性を変更可能な無線装置を提供することを目的とする。

課題を解決するための手段

0011

上記の課題を解決するため、本発明に係る変復調特性を変更可能な無線装置においては、設定された変復調方式に基づき所定の送信データ変調して変調信号を生成する変調処理及び受信信号を復調して元のデータを生成する復調処理を行うDSP部と、送信信号及び受信信号に対してフィルタ処理を行うFPGA部と、DSP部及びFPGA部への入力をディジタル信号に変換し、DSP部及びFPGA部からの出力をアナログ信号に変換するためのAD/DA変換部と、DSP部とFPGA部及びAD/DA変換部をバスを介して制御するCPU部とを備え、CPU部が所定のインタフェースを介して接続されたパーソナルコンピュータからの制御に基づきDSP部及びFPGA部を制御することにより、変復調方式と伝送レート及びフィルタ処理でのフィルタ特性を変更することを基本的な特徴としている。

0012

より具体的には、変復調方式の変更については、例えばCPU部が電源投入時に記憶装置より複数の変復調方式に基づく変調及び復調処理機能を持つデフォルトモデムプログラム読み出してDSP部の内部のプログラムメモリダウンロードしておき、バスを介してDSP部の内部のデータメモリ上の値を該データメモリ上の値と変復調方式との対応関係が予め記述されているテーブルを参照して書き換えることにより実現される。

0013

伝送レートの変更については、例えばFPGA部の内部のディジタルフィルタに与えられるサンプリングクロックの伝送レートに対する周波数比と、該ディジタルフィルタのタップ長およびシンボル長をいずれも一定の値としておき、CPU部が該サンプリングクロックの周波数を変更することで、ディジタルフィルタの帯域幅を変化させることにより実現される。

0014

ディジタル特性の変更は、例えばCPU部においてFPGA部の内部のディジタルフィルタの所望とする伝達関数に基づいてタップ係数を計算し、このタップ係数をバス経由でディジタルフィルタに対してダウンロードすることにより実現される。

0015

また、パーソナルコンピュータによりFPGA部の内部のディジタルフィルタの所望とする伝達関数に基づいてタップ係数を計算し、このタップ係数をインタフェースを経由してCPU部に供給した後、バス経由でディジタルフィルタに対してダウンロードすることによってもフィルタ特性の変更が実現される。

0016

また、本発明に係る他の変復調特性を変更可能な無線装置においては、設定された変復調方式に基づき、所定の送信データを変調して変調信号を生成する変調処理及び受信信号を復調して元のデータを生成する復調処理を行うDSP部と、送信信号及び受信信号に対してフィルタ処理を行うFPGA部と、DSP部及びFPGA部への入力をディジタル信号に変換し、DSP部及びFPGA部からの出力をアナログ信号に変換するためのAD/DA変換部と、DSP部とFPGA部及びAD/DA変換部をバスを介して制御するCPU部とを備え、CPU部は起動時にROMから読み込んだ制御プログラムに従って動作し、外部I/Oポートを介して外部から与えられる制御信号に従ってDSP部及びFPGA部を制御することにより、変復調方式と伝送レート及びフィルタ処理でのフィルタ特性を変更することを特徴とする。

0017

このように本発明では、複数の変復調部やフィルタ部を持つことなく、種々の変復調方式や伝送レートでの送受信が可能な無線装置が実現される。従って、本発明の無線装置を用いると、様々な無線方式に対応が可能であり、極めて容易にマルチモード化を実現することができる。

発明を実施するための最良の形態

0018

以下、図面を参照して本発明の実施の形態を説明する。
(無線装置の基本構成図1に、本発明の一実施形態に係る変復調特性を変更可能な無線装置の基本的な構成を示す。この無線装置は、DSP(Digital Signal Processor)ボード11と、FPGA(Field Programmable Gate Array)ボード12と、AD/DA変換ボード13と、CPUボード14と、これらを接続するためのバス16、及びCPUボード14とPC(パーソナルコンピュータ)15を接続するためのインタフェース17からなる。

0019

DSPボード11、FPGAボード12、AD/DA変換ボード13、CPUボード14は、それぞれDSP、PGA、AD/DA変換器、CPUの各チップと、それぞれの周辺回路を含む。

0020

DSPボード11では、設定された変復調方式に基づいて送信データを所定の変調方式に従って変調して変調信号を生成し送信回路を介して図示しないアンテナ送出する変調処理機能、及び図示しないアンテナからの受信信号を復調して元のデータを生成する復調処理機能が実現される。この構成によると、変復調機能がDSPのソフトウェアによって実現されるため、これらの変復調機能はソフトウェアの変更によって、同一のハードウェアを用いながら切り替えることが可能である。

0021

FPGAボード12では、受信信号および送信信号に対するフィルタ処理を実現するディジタルフィルタ(特に、FIRフィルタ)が実現される。この場合、ディジタルフィルタはFPGAによるプログラマブルロジックによって実現されるため、DSP部11による変復調部機能と同様、ハードウェア的には同一のものを用いながら、そのフィルタ特性を切り替えることが可能である。

0022

本発明は、これらDSPボード11の変復調機能や、FPGAボード12のフィルタ機能の効率的な変更方法を提供することが主たる目的である。

0023

(無線装置の基本動作)次に、本実施形態による無線装置の基本的な動作について説明する。受信時においては、図示しないアンテナから出力される無線周波数帯の受信信号が適宜増幅された後、AD/DA変換ボード13に入力され、適当なサンプリングクロックによりサンプリングされてディジタル信号に変換される。ディジタル信号に変換された受信信号は、FPGAボード12に入力される。FPGAボード12では、入力された受信信号にディジタルフィルタによるフィルタ処理(フィルタリング)が施される。FPGAボード2の出力信号はさらにDSPボード11に入力され、復調処理が施される。

0024

次に、送信時においては、送信データがDSPボード11に入力され、変調処理が施されることにより、送信信号が生成される。この送信信号はFPGAボード12でフィルタリングされ、AD/DA変換ボード13でアナログ信号に変換されることにより所定の無線周波数帯の送信信号となり、図示しない送信回路を経てアンテナにより電波として送信される。

0025

上述した受信時及び送信時において、CPUボード14はインタフェース17を介して接続されているPC15からの制御下で、DSPボード11、FPGAボード12及びAD/DA変換ボード13をバス16を介して制御する。

0026

バス16には、例えばVMEバスPCIバスなどの汎用バスあるいは独自仕様のバスを用いることが可能である。インタフェース17としては、例えばRC232Cやイーサネット等を用いることができる。

0027

変復調パラメータの変更について)次に、本発明の特徴である変復調パラメータ(変復調方式、伝送レート及びフィルタ特性)の変更方法の概略について述べる。

0028

まず、変復調方式変更の指令がPC15からCPUボード14に対して送出される。この変更の指令は、CPUボード14からバス16を介してDSPボード11、FPGAボード12及びAD/DA変換ボード13の全てあるいは一部へ送出される。

0029

この変更指令を受け取ったDSPボード11、FPGAボード12及びAD/DA変換ボード13は、所定の動作パラメータを変更することによって無線装置の特性を変更させることで、変復調パラメータの変更がなされる。以下、変復調方式、伝送レート及びフィルタ特性(フィルタタイプフィルタ形状ともいう)の変更方法について記述する。

0030

まず、変復調方式の変更時には、PC15からCPUボード14に対して変復調方式の変更指令が送出される。この変更指令を受け取ったCPUボード14は、変復調処理を行うDSPボード11に対してバス16を介して所定の形態の変更指令を送出する。この変更指令を受け取ったDSPボード11は、実際の動作に用いられる変復調方式を変更する。

0031

一方、伝送レートの変更時には、PC15からCPUボード14に対して伝送レートの変更指令が送出される。この変更指令を受け取ったCPUボード14は、DSPボード11及びFPGAボード12に対してバス16を介して所定の形態の変更指令を送出する。このCPUボード14からの変更指令を受け取ったDSPボード11およびFPGAボード2は、伝送レートを変更する。

0032

次に、フィルタ特性の変更時には、PC15からCPUボード14に対して伝送レートの変更指令が送出される。この変更指令を受け取ったCPUボード14は、FPGAボード12に対してバス16を介して所定の形態の変更指令を送出する。このCPUボード14からの変更指令を受け取ったFPGAボード12は、実際の動作に用いられるフィルタ特性を変更する。

0033

(DSPボード11について)図2は、DSPボード11の詳細な構成を示す機能ブロック図である。同図に示されるように、DSPボード11はDSP21、プログラムメモリ22、データメモリ23、プログラムバス24、データバス25及びその他の周辺回路26を有する。

0034

プログラムメモリ22は、DSP21上で動作するプログラムをロードする領域であり、DSP21はプログラムバス24を介してプログラムメモリ22上のプログラムを読み取り、その内容に従って信号処理操作を行う。

0035

データメモリ23は、DSP21が処理する入力データやDSP21からの処理後の出力データを一時的に格納する領域であり、このデータメモリ23はデータバス25を介して読み書きされる。このデータメモリ23は、周辺回路26を用いることによって、CPUボード14から外部バス図1で示したバス16)を介して間接的にアクセスすることが可能である。

0036

ただし、これらの機能は従来の汎用的なDSPを搭載した装置の延長線上にあり、本発明の主眼とするところは、これらの機能を用いて変復調機能を効率的に切り替える点が特徴である。

0037

次に、図2のDSPボード11の構成に基づく無線装置の動作について説明する。まず、装置全体の電源投入時にCPUボード14に接続された記憶装置、例えばハードディスク装置からDSPボード11上で動作するデフォルトプログラムが読み込まれ、このプログラムがバス16を介してDSPボード11へ送出される。このデフォルトプログラムは、図2において周辺回路26を経由してプログラムメモリ22にダウンロードされる。DSP21は、プログラムメモリ22にロードされたプログラムに基づいて変復調処理を行う。

0038

このデフォルトプログラムの大きな特徴は、予め複数の変復調機能を有している点であり、これが唯一つの変復調機能しか有していない従来の無線装置の変復調部と大きく異なる。例えば、このデフォルトプログラムはπ/4−QPSK、QPSK、BPSK、2値FSKGMSKなどの様々な変復調方式の変復調機能を有しており、その機能は外部からのパラメータ設定によって可変であり、これによって変復調方式の変更が可能である。

0039

(変復調方式の変更方法について)次に、図3及び図4を参照して、変復調方式の変更方法について詳しく説明する。まず、ある変復調方式で変復調動作を行っているとき(ステップ41)、変復調方式を変更を指示する変更指令がPC15から発生したとする。この変更指令はCPUボード15へ送られ、さらにバス16を介してDSPボード11へ送られる。DSPボード11においては、周辺回路26で変更指令を受け取り、これに基づきデータメモリ23上の図3中に示す予め定められた所定のアドレス31(変調方式決定メモリアドレス)の内容を書き換える(ステップ42)。

0040

次に、CPUボード15はDSPボード11上のDSP21に対して割り込み命令を送出することにより、割り込みをかける(ステップ43)。割り込みがかけられたDSP21は、データメモリ23上の上記した変調方式決定用メモリアドレス31の値を読み込む(ステップ44)。

0041

データメモリ23上の値(変調方式決定用メモリアドレス31の値)と変復調方式の対応関係が予め下表のようにテーブルとして定義(記述)されており、このテーブルを用いてデータメモリ23上の値に従って変復調方式が変更され(ステップ45)、この後ステップ41に戻ってその変更後の変復調方式に基づく変復調動作が行われる。

0042

ID=000003HE=035 WI=067 LX=1165 LY=1450
例えば、現在GMSKで変復調動作を行っている場合、データメモリ23上の変復調方式決定用アドレス31の値は“0001”となっている。このとき、変復調方式をQPSKに変更する場合は、図4に示した手順に従って変復調方式決定用アドレス31の値を“1001”に書き換え、DSP21に対して割込み信号を発生させることで、QPSK方式で変復調動作を行うように変更される。このようして、DSPプログラムを停止することなく変復調方式の変更を行うことができる。

0043

(FPGAボード12について)図5は、FPGAボード12の詳細な構成を示す機能ブロック図である。同図に示されるように、FPGAボード12は入力データ51を受けてこれに同期したサンプリングクロック54を生成するクロック生成部52と、サンプリングクロック54を用いて入力データ54をフィルタリングし、出力データ55を生成するディジタルフィルタ53からなる。

0044

ディジタルフィルタ53は、与えられたタップ係数に基づいて入力データ51に対してフィルタリングを行うFIRフィルタで構成されている。クロック生成部52は、図1におけるCPUボード14からの指示に従って適当な周波数のサンプリングクロック54を生成し、ディジタルフィルタ53に供給する。

0045

(伝送レートの変更方法について)次に、図5の構成に基づく伝送レートの変更方法について説明する。サンプリングクロック54の伝送レートに対する周波数比は、伝送レートにかかわらず一定の値とする。具体的には、この周波数比は所望の誤り率特性変調精度を得るために必要な予め定められたある値(例えば8)に設定される。ディジタルフィルタ53のタップ長、すなわちタップ係数の個数は一定とする。これは入力データ51のシンボルレートに対するディジタルフィルタ53のインパルス応答長を一定とすることを意味する。

0046

このように構成することによって、ディジタルフィルタ53の帯域幅の変更はディジタルフィルタ53に与えられるサンプリングクロック54の周波数を変更するのみで、タップ係数を書き換えることなしに行うことができる。

0047

すなわち、ディジタルフィルタ53のフィルタ特性(フィルタ形状)を変更せず伝送レートだけを変更する場合、ディジタルフィルタ53に与えておかなければならないタップ係数などの情報量の多いパラメータについては、特に与え直す必要はなく、単純にディジタルフィルタ53に与えるサンプリングクロック54を変更するだけでその帯域幅が変更されるので、極めて容易かつ少ない情報量によって伝送レートの変更が可能となる。

0048

例えば、サンプリングクロック54の伝送レートに対する周波数比(オーバサンプリング比)を8とし、ディジタルフィルタ53がタップ係数α=0.5のルートロールオフ特性を持っているとすると、伝送レートが1kbaud(=1ksymbol/sec)の場合は、サンプリングクロック54を8倍の8ksymbol/secとすれば、ルートロールオフフィルタカットオフ周波数は自動的に1kHzに設定される。また、伝送レートが10kbaudに変更された場合は、サンプリングクロック54を80kHzに変更するだけで、ルートロールオフフィルタのカットオフ周波数が10kHzに設定されることになる。

0049

なお、ここで示したディジタルフィルタ(FIRフィルタ)53は、FPGAやPLDなどのプログラマブルなロジックをもって実現が可能であるが、これに限られず、例えばRAMやROMなどにタップ係数を格納しておき、そのタップ係数をサンプリングクロック54に従って読み出す形式のフィルタで実現されていてもよい。また、外部からタップ係数をパラメータとして与えることによってその形状を変化させられる専用LSI、例えばDDC(Digital Down Converter)のようなものを用いてディジタルフィルタ53を実現することもできる。勿論、ディジタルフィルタ53がDSPやMPUなどによってソフトウェア的に実現されているとしても、本発明の特徴を何ら損なうものではない。

0050

(フィルタ特性の変更方法について)次に、図6を参照してディジタルフィルタ53の特性(フィルタ特性)を変更する方法について述べる。図6に示す例によると、ディジタルフィルタ53の所望とする伝達関数62をCPUボード14に与える。CPUボード14では、与えられた伝達関数62を基に必要なタップ係数61を算出する。このタップ係数61のデータがバス16を通してディジタルフィルタ53を実現するところのFPGAボード12に供給され、ディジタルフィルタ53のタップ係数が書き換えられることによって、フィルタ特性の変更が実現される。

0051

タップ係数61を直接外部より与える場合、予め設計者が所望とする伝達関数からタップ係数を求め、それをディジタルフィルタ53で必要なデータに変換して供給する必要があるが、本実施形態の構成によると必要なディジタルフィルタ53の形状、すなわち伝達関数62のみを外部から与えることによって、極めて容易にディジタルフィルタ53のフィルタ特性を変更することが可能となる。

0052

(フィルタ特性の他の変更方法について)次に、図7を参照してディジタルフィルタ53のフィルタ特性を変更する他の方法について述べる。この例では、PC15上でディジタルフィルタ53の伝達関数62を基に必要なタップ係数が算出され、このタップ係数のデータがインタフェース17を通してCPUボード14にいったん送り込まれる。CPUボード14からは、受け取ったタップ係数のデータがバス16を通してFPGAボード12に供給され、これによってタップ係数が書き換えられることによって、ディジタルフィルタ53のフィルタ特性の変更が実現される。

0053

従って、この方法によっても図6で説明した方法と同様に、極めて容易にディジタルフィルタ53のフィルタ特性を変更することが可能となる。

0054

(他の実施形態)上述の実施形態においては、図1に示したようにCPUボード14とPC15がインタフェース17を介して接続されており、CPUボード14はPC15上で動作する制御プログラムに則って動作する構成を示した。

0055

これに対し、PC15とその上で動作する制御プログラムに代えて、図8に示すように、これらの制御プログラムをROM81などにブートプログラムとして格納しておき、CPUボード14がROM81上のブートプログラムを読み込んで自らを制御するようにすることが可能である。図8においては、図1におけるPC15がなく、代わりにROM81および外部I/Oポート82が追加されている。

0056

無線装置の起動時に、CPUボード14にROM81からブートプログラムが読み込まれ、制御プログラムが自動的に実行される。起動後の変調方式や伝送レート及びフィルタ特性の変更は、外部I/Oポート82を介してボタン操作などに基づく制御信号がCPUボード14が与えられ、この制御信号に従ってCPUボード14がDSPボード11やFPGAボード12を制御することによって実現される。このように本実施形態においても、基本的に第1の実施形態と同様の効果を得ることができる。

発明の効果

0057

以上説明したように、本発明によれば一つの無線装置で複数の変復調方式および伝送レートの信号の送受信が可能であるため、複数のシステムを一台の無線機で取り扱うようなアプリケーションに用いることによって、複数の変復調部やフィルタ部を備えることなしに複数の変復調方式や伝送レートが得られ、極めて容易に変更が可能となる等の効果がある。

図面の簡単な説明

0058

図1本発明の一実施形態に係る変復調特性を変更可能な無線装置の概略構成を示すブロック図
図2DSPボードの詳細な構成を示すブロック図
図3DSPボード内のデータメモリ上の変復調方式決定用アドレスについて説明する図
図4変復調方式の変更に係る手順を示すフローチャート
図5FGPAボードの詳細な構成を示すブロック図
図6ブロック図
図7ブロック図
図8本発明の他の実施形態に係る変復調特性を変更可能な無線装置の概略構成を示すブロック図
図9従来技術に基づく複数の変復調方式に対応した無線装置の構成を示すブロック図

--

0059

11…DSPボード
12…FPGAボード
13…AD/DA変換ボード
14…CPUボード
15…パーソナルコンピュータ
16…バス
21…CPU
22…プログラムメモリ
23…データメモリ
24…プログラムバス
25…データバス
26…周辺回路
31…変復調方式決定用メモリアドレス
52…クロック生成部
53…ディジタルフィルタ
81…ROM
82…外部I/Oポート

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ