図面 (/)

技術 無線装置

出願人 国立研究開発法人情報通信研究機構株式会社東芝
発明者 富澤武司吉田弘菅野伸一藤瀬雅行原田博司
出願日 2000年1月4日 (20年2ヶ月経過) 出願番号 2000-000112
公開日 2001年7月10日 (18年8ヶ月経過) 公開番号 2001-189675
状態 特許登録済
技術分野 交流方式デジタル伝送 送受信機
主要キーワード 固定配線 周波数変換機 音声コーデック処理 制御配線 入出力配線 各無線通信システム ルートロールオフフィルタ ソフトウェア無線機
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年7月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

最小限のハードウェアデバイスで複数の無線通信システムに対応が可能である無線装置を提供する。

解決手段

無線装置を、A/D,D/A変換器1、該A/DおよびD/A変換器のデータを一時的に蓄積するメモリ2、無線機の所定の動作をソフトウェアによって記述されたプログラムに基づいて処理するDSP4、無線機の所定の動作をハードウェア記述言語で記述されたプログラムに基づいてハードウェア的に処理するFPGA5、該DSPおよびFPGAのソフトウェアを保持する書換可能な記憶装置3、入出力制御装置10、I/Oインターフェイス9、自装置全体を制御するソフトウェアを実行するCPU7、該CPUのソフトウェアを記憶するROM8、該CPUによって処理されるデータを一時的に蓄積するメモリ6から構成し、それらの素子間の接続をFPGAによって行う。

概要

背景

無線機には信号処理の全部または一部をソフトウェアによって行うものがある。図9に、従来のこの種の無線機の構成を示す。図9において、101はA/D,D/A変換器、102は専用IC、103はDSP(Digital Signal Processor;デジタル信号処理装置)、104はメモリ、105は制御用IC、106はCPU、107はROM、108はI/Oインターフェイス、109はRAM、110はA/D,D/A変換器、111はアナログI/Oである。

以下、図9を参照しながら、従来の無線機の動作について説明する。

A/D,D/A変換器101は、受信の場合は、図示しない無線部によって受信されたアナログ信号受け取り、その信号をデジタル信号へ変換し専用IC102へ受け渡す動作を行う。一方、送信の場合は、専用IC102から入力されたデジタル信号を受け取り、その信号をアナログ信号へ変換し、図示しない無線部へその信号を引き渡して送信する。

専用IC102およびDSP103は、受信の場合は、A/D,D/A変換器101から入力された信号に対して、復調ルートロールオフフィルタ等による波形整形チャネルコーデック音声コーデック等の復号化を施す。一方、送信の場合は、デジタル信号処理によって、元の信号のエンコードマッピング)・ルートロールオフフィルタ等による波形整形、変調等の操作を行い、その信号をA/D,D/A変換器101へ受け渡す動作を行う。これらの処理の中で専用IC102は比較的高速な処理を行い、DSP103はメモリ104に記録されたプログラムに従って比較的低速な信号処理等を行う。これらの処理は、利用する無線通信システム、使用する専用ICおよびDSPの性能によって異なる場合がある。

制御用IC105は、A/D,D/A変換器101、専用IC102、DSP103の間における信号の入力・出力のタイミング制御チャネル制御、変復調の切り換え等の制御を行う。また、図示しない無線部の制御も行う。

CPU106は、ROM107に記録されているプログラムをRAM109にロードし、このRAM109にロードされたプログラムに従って制御IC105の制御や、I/O108を介してキーボードディスプレイとのデータの入出力の制御を行う。

A/D,D/A変換器110およびアナログI/O111については、受信の場合には、A/D,D/A変換器110がDSP103からデコードされたデジタル信号をアナログの音声信号に変換して、アナログI/O111に受け渡す。アナログI/O111は受け取ったアナログ信号をスピーカ音声再生する。一方、送信の場合には、アナログI/O111がマイクから入力されたアナログの音声信号をA/D,D/A変換器110に受け渡す。A/D,D/A変換器110は受け取ったアナログ信号をデジタル信号に変換し、DSP103に受け渡す。

このような従来の無線機では、ほとんどがASICゲートアレイ等の専用ハードウェアで作られており、無線機能の幾つかをソフトウェアによって実現している。これにより、設計試作後の仕様変更への対応やバグ等に対して、DSPで行っている一部の機能に関しては対策をとることが可能になった。

しかしながら、従来の無線機には次のような問題点がある。すなわち、このような無線機のアーキテクチャでは、例えばアナログ方式携帯電話デジタル方式携帯電話などの複数の無線通信システムに単一の無線機で対応するためには、ソフトウェアで構成される部分がわずかなため、ハードウェアの部分を物理的に複数つ装備し、それらを必要に応じて切り換える等の対策を取らねばならず、ハードウェア規模が大きくなるという問題があった。また、1つの無線機をPDCやPHS等の複数の無線通信システムの両方で利用することができなかった。さらに、無線機にバグが発生した場合、その多くはハードウェア上のバグであるため、小さなものであってもバグの種類によってはすべての製品回収し、部品交換を行う等の必要が生じ、コストの大幅な損失が生じていた。

概要

最小限のハードウェアデバイスで複数の無線通信システムに対応が可能である無線装置を提供する。

無線装置を、A/D,D/A変換器1、該A/DおよびD/A変換器のデータを一時的に蓄積するメモリ2、無線機の所定の動作をソフトウェアによって記述されたプログラムに基づいて処理するDSP4、無線機の所定の動作をハードウェア記述言語で記述されたプログラムに基づいてハードウェア的に処理するFPGA5、該DSPおよびFPGAのソフトウェアを保持する書換可能な記憶装置3、入出力制御装置10、I/Oインターフェイス9、自装置全体を制御するソフトウェアを実行するCPU7、該CPUのソフトウェアを記憶するROM8、該CPUによって処理されるデータを一時的に蓄積するメモリ6から構成し、それらの素子間の接続をFPGAによって行う。

目的

本発明は、上記事情を考慮してなされたもので、複数の無線通信システムに容易に対応させることが可能な無線装置を提供することを目的とする。

効果

実績

技術文献被引用数
2件
牽制数
7件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の無線通信システムに対応可能な無線装置であって、複数の無線通信システムに共通して使用される素子と、無線通信システムに応じて使用される複数種類の素子と、自装置に設定すべき無線通信システムに応じて、前記素子間の接続を変更する配線手段とを備えたことを特徴とする無線装置。

請求項2

前記配線手段は、前記設定すべき無線通信システムにおいて使用されない前記素子が、他の素子と接続されないように、前記素子間の接続の変更を行うことを特徴とする請求項1に記載の無線装置。

請求項3

前記配線手段はFPGAからなり、該FPGAの配線を書き換えることによって前記素子間の接続を変更することを特徴とする請求項1に記載の無線装置。

請求項4

前記無線通信システムに応じて使用される複数種類の素子には、前記無線通信システムに対応するために必要な所定の機能を実現するためのDSPと、前記無線通信システムに対応するために必要な所定の機能を実現するためのFPGAと、前記無線通信システムに対応するために必要な所定の機能を実現するための専用ICとのうちの少なくとも1つが含まれることを特徴とする請求項1に記載の無線装置。

請求項5

前記無線通信システムに応じた前記素子間の接続状態を指示する情報を記憶する手段を更に備えたことを特徴とする請求項1に記載の無線装置。

請求項6

A/DおよびD/A変換器、該A/DおよびD/A変換器のデータを一時的に蓄積する第1のメモリ無線機の所定の動作をソフトウェアによって記述されたプログラムに基づいて処理するDSP、無線機の所定の動作をハードウェア記述言語で記述されたプログラムに基づいてハードウェア的に処理するFPGA、該DSPおよびFPGAのソフトウェアを保持する書換可能な第1の記憶装置入出力制御装置、I/Oインターフェイス自装置全体を制御するソフトウェアを実行するCPU、該CPUのソフトウェアを記憶する第2の記憶装置、該CPUによって処理されるデータを一時的に蓄積する第2のメモリを含む無線装置であって、前記A/DおよびD/A変換器、前記第1のメモリ、前記DSP、前記FPGA、前記第1の記憶装置、前記入出力制御装置、前記I/Oインターフェイス、前記CPU、前記第2の記憶装置、および前記第2のメモリのうちの少なくとも一部の素子間の接続をFPGAによって行うことを特徴とする無線装置。

請求項7

無線機の動作をハードウェア的に処理する専用ICをさらに備え、前記専用ICと他の素子との間の接続も、前記FPGAによって行うことを特徴とする請求項6に記載の無線装置。

請求項8

前記入出力制御装置は、アナログ回路からなる無線手段を制御することを特徴とする請求項6に記載の無線装置。

請求項9

前記I/Oインターフェイスの出力にスピーカが接続されたD/A変換器を接続し、前記I/Oインターフェイスの入力にマイクが接続されたA/D変換器を接続し、音声通話を可能とすることを特徴とする請求項6に記載の無線装置。

請求項10

前記I/OインターフェイスにネットワークI/O装置を接続し、データ通信を可能とすることを特徴とする請求項6に記載の無線装置。

技術分野

0001

本発明は、ソフトウェアによって信号処理を行う無線装置に関する。

背景技術

0002

無線機には信号処理の全部または一部をソフトウェアによって行うものがある。図9に、従来のこの種の無線機の構成を示す。図9において、101はA/D,D/A変換器、102は専用IC、103はDSP(Digital Signal Processor;デジタル信号処理装置)、104はメモリ、105は制御用IC、106はCPU、107はROM、108はI/Oインターフェイス、109はRAM、110はA/D,D/A変換器、111はアナログI/Oである。

0003

以下、図9を参照しながら、従来の無線機の動作について説明する。

0004

A/D,D/A変換器101は、受信の場合は、図示しない無線部によって受信されたアナログ信号受け取り、その信号をデジタル信号へ変換し専用IC102へ受け渡す動作を行う。一方、送信の場合は、専用IC102から入力されたデジタル信号を受け取り、その信号をアナログ信号へ変換し、図示しない無線部へその信号を引き渡して送信する。

0005

専用IC102およびDSP103は、受信の場合は、A/D,D/A変換器101から入力された信号に対して、復調ルートロールオフフィルタ等による波形整形チャネルコーデック音声コーデック等の復号化を施す。一方、送信の場合は、デジタル信号処理によって、元の信号のエンコードマッピング)・ルートロールオフフィルタ等による波形整形、変調等の操作を行い、その信号をA/D,D/A変換器101へ受け渡す動作を行う。これらの処理の中で専用IC102は比較的高速な処理を行い、DSP103はメモリ104に記録されたプログラムに従って比較的低速な信号処理等を行う。これらの処理は、利用する無線通信システム、使用する専用ICおよびDSPの性能によって異なる場合がある。

0006

制御用IC105は、A/D,D/A変換器101、専用IC102、DSP103の間における信号の入力・出力のタイミング制御チャネル制御、変復調の切り換え等の制御を行う。また、図示しない無線部の制御も行う。

0007

CPU106は、ROM107に記録されているプログラムをRAM109にロードし、このRAM109にロードされたプログラムに従って制御IC105の制御や、I/O108を介してキーボードディスプレイとのデータの入出力の制御を行う。

0008

A/D,D/A変換器110およびアナログI/O111については、受信の場合には、A/D,D/A変換器110がDSP103からデコードされたデジタル信号をアナログの音声信号に変換して、アナログI/O111に受け渡す。アナログI/O111は受け取ったアナログ信号をスピーカ音声再生する。一方、送信の場合には、アナログI/O111がマイクから入力されたアナログの音声信号をA/D,D/A変換器110に受け渡す。A/D,D/A変換器110は受け取ったアナログ信号をデジタル信号に変換し、DSP103に受け渡す。

0009

このような従来の無線機では、ほとんどがASICゲートアレイ等の専用ハードウェアで作られており、無線機能の幾つかをソフトウェアによって実現している。これにより、設計試作後の仕様変更への対応やバグ等に対して、DSPで行っている一部の機能に関しては対策をとることが可能になった。

0010

しかしながら、従来の無線機には次のような問題点がある。すなわち、このような無線機のアーキテクチャでは、例えばアナログ方式携帯電話デジタル方式携帯電話などの複数の無線通信システムに単一の無線機で対応するためには、ソフトウェアで構成される部分がわずかなため、ハードウェアの部分を物理的に複数つ装備し、それらを必要に応じて切り換える等の対策を取らねばならず、ハードウェア規模が大きくなるという問題があった。また、1つの無線機をPDCやPHS等の複数の無線通信システムの両方で利用することができなかった。さらに、無線機にバグが発生した場合、その多くはハードウェア上のバグであるため、小さなものであってもバグの種類によってはすべての製品回収し、部品交換を行う等の必要が生じ、コストの大幅な損失が生じていた。

発明が解決しようとする課題

0011

従来の無線装置では、複数の無線通信システムに対応するために、ハードウェアを複数装備してそれらを必要に応じて切り替える等の対策を取らねばならず、ハードウェア規模が大きくなるという問題があった。また、ある無線通信システムに対応するように製造された無線装置を他の無線通信システムに対応させるように変更することはできなかった。

0012

本発明は、上記事情を考慮してなされたもので、複数の無線通信システムに容易に対応させることが可能な無線装置を提供することを目的とする。

課題を解決するための手段

0013

本発明(請求項1)は、複数の無線通信システムに対応可能な無線装置であって、複数の無線通信システムに共通して使用される素子と、無線通信システムに応じて使用される複数種類の素子と、自装置に設定すべき無線通信システムに応じて、前記素子間の接続を変更する配線手段とを備えたことを特徴とする。

0014

好ましくは、前記配線手段は、前記設定すべき無線通信システムにおいて使用されない前記素子が、他の素子と接続されないように、前記素子間の接続の変更を行うようにしてもよい。

0015

好ましくは、前記配線手段はFPGAからなり、該FPGAの配線を書き換えることによって前記素子間の接続を変更するようにしてもよい。

0016

好ましくは、前記無線通信システムに応じて使用される複数種類の素子には、前記無線通信システムに対応するために必要な所定の機能を実現するためのDSPと、前記無線通信システムに対応するために必要な所定の機能を実現するためのFPGAと、前記無線通信システムに対応するために必要な所定の機能を実現するための専用ICとのうちの少なくとも1つが含まれるようにしてもよい。

0017

好ましくは、前記無線通信システムに応じた前記素子間の接続状態を指示する情報を記憶する手段を更に備えるようにしてもよい。

0018

本発明(請求項6)は、A/DおよびD/A変換器、該A/DおよびD/A変換器のデータを一時的に蓄積する第1のメモリ、無線機の所定の動作をソフトウェアによって記述されたプログラムに基づいて処理するDSP、無線機の所定の動作をハードウェア記述言語で記述されたプログラムに基づいてハードウェア的に処理するFPGA、該DSPおよびFPGAのソフトウェアを保持する書換可能な第1の記憶装置入出力制御装置、I/Oインターフェイス、自装置全体を制御するソフトウェアを実行するCPU、該CPUのソフトウェアを記憶する第2の記憶装置、該CPUによって処理されるデータを一時的に蓄積する第2のメモリを含む無線装置であって、前記A/DおよびD/A変換器、前記第1のメモリ、前記DSP、前記FPGA、前記第1の記憶装置、前記入出力制御装置、前記I/Oインターフェイス、前記CPU、前記第2の記憶装置、および前記第2のメモリのうちの少なくとも一部の素子間の接続をFPGAによって行うことを特徴とする。

0019

例えば、DSPのプログラムや素子間の接続(配線)を行うFPGAの配線を書き換えることによって、複数の無線通信システムに対応可能となる。

0020

好ましくは、無線機の動作をハードウェア的に処理する専用ICをさらに備え、前記専用ICと他の素子との間の接続も、前記FPGAによって行うようにしてもよい。

0021

好ましくは、前記入出力制御装置は、アナログ回路からなる無線手段を制御するようにしてもよい。

0022

好ましくは、前記I/Oインターフェイスの出力にスピーカが接続されたD/A変換器を接続し、前記I/Oインターフェイスの入力にマイクが接続されたA/D変換器を接続し、音声通話を可能とするようにしてもよい。

0023

好ましくは、前記I/OインターフェイスにネットワークI/O装置を接続し、データ通信を可能とするようにしてもよい。

0024

なお、装置に係る本発明は方法に係る発明としても成立し、方法に係る本発明は装置に係る発明としても成立する。

0025

本発明によれば、ソフトウェアによって無線信号処理を行う無線装置において、最小限のハードウェアのみ備え、適応的に配線を変更する手段を設けたことによって、1つの無線装置をさまざまな無線通信システムに対応させるようにすることが可能となり、また各無線通信システムで使用される処理のためのシステム変更を容易かつ迅速に実現することができる。また、さまざまな無線通信システムに対応するためのハードウェア的な変更を行う際に、変更可能な配線のプログラムを書き換えることによって、デバイス間の配線を容易に変更させることができる。

発明を実施するための最良の形態

0026

以下、図面を参照しながら発明の実施の形態を説明する。

0027

以下では、無線機能の少なくとも一部分をソフトウェアで実現する機能を有する無線機を「ソフトウェア無線機」と呼ぶ。

0028

図1に、本実施形態に係るソフトウェア無線機に適用される無線信号処理装置の構成例を示す。

0029

図1に示されるように、本無線信号処理装置は、A/D変換およびD/A変換を行うA/D,D/A変換器1、A/D,D/A変換器1からもしくはA/D,D/A変換器1へのデータを一時的に格納するためのメモリ2、DSPやFPGAのソフトウェアなどを保持する書換可能な記憶装置3、無線機の動作をソフトウェアによって記述されたプログラムに基づいて処理するDSP(Digital Signal Processor;デジタル信号処理装置)4、無線機の動作をハードウェア記述言語で記述されたプログラムに基づいてハードウェア的に処理するFPGA(Field Programmable Gate Array)5、メモリ6、CPU7、ROM8、I/Oインターフェイス9、入出力制御部10、変更可能な配線11を備えている。

0030

書換可能な記憶装置3には、DSP4を動作させるソフトウェアが記録される。DSP4は、書換可能な記憶装置3から必要なプログラムをロードして実行することにより所望の動作を行う。この書換可能な記憶装置3は、EEPROM(Electrically Erasable and Programmable Read Only Memory)、RAM(Random Access Memory)等の読み書き可能なメモリであればよい。また、書換可能な記憶装置3は、メモリ2を包含する場合もある。

0031

「変更可能な配線」(11)は、様々な無線通信システム(例えば、PDCあるいはPHS等)を用いる場合に、データのバス制御線等を各無線通信システムに最適な配線にするものである。また、今利用している無線通信システムで使用されない部分がある場合には、接続を行わず不要な電流を流さないようにすることにより、装置全体消費電力を抑える効果もある。この変更可能な配線11は例えばFPGAで構成される。

0032

図2に、本無線信号処理装置を適用したソフトウェア無線機の構成例を示す。

0033

図2に示されるように、本ソフトウェア無線機は、無線部12と無線信号処理装置20とを用いて構成される。無線部12は、アナログ信号のフィルタ処理電力増幅処理等といったRF処理や、帯域制限局部発振信号とのミキシング、変復調等といったIF処理を行う。また、無線部12には、無線信号処理装置20の入出力制御部10からの制御線が接続されており、例えば共用器切り換え制御シンセサイザ発振周波数の制御等が行われる。

0034

次に、本ソフトウェア無線機の動作について説明する。

0035

まず、電源投入時に、CPU7は、ROM8に記録されているプログラムで動作し、現在動作可能な無線通信システムのチェック等の初期動作を行い、無線機能の動作中には、DSP4、FPGA5およびI/Oインターフェイス9の制御を行う。また、メモリ6は、CPU7が動作する上でのプログラムおよび一時的なデータの記憶を行う。本ソフトウェア無線機において、無線機能を実現するためのソフトウェアは、書換可能な記憶装置3に記録されている。

0036

DSP4およびFPGA5は、CPU7の制御信号にしたがって、書換可能な記憶装置3に記録されている動作に必要なプログラムをロードし、実行する。DSP4で実行される応用プログラムは、デジタル処理の一部または全部であり、例として変調機能、復調機能フィルタリング機能周波数変換機能、信号発生(シンセサイザ)機能、チャネルコーデック(TDMA制御)機能、音声コーデック機能、CDMA等の拡散逆拡散機能等が挙げられる。また、この中にはA/D,D/A変換器1を制御する機能、例えばA/D,D/A変換器のクロック周波数の制御、さらに入出力制御部10を介して無線部12を制御する機能、例えば利得の切り替え等が含まれていてもよい。DSP4で処理速度が間に合わない機能やFPGA5で実行する方が効率的な機能が含まれている場合には、FPGA5がこれを実行する。もちろん、CPU7がこれらの制御を行ってもよい。

0037

通信I/Oインターフェイス9は、無線機能によって送受信されるデータの外部装置との通信を行うためのもので、例えばデータが音声信号であったり、データ通信用の信号である場合にそれに応じた外部装置とのインターフェイスを提供する。

0038

また、書き替え可能な記憶装置3にはDSP4やFPGA5などのデバイスを接続する「変更可能な配線」(11)の配線情報が含まれており、DSP4やFPGA5、CPU7等の接続を書き替え可能な記憶装置3のプログラムに従って行う。さらに、CPU7、ROM8の接続については変更する必要がないため固定的に配線を行ってもよい。

0039

本ソフトウェア無線機が通信を行う場合、まず受信時には、A/D,D/A変換器1がRF信号IF信号ベースバンド信号等のアナログ信号を無線部から受け取り、DSP4やCPU7などの制御に従ってA/D変換処理を行う。A/D変換されたデジタル信号は、DSP4またはFPGA5に送信される。もし、ここで送信される信号がDSP4またはFPGA5の処理速度を越える場合には、メモリ2に一時的に格納する手法が考えられる。変換されたデジタル信号に対しては、DSP4またはFPGA5で、復調処理フィルタリング処理、チャネルコーデック処理、音声コーデック処理、CDMAの場合であれば逆拡散処理等を行い、I/Oインターフェイス9に直接、または例えばデータ通信の場合にCPU7で送信するプロトコルへのパケット化等の処理を施してから、送信される。

0040

送信時には、I/Oインターフェイス9から音声信号、パケットデータ等のデータが直接、またはCPU7でパケットデータの処理を施した後に、DSP4またはFPGA5に送信される。DSP4またはFPGA5では、受信した信号に対して、音声コーデック処理、チャネルコーデック処理、フィルタリング処理、変調処理、CDMAの場合であれば拡散処理を行う。処理が終了したら、データをA/D,D/A変換器1に送信する。また、DSP4とFPGA5との間でデータを通信するような処理が含まれている場合には、メモリ2上にデータを格納しておき、これをDSP4とFPGA5からアクセスし処理を行い、処理の終了したデータをメモリ2からA/D,D/A変換器1へ送信する。

0041

このように無線機を構成することで、様々な無線通信システムに対応する場合に、変復調機能は無線通信システムによって異なるために、変復調機能のプログラムを書換可能な記憶装置3、例えばEEPROM、に記憶させておき、必要に応じてこのプログラムを切り換え、DSP4またはFPGA5で実行することによって、様々な変調方式に適応的に対応することが可能になる。

0042

また、高速な信号処理が必要になる無線通信システムにおいては、書換可能な記憶装置3を書き換えるとともに、FPGA5にこの高速な信号処理に必要なプログラムを追加して処理を行う。このとき、必要な部分だけを接続するように、変更可能な配線11を書き換える。

0043

また、FPGA5は、将来新しい無線通信システムのためのプログラムや、既存の無線通信システムに新しい機能を追加するために更新されたプログラムの規模が拡大し、より大きなメモリが必要になる場合に、メモリ機能を書き加えることによって、メモリとして動作させるというような使い方も考えられる。このような場合、従来の無線機であれば接続配線が固定であるため、メモリのI/Oポートと接続ができずにこのような方法を採ることは不可能である。これに対して、本実施形態のソフトウェア無線機であれば、変更可能な配線11が、例えばFPGAのような書換可能なデバイスで構成されるため、このような場合でも新しく配線を追加しFPGA5に書き加えたメモリのI/Oと接続することが可能である。

0044

次に、図3に、本実施形態に係るソフトウェア無線機に適用される無線信号処理装置20の他の構成例を示す。

0045

図3の無線信号処理装置は、図1の構成に専用IC14を付加したものであり、それ以外は図1の無線信号処理装置と同様である。

0046

図3の構成例において、専用IC14は、DSP4およびFPGA5と並列に、変更可能な配線11によって接続されている。専用IC14は、例えばFFT(Fast Fourier Transformation;高速フーリエ変換)等といったDSP4およびFPGA5では処理速度が不足するような高速な処理、もしくは複数の無線通信システムで共通に使用される処理、例えばフィルタ機能、周波数変換機能、直交変復調機能等を行うためのものである。専用IC14は、実行する処理に対して最適な設計がされているため、処理の高速化が見込める。また、直交変復調機能等の高速ではないが複数の無線通信システムで共通にすることができる処理であれば、専用IC14で実行することにより低消費電力化を図ることができる。

0047

なお、専用IC14は、書換可能な記憶装置3に記録されている動作に必要なプログラムをロードし実行する点はDSP4と同様である。

0048

次に、本無線信号処理装置(あるいは本無線信号処理装置を適用したソフトウェア無線機)におけるデータ入出力形態について説明する。

0049

図4は、図1あるいは図3のI/Oインターフェイス9にA/D,D/A変換器15を接続し、これにマイク16およびスピーカ17を接続したものである。ここで、A/D,D/A変換器15とI/Oインターフェイス9との間にコーデック機能を入れることでデジタル変調に対応でき、音声通話が可能になる。

0050

図5は、図1あるいは図3のI/Oインターフェイス9にネットワークI/O18を接続したものである。このネットワークI/O18は、例えばシリアル接続用I/O(RS−232C、USB、IEEE1394等)、PCカードI/O、イーサネットI/Oや赤外線通信電話回線接続可能なモデム等である。これにより、パソコン、PDA等の情報処理端末、他の無線機、公衆回線網等とのデータ通信が可能となる。

0051

以下では、本無線信号処理装置を適用したソフトウェア無線機についてより詳細な具体例を用いて説明する。

0052

ここでは、ASIC14でディジタル直交変復調器を形成し、FPGA5でフィルタ部を形成する場合を例にとって説明する。

0053

図6に、ソフトウェア無線機の一構成例を示す。

0054

図6において、無線部12は、増幅処理および周波変換処理等を行うことによって、アンテナからRF波を受信してA/D,D/A変換部1に信号を供給し、またA/D,D/A変換部1からの信号をRF波としてアンテナより送信する。

0055

A/D,D/A変換部1は、無線部12からの信号をアナログ−ディジタル変換処理を施して、ディジタル直交変復調器(31,32)に供給し、このディジタル直交変復調器からの信号をディジタル−アナログ変換処理を施して無線部12へと供給する。ディジタル直交変復調器は、乗算器32と発振器31を備え、フィルタ部(33)を通して、復調部22および変調部23へと接続される。ディジタル直交変復調器、フィルタ部、復調部22、変調部23によって、変復調処理が行われる。TDMA制御部24は、ディジタル信号処理を行い、コーデック部25へと接続する。

0056

コーデック部25は、音声の符号化および復号化を行い、A/D,D/A変換器15を通してスピーカ17へと音声信号を供給し、マイク16からA/D,D/A変換器15を通して音声信号を受け取る。

0057

図6のソフトウェア無線機の構成を本実施形態の無線信号処理装置を用いて実現する場合、例えば、ディジタル直交変復調器を専用IC14で形成し、フィルタ部をFPGA5で形成し、復調部22と変調部23とTDMA制御部24とコーデック部25をDSP4で実現し、また、必要に応じて変更可能な配線11を適宜設定する。なお、例えばTDMA制御部24はCPU7で実現してもよく、他の機能ブロックに関しても上記の割り当て方式に限定されるものではない。

0058

次に、図6の機能ブロックを本実施形態の無線信号処理装置において実現する場合について、その「変更可能な配線」(11)を中心に説明する。

0059

図7に、図6の機能ブロックを本実施形態の無線信号処理装置において実現する場合の配線例を示す。

0060

この場合、CPU7、ROM8、メモリ6は、ビット幅固定のバス26に接続されるが、バス26を持たず、変更可能な配線11に接続する形態も考えられる。バス26にはPCIバスISAバスなどの汎用のバスを用いてもよい。バス26から無線部12およびA/D,D/A変換部1には制御配線が接続され、A/D,D/A変換器15と専用IC14、専用IC14とFPGA5、FPGA5とDSP4にはそれぞれ信号の入出力配線が接続される。DSP4はさらにバス26との入出力および音声用のA/D,D/A変換器15との入出力制御を行うI/Oインターフェイス9との接続のための配線が行われる。これらの配線の全部または一部を変更可能な配線11によって行う。

0061

図8は、図7の構成を実現する場合の本実施形態のソフトウェア無線機における配線図である。

0062

図8に示すように、「変更可能な配線」(11)は、A/D,D/A変換部1、専用IC14、FPGA5、DSP4、バス26、A/D,D/A変換器15と複数の配線によって接続されている。変更可能な配線11の内部の配線を例えばFPGA等のプログラムによって図8に示すように書き換えることによって、図7斜線にて示されるような接続がおこなわれる。すなわち、この場合は、変更可能な配線11の内部配線は、A/D,D/A変換部1との固定配線と専用IC14との固定配線、専用IC14との固定配線とFPGA5との固定配線、FPGA5との固定配線とDSP4との固定配線が相互に接続するように書き込まれている。

0063

なお、本実施形態では、無線信号処理装置の部分については、DSP、FPGA、専用ICを備えた例を挙げたが、それらの素子は全てが必須というわけではなく、適宜備えればよいものである。もちろん、DSP、FPGA、専用IC以外の素子を備えても構わない。

0064

本発明は、上述した実施の形態に限定されるものではなく、その技術的範囲において種々変形して実施することができる。

発明の効果

0065

本発明によれば、1台の無線装置を複数の無線通信システムに容易に対応させることができる。また、さまざまな無線通信システムに対応するためのハードウェア的な変更を行う際に、変更可能な配線のプログラムを書き換えることによって、デバイス間の配線を容易に変更させることができる。

図面の簡単な説明

0066

図1本発明の一実施形態に係るソフトウェア無線機の無線信号処理装置の構成例を示す図
図2同実施形態に係るソフトウェア無線機の構成例を示す図
図3同実施形態に係るソフトウェア無線機の無線信号処理装置の他の構成例を示す図
図4同実施形態に係るソフトウェア無線機のデータ入出力形態の一例を示す図
図5同実施形態に係るソフトウェア無線機のデータ入出力形態の他の例を示す図
図6同実施形態に係るソフトウェア無線機のより詳細な内部構成例を示す図
図7変更可能な配線について説明するための図
図8変更可能な配線について説明するための図
図9従来の無線装置について説明するための図

--

0067

1,15…A/D,D/A変換器
2…メモリ
3…書き換え可能な記憶装置
4…DSP
5…FPGA
6…メモリ
7…CPU
8…ROM
9…I/Oインターフェイス
10…入出力制御部
11…変更可能な配線
12…無線部
14…専用IC
16…マイク
17…スピーカ
18…ネットワークI/O
20…無線信号処理装置
22…復調部
23…変調部
24…TDMA制御部
25…コーデック部
26…バス
31…発振器
32…乗算器
33…フィルタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ