図面 (/)

技術 マイクロコンピュータ

出願人 セイコーエプソン株式会社
発明者 高木勝雄
出願日 1999年9月21日 (21年2ヶ月経過) 出願番号 1999-267391
公開日 2001年4月6日 (19年7ヶ月経過) 公開番号 2001-092803
状態 未査定
技術分野 マイクロコンピュータ
主要キーワード Nチャンネル オプションスイッチ 自動制御回路 セレクタ入力 駆動バイアス Pチャンネル フラッシュデータ ユーザー専用
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年4月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

従来、フラッシュメモリを内蔵したワンチップマイクロコンピュータでは、回路機能ハード的に切り換えるためには、配線層を変更し、それに伴いその都度ガラスマスクを作製する必要があった。

解決手段

本発明によれば、複数の論理回路もしくはブロックの出力端子のいずれか一つに選択的に切り換えるスイッチ回路と、このスイッチ回路のスイッチ接続の選択を決定づけるための信号を出力する不揮発性記憶装置と、この信号に応じたデータを保持するためのレジスタと、レジスタへの書き込みを制御するレジスタコントロール手段とにより、配線層の変更、それに伴うガラスマスクの作製を不要とすることができる。

概要

背景

従来の技術において不揮発性記憶装置を用いた半導体装置、特にフラッシュメモリ内蔵ワンチップマイクロコンピュータでは、記憶装置に格納されているデータを中央演算処理装置(以下CPUと記載する)の制御により取り出していた。

また、文字や図形などのキャラクタデータを格納することはあっても、回路機能切り換えスイッチデータを格納することはなかった。そのため回路機能をハード的に切り換えるためには、配線層を変更し、それに伴いその都度ガラスマスクを作製する必要があった。

また、このような回路機能を切り換えるスイッチデータ、すなわち顧客が選択できるもので固定的な多量のスイッチデータを不揮発性記憶装置に格納した場合その都度CPUを介してデータを読み出す必要がある。したがって顧客が選択できるスイッチを容易に切り換えることができなかった。

概要

従来、フラッシュメモリを内蔵したワンチップマイクロコンピュータでは、回路機能をハード的に切り換えるためには、配線層を変更し、それに伴いその都度ガラスマスクを作製する必要があった。

本発明によれば、複数の論理回路もしくはブロックの出力端子のいずれか一つに選択的に切り換えるスイッチ回路と、このスイッチ回路のスイッチ接続の選択を決定づけるための信号を出力する不揮発性記憶装置と、この信号に応じたデータを保持するためのレジスタと、レジスタへの書き込みを制御するレジスタコントロール手段とにより、配線層の変更、それに伴うガラスマスクの作製を不要とすることができる。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の信号入力端子と、前記信号入力端子を入力とするそれぞれ機能の異なった複数の論理回路もしくはそれぞれ機能の異なった複数のブロックと、前記論理回路もしくは前記ブロックの出力端子のいずれか一つに選択的に切り換えスイッチ回路と、前記スイッチ回路のスイッチ接続の選択を決定づけるための信号を出力する不揮発性記憶装置と、前記信号に応じたデータを保持するためのレジスタと、前記レジスタへの書き込みを制御するレジスタコントロール手段と、前記スイッチ回路の出力を最終的な出力端子として次段の論理回路またはブロックに伝送する出力端子とを備えてなることを特徴とするマイクロコンピュータ

請求項2

機能の異なった複数の論理回路もしくは機能の異なったブロックの配線を切り換えるスイッチデータを格納する不揮発性記憶装置と、前記スイッチデータが入力され保持されてなる揮発性記憶装置と、前記揮発性記憶装置の出力信号が入力される論理回路または機能ブロックと、不揮発性記憶装置及び揮発性記憶装置を制御する制御回路とからなり、前記制御回路からの信号により前記不揮発性記憶装置の格納データを前記揮発性記憶装置に転送し、これ以後転送したアドレスのデータは不揮発性記憶装置から取り出されないとともに、前記制御回路がソフトウエアを介在しない自動シーケンス回路であることを特徴とするマイクロコンピュータ。

技術分野

0001

本発明は不揮発性記憶装置を搭載した半導体集積回路に関する。特に、マイクロコンピュータに関する。

背景技術

0002

従来の技術において不揮発性記憶装置を用いた半導体装置、特にフラッシュメモリ内蔵ワンチップマイクロコンピュータでは、記憶装置に格納されているデータを中央演算処理装置(以下CPUと記載する)の制御により取り出していた。

0003

また、文字や図形などのキャラクタデータを格納することはあっても、回路機能切り換えスイッチデータを格納することはなかった。そのため回路機能をハード的に切り換えるためには、配線層を変更し、それに伴いその都度ガラスマスクを作製する必要があった。

0004

また、このような回路機能を切り換えるスイッチデータ、すなわち顧客が選択できるもので固定的な多量のスイッチデータを不揮発性記憶装置に格納した場合その都度CPUを介してデータを読み出す必要がある。したがって顧客が選択できるスイッチを容易に切り換えることができなかった。

発明が解決しようとする課題

0005

従来の技術においては記憶装置に格納されているデータをCPUの制御により取り出していたが、固定データ、例えば回路機能を切り換えるオプションスイッチなどを不揮発性記憶装置から取り出す動作はリセット信号の直後等に一回だけ読み出し動作されればよく、このような固定データが多量にある場合その都度CPUを介してデータを読み出すのはプログラム効率が悪い。

課題を解決するための手段

0006

上記の課題を解決するため、本発明のマイクロコンピュータは、複数の信号入力端子と、前記信号入力端子を入力とするそれぞれ機能の異なった複数の論理回路もしくはそれぞれ機能の異なった複数のブロックと、前記論理回路もしくは前記ブロックの出力端子のいずれか一つに選択的に切り換えるスイッチ回路と、前記スイッチ回路のスイッチ接続の選択を決定づけるための信号を出力する不揮発性記憶装置と、前記信号に応じたデータを保持するためのレジスタと、前記レジスタへの書き込みを制御するレジスタコントロール手段と、前記スイッチ回路の出力を最終的な出力端子として次段の論理回路またはブロックに伝送する出力端子とを備えてなることを特徴とする。

0007

上記の本発明によれば、例えば回路機能を切り換えるオプションスイッチなどを不揮発性記憶装置に格納することにより、回路機能をハード的に切り換えるための、配線層の変更、それに伴うガラスマスクを作製といったことをする必要がなくなる。また機能切り換えを顧客もしくはテスト時に不揮発性記憶装置のデータ内容書き換えるだけで簡単に機能切り換えやテストができるようになる。この作用により、顧客に製品開発の自由度を与えさらに顧客専用のガラスマスク作製の必要がないため従来よりも短納期での開発が可能となる。

0008

また、本発明の第2のマイクロコンピュータは、機能の異なった複数の論理回路もしくは機能の異なった複数のブロックの配線を切り換えるスイッチデータを格納する不揮発性記憶装置と、前記スイッチデータが入力され保持されてなる揮発性記憶装置と、前記揮発性記憶装置の出力信号が入力される論理回路または機能ブロックと、不揮発性記憶装置及び揮発性記憶装置を制御する制御回路とからなり、前記制御回路からの信号により前記不揮発性記憶装置の格納データを前記揮発性記憶装置に転送し、これ以後転送したアドレスのデータは不揮発性記憶装置から取り出されないとともに、前記制御回路がソフトウエアを介在しない自動シーケンス回路であることを特徴とする。

0009

また、上記の本発明によれば、不揮発性記憶装置に格納されている回路機能を切り換えるオプションスイッチのデータ内容を取り出す際、不揮発性記憶装置のデータを揮発性記憶装置に自動制御回路にて転送を行い以後揮発性記憶装置のデータを使用する。このためこのような固定データが多量にある場合その都度中央演算処理装置CPUを介してデータを読み出す必要がなく、その際の面倒なシーケンスを行うことがなくなりソフトウエア効率を高めることが可能となる。

発明を実施するための最良の形態

0010

以下、本発明の実施の形態について、図面に基づいて説明する。

0011

図1は、本発明の実施形態を示す図である。その構成は不揮発性記憶装置を用いた半導体装置においてある信号の入力端子INPUTと、その入力信号を入力とする2種類のそれぞれ機能の異なった論理回路もしくは機能の異なったブロックとして、Function1およびFunction2があり、そのそれぞれの出力端子S1,S2に切り換えるスイッチ回路(selector)と、スイッチ回路(selecter)のスイッチ接続の選択を決定づけるための信号を出力する不揮発性記憶装置と、そのデータを保持するためのRegistor、及びRegistorへの書き込みを制御するRegistor control信号があり、スイッチ回路(selecter)の出力を最終的な出力端子として次段の論理回路またはブロックに伝送する出力端子OUTPUTからなっている。

0012

従来の技術においてフラッシュメモリのような不揮発性記憶装置を用いた半導体装置、特にフラッシュメモリ内蔵ワンチップマイクロコンピュータでは、フラッシュ記憶装置に格納されているデータを中央演算処理装置CPUコアの制御により取り出していた。また、文字や図形などのキャラクタデータを格納することはあっても、回路機能を切り換えるスイッチデータを格納することはなかった。ここでいう回路機能を切り換えるスイッチを顧客が選択できるものをオプションスイッチと定義すると、ワンチップマイクロコンピュータにおいて、多機能をもたせるためにはいくつかのファンクションが必要となるが、同時にすべてのファンクションを限られたチップ面積で機能させることは難しい。

0013

例えば、液晶駆動回路において顧客で駆動デューティを変えたいとか、駆動バイアスを変えたいといった場合、今まで配線層データを変えるだけで同じ機能ブロックを使って実現してきたが、その場合、配線層データを変えることから、製造時にガラスマスクをその顧客専用に制作しなくてはならない。

0014

そこで本発明のように例えば、図1のごとくフラッシュメモリに液晶駆動回路の駆動デューティのデータとして、“1”なら1/32デューティ、“0”なら1/8デューティのようにあらかじめセットしておき、1/32デューティを選択した場合function 1の論理回路を使用し、1/8デューティを選択した場合はfunction 2の論理回路を使用するようにスイッチ(selecter)を切り換えればフラッシュデータを書き換えるだけで簡単に機能変更ができるようになる。またスイッチは、トランスミッションゲートを用いる方法やセレクタ入力付きの論理ゲートを組むことで実現可能となる。

0015

図2は、本発明の第2の実施形態を概念的に説明する図であり、さらに具体的な例を示した図が図3である。

0016

図2の構成は、不揮発性記憶装置を用いた半導体装置においてそれぞれ機能の異なった論理回路もしくは機能ブロックの配線を切り換えるスイッチデータを格納する不揮発性記憶装置と、その格納データを入力とし保持する揮発性記憶装置と、前記揮発性記憶装置の出力信号を用いている論理回路または機能ブロックと、不揮発性記憶装置及び揮発性記憶装置を制御する制御回路から成る。

0017

本実施形態の本質は、不揮発性記憶装置のデータを中央演算処理装置CPUを介さずに揮発性記憶装置に転送し、以後一度転送されたデータについて不揮発性記憶装置から読み出さないことである。

0018

その手順を図2で説明すると、まず、コントローラー(controlor)から不揮発性記憶装置であるフラッシュメモリに対し、読み出し命令を出し同時に、揮発性記憶装置のRAMやレジスタ(RAM or Registor)などにアドレス信号書き込み信号送り、フラッシュメモリからRAMへのデータ転送を行う。この時に、フラッシュメモリのデータをRAMのどのアドレスに格納するかをあらかじめ決めておく。これは顧客が変更することはなく設計時に任意に決めればよい。そして、前記のデータ転送処理が終了した後、RAMの出力やレジスタの出力を常時出力状態にすることで、論理回路(LogicCircuit)にフラッシュメモリにあったデータを供給することができる。また、このデータは先に説明しているように回路機能を切り換えるスイッチデータであり、通常のRAMに格納されるランダムなものではない。このようなデータが多量にある場合データを取り出すために、中央演算処理装置CPUによるフラッシュメモリの読み出し処理をその都度行うのはソフトウエア効率が悪いため、本実施形態のようにフラッシュメモリから一旦RAMやレジスタに格納して常時出力状態にしておけば以後そのデータを使いつづけることができ、中央演算処理装置CPUを介さないためソフトウエア効率を高めることが可能となる。

0019

図3図2における不揮発性記憶装置のデータを中央演算処理装置CPUを介さずに揮発性記憶装置に転送し、そのデータを利用する場合について具体的な実施例を示す。

0020

図3フラッシュメモリセル1(Flash memory cell-1)とフラッシュメモリセル2(Flash memory cell-2)のデータをTR1,TR2、IN1,IN2で構成されるラッチメモリに保持させ今度はそのラッチメモリの出力をTR3,TR4,TR5,TR6で構成されるデータ比較回路にて判定し、TR3とTR4のゲート電位がともにLoレベルの場合出力端子OUTにHiレベルを出力するような回路を考える。

0021

この動作はまず、フラッシュメモリセル1(Flash memory cell-1)の出力を、例えばHiレベルをswitchをオープンにすることでBL線に供給し、同時にWLをHiレベルにすることで、TR1,TR2のMOS型Nチャンネル電界効果トランジスタ、IN1,IN2の否定論理素子で構成されるラッチメモリのA点にHiレベルを供給する。またB点にはフラッシュメモリセル1(Flashmemory cell-1)の否定論理データが格納されているフラッシュメモリセル2(Flash memory cell-2)のデータよりLoレベルが与えられる。この後WLをLoにしてラッチメモリへのデータ保持に切り換える、それとともに二つのswitchを同時に閉じてフラッシュメモリを回路から切り離す。この動作でフラッシュメモリからラッチメモリにデータが転送され、保持される。この時点でTR4のゲートにはLoレベルが与えられているためTR4はOFFする。次にデータ比較動作について述べる。 MOS型Nチャンネル電界効果トランジスタTR5とMOS型Pチャンネル電界効果トランジスタTR6のそれぞれの共通ゲートXPRCGにLoレベルを与えTR6の導通によるHiレベルをC点に与える。この時MOS型Nチャンネル電界効果トランジスタTR5はOFFしている。これをプリチャージ動作とよぶことにする。そして、XPRCGに今度はHiレベルを与え、TR5よりGNDレベルすなわちLoレベルを導通させる。この時、TR4はOFFしているが、XBL線にLoレベルを与えるとTR3はOFFするためC点には電界効果型トランジスタ寄生ドレイン容量によりHiレベルが残る。このHiレベルをこの回路の出力とすることで一連の動作を終了する。この回路においてBL線とXBL線は否定論理の関係にある。

0022

次に、フラッシュメモリセル1(Flash memory cell-1)の出力がLoレベルの場合について述べる。

0023

まず、switchをオープンにすることでBL線にLoレベル供給し、同時にWLをHiレベルにすることで、TR1,TR2のMOS型Nチャンネル電界効果トランジスタ、IN1,IN2の否定論理素子で構成されるラッチメモリのA点にLoレベルが供給される。またB点にはフラッシュメモリセル1(Flashmemory cell-1)の否定論理データが格納されているフラッシュメモリセル2(Flash memory cell-2)によりHiレベルが与えられる。この後WLをLoレベルにしてラッチメモリへのデータ保持に切り換える、それとともに二つのswitchを同時に閉じてフラッシュメモリを回路から切り離す。この時点でTR4のゲートにはHiレベルが与えられているためTR4はONする。

0024

次に、データ比較動作について述べる。

0025

MOS型Nチャンネル電界効果トランジスタTR5とMOS型Pチャンネル電界効果トランジスタTR6のそれぞれの共通ゲートXPRCGにLoレベルを与えTR6の導通によるHiレベルをC点に与える。これでプリチャージ動作を行う。この時MOS型Nチャンネル電界効果トランジスタTR5はOFFしているためMOS型Nチャンネル電界効果トランジスタTR4がONしていても、またMOS型Nチャンネル電界効果トランジスタTR3のゲートが不定でも、C点にLoレベルが供給されることはない。そして、XPRCGに今度はHiレベルを与え、TR5よりGNDレベルすなわちLoレベルを導通させる。この時、TR4はONしており、XBL線にLoもしくはHiレベルを与えてもC点にLoレベルが供給される。このLoレベルをこの回路の出力とすることで一連の動作を終了する。したがって、フラッシュメモリのデータがHiレベルかつBL線がHiレベルならばC点すなわちこの回路の出力はHiとなり、フラッシュメモリのデータがLoレベルならばC点すなわちこの回路の出力はLoとなる。回路動作としてはフラッシュメモリのデータとBL線の論理積になるが、本実施例のTR3,TR4,TR5,TR6で構成される比較回路は4トランジスタであるが、通常の論理積回路NAND+NOTゲートの組み合わせとなるため6トランジスタ必要となる。ただし、本実施例の比較回路はXPRCGの制御信号を必要とするが本実施例の回路がメモリアレイのように多数必要になった場合には前記2個のトランジスタ数差が通常のロジック回路を用いたNAND+NOTゲートの組み合わせ回路に比して優位性となるためレイアウト面積をより小さくできる。

0026

また、図3のような回路をメモリアレイのように多数使用した場合、図3のswitch、XPRCG、WLなどの信号を、図2における制御回路controlorで自動制御することで中央演算処理装置CPUを介してデータを読み出す一連の動作がなくなりソフトウエア効率を高められる。このケースでは制御回路はリセットなどの初期信号トリガとして、カウンタ回路によるインクリメント動作を応用して各メモリアレイへのデータ転送を次々と行い、メモリアレイの数だけインクリメント動作をさせればよい。そして、インクリメント動作が終了したところで終了信号を中央演算処理装置CPUに返し、そこから通常のワンチップマイクロコンピュータとして動作開始することになる。

発明の効果

0027

本発明によれば、固定データ、例えばユーザーが回路機能を切り換えるオプションスイッチなどを不揮発性記憶装置に格納することにより、回路機能をハード的に切り換えるための、配線層の変更、それに伴うガラスマスクの作製といったことが不要となる。

0028

従って、異なる仕様のマイクロコンピュータであっても、共通のガラスマスクを用いて、一括して大量に生産することができ、その結果、多品種を少量ずつ生産するのに比べ、製造に要する時間、及びエネルギーを削減することができる。

0029

また、ユーザーもしくは、ICテスト時に不揮発性記憶装置のデータ内容を書き換えるだけで簡単に機能切り換えや機能テストができるようになる。この作用により、ユーザーに製品開発の自由度を与え、さらにユーザー専用のガラスマスク作製の必要がないため従来よりも短納期での製品開発が可能となる。

0030

また、不揮発性記憶装置に格納されている回路機能を切り換えるオプションスイッチのデータ内容を取り出す際、不揮発性記憶装置のデータを揮発性記憶装置に自動制御回路にて転送を行い以後揮発性記憶装置のデータを使用するため、このような固定データが多量にある場合その都度中央演算処理装置CPUを介してデータを読み出す必要がなく、その際の面倒なシーケンスを行うことがなくなりソフトウエア効率を高めることが可能となる。

図面の簡単な説明

0031

図1本発明の実施形態を示すマイクロコンピュータの図。
図2本発明の別の実施形態を示すマイクロコンピュータの図。
図3本発明の別の実施形態の具体例を示すマイクロコンピュータの図。

--

0032

S1・・・スイッチの端子
S2・・・スイッチの端子2
SEL・・・Registorに格納されているスイッチのセレクタ信号
DDR・・・揮発性記憶装置へのアドレス信号
CE・・・揮発性記憶装置の書き込み制御信号
CTRL・・・不揮発性記憶装置からの読み出し制御信号
TR1・・・MOS型Nチャンネル電界効果トランジスタ
TR2・・・MOS型Nチャンネル電界効果トランジスタ
TR3・・・MOS型Nチャンネル電界効果トランジスタ
TR4・・・MOS型Nチャンネル電界効果トランジスタ
TR5・・・MOS型Nチャンネル電界効果トランジスタ
TR6・・・MOS型Pチャンネル電界効果トランジスタ
IN1・・・否定論理ゲート
IN2・・・否定論理ゲート
A点・・・・メモリ回路正論理出力側ノード
B点・・・・メモリ回路の負論理出力側ノード
C点・・・・データ比較回路の出力ノード
WL・・・メモリセルデータ書き込みを制御する信号(Hiレベルでメモリセルにデータ書き込み可能)
BL・・・メモリセルの正論理入出力線兼外部正論理比較データ入力線
XBL・・・メモリセルの負論理入出力線兼外部負論理比較データ入力線
XPRCG・・・プリチャージ信号
VCC・・・プラス極性電源
GND・・・グランドレベル電源

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ