図面 (/)

技術 論理回路の検証カバレッジ評価方法

出願人 株式会社東芝
発明者 西宏晃
出願日 1999年6月29日 (20年4ヶ月経過) 出願番号 1999-184250
公開日 2001年1月19日 (18年10ヶ月経過) 公開番号 2001-014365
状態 特許登録済
技術分野 デバッグ/監視 CAD 電子回路の試験 電子回路の試験
主要キーワード 等価比較 代入演算 活性化回数 テストスイート 検証テスト 補償範囲 アンカバー コントロールフロー
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2001年1月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

論理回路機能テストをする際に用いられるテストデータカバレッジを評価する際、検証テストカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことによって、不要なシミュレーション等の作業を省略する。

解決手段

カバレッジ評価ステム10は、レジスタ転送レベルRTL)記述3を取り込む入力手段と、検証スイート4を入力する手段と、機能テストカバレッジを計測する機能テストカバレッジ計測装置1と、RTLを簡単化するRTL簡単化装置2と、変換された検証スイート5を出力する出力手段とから概略構成される。この出力される検証スイート5は、入力された検証スイート4に含まれるテストベクトルのうち、RTL記述3の冗長な部分に関する不要なものを削除することによって生成する。

概要

背景

従来、RTL記述で設計された論理回路モデルは、一般的に、検証スイートテストベクトル)をシミュレータに入力して検証を行う。この検証の進捗は、RTL記述にかかれた論理式条件文活性化、有限状態機械の各状態の網羅率、さらに状態間の遷移が既存の検証スイートでカバー補償)されているかで判断される。そして、このカバレッジ補償範囲)を計測するカバレッジ評価CAD)ツールが開発されている。

概要

論理回路の機能テストをする際に用いられるテストデータのカバレッジを評価する際、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことによって、不要なシミュレーション等の作業を省略する。

カバレッジ評価システム10は、レジスタ転送レベルRTL)記述3を取り込む入力手段と、検証スイート4を入力する手段と、機能テストカバレッジを計測する機能テストカバレッジ計測装置1と、RTLを簡単化するRTL簡単化装置2と、変換された検証スイート5を出力する出力手段とから概略構成される。この出力される検証スイート5は、入力された検証スイート4に含まれるテストベクトルのうち、RTL記述3の冗長な部分に関する不要なものを削除することによって生成する。

目的

詳述すると、カバレッジを計測する目的は、アンカバーの(不活性な)記述のテストベクトルを追加することにあるため、例えば、設計が下流に進んで回路結線素子として存在しないものが含まれていた場合であっても、この存在しない結線や素子を検証するためのテストを追加することになってしまう。

そこで、本発明は上記事情に鑑みて成されたものであり、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことができる論理回路の検証カバレッジ評価方法、評価システム及び評価プログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを課題とする。

効果

実績

技術文献被引用数
1件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

レジスタ転送仕様、及び機能検証用の検証スイートを入力することによって、論理回路機能テスト検証カバレッジを評価する方法において、前記レジスタ転送仕様の冗長な部分を考慮して、前記検証カバレッジを計測することを特徴とする論理回路の検証カバレッジ評価方法

請求項2

請求項1に記載された論理回路の検証カバレッジ評価方法において、前記冗長な部分の考慮は、前記レジスタ転送仕様に関するデータフローグラフコントロールフローグラフを生成し、これに基づいて前記冗長な部分を発見をする処理を含むものであることを特徴とする論理回路の検証カバレッジ評価方法。

請求項3

請求項1又は2に記載された論理回路の検証カバレッジ評価方法において、前記検証カバレッジの計測は、前記冗長な部分を考慮し、既存の前記検証スイートに含まれる無効なテストベクトルを検出し、この無効なテストベクトルを既存の前記検証スイートから削除する処理を含むものであることを特徴とする論理回路の検証カバレッジ評価方法。

請求項4

請求項3に記載された論理回路の検証カバレッジ評価方法において、前記冗長な部分に関するテストベクトルだけを、既存の前記検証スイートから削除することを特徴とする論理回路の検証カバレッジ評価方法。

請求項5

論理回路の機能テストの検証カバレッジを評価する検証カバレッジ評価システムであって、前記論理回路のレジスタ転送仕様、及び機能検証用のテストベクトルからなる検証スイートを入力する入力手段と、前記レジスタ転送仕様の冗長な部分を検出する検出手段と、前記検出手段による検出結果に基づいて、前記検証スイートに含まれるテストベクトルのうち無効なテストベクトルを削除し、新たな検証スイートを生成する簡単化手段とからなることを特徴とする論理回路の検証カバレッジ評価システム。

請求項6

請求項5に記載された論理回路の検証カバレッジ評価システムにおいて、前記検出手段は、前記レジスタ転送仕様に関するデータフローグラフ、コントロールフローグラフを生成し、これに基づいて前記冗長な部分を発見をするものであることを特徴とする論理回路の検証カバレッジ評価システム。

請求項7

論理回路の機能テストの検証カバレッジを評価するプログラムを記録したコンピュータ読み取り可能な記録媒体において、該プログラムは、前記論理回路のレジスタ転送仕様、及びテストベクトルを入力するステップと、前記レジスタ転送仕様の冗長な部分を発見をするステップと、前記冗長な部分を考慮し、前記テストベクトルのうち無効なものを検出するステップと、この無効なテストベクトルを前記検証スイートから削除して新たな検証スイートとして出力するステップとを含むものであることを特徴とする論理回路の検証カバレッジ評価プログラムを記録したコンピュータ読み取り可能な記録媒体。

請求項8

請求項7に記載された論理回路の機能テストの検証カバレッジを評価するプログラムを記録したコンピュータ読み取り可能な記録媒体において、該プログラムは、前記レジスタ転送仕様に関するデータフローグラフ、コントロールフローグラフを生成するステップと、生成された前記データフローグラフ及び前記コントロールフローグラフに基づいて、前記レジスタ転送仕様の冗長な部分を発見をするステップとを含むものであることを特徴とする論理回路の検証カバレッジ評価プログラムを記録したコンピュータ読み取り可能な記録媒体。

技術分野

0001

本発明は、論理回路検証カバレッジ計測方法に関し、特に、論理回路のレジスタ転送レベル(以下RTL記述で検証カバレッジを計測するにあたり、RTL記述の最適化を行うことを特徴とした検証カバレッジ評価方法に関するものである。

背景技術

0002

従来、RTL記述で設計された論理回路のモデルは、一般的に、検証スイートテストベクトル)をシミュレータに入力して検証を行う。この検証の進捗は、RTL記述にかかれた論理式条件文活性化、有限状態機械の各状態の網羅率、さらに状態間の遷移が既存の検証スイートでカバー補償)されているかで判断される。そして、このカバレッジ補償範囲)を計測するカバレッジ評価CAD)ツールが開発されている。

発明が解決しようとする課題

0003

しかしながら、上述したRTL記述は人が設計するため、論理や機能として冗長な記述(論理合成後に論理簡単化若しくは削除される記述)が存在することがある。

0004

従来のカバレッジ評価ツールは、この冗長な記述を無視して検証スイートのカバレッジ評価を行うものであるため、このような評価結果に基づいてテストを追加すると、RTLから論理合成で生成された回路では、実際に存在しない回路のテスト、すなわち不要なテストを生成することとなる。

0005

詳述すると、カバレッジを計測する目的は、アンカバーの(不活性な)記述のテストベクトルを追加することにあるため、例えば、設計が下流に進んで回路の結線素子として存在しないものが含まれていた場合であっても、この存在しない結線や素子を検証するためのテストを追加することになってしまう。

0006

その結果、不要なテストが生成された場合には、この不要なテストについてもシミュレーション等を行わなければならないため、本来的には不要な作業が増大し、これに伴って論理回路の検証に要する時間が長期化するとともに、検証作業が繁雑となり多大な労力を費やさなければならないという問題が生じていた。

0007

そこで、本発明は上記事情に鑑みて成されたものであり、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことができる論理回路の検証カバレッジ評価方法、評価システム及び評価プログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを課題とする。

課題を解決するための手段

0008

上記の課題を達成するために本発明は、レジスタ転送仕様、及び機能検証用の検証スイートを入力することによって、論理回路の機能テストの検証カバレッジを評価する方法において、前記レジスタ転送仕様の冗長な部分を考慮して、前記検証カバレッジを計測するものである。

0009

また、他の発明は、論理回路の機能テストの検証カバレッジを評価する検証カバレッジ評価システムであって、前記論理回路のレジスタ転送仕様、及び機能検証用のテストベクトルからなる検証スイートを入力する入力手段と、前記レジスタ転送仕様の冗長な部分を検出する検出手段と、前記検出手段による検出結果に基づいて、前記検証スイートに含まれるテストベクトルのうち無効なテストベクトルを削除し、新たな検証スイートを生成する簡単化手段とからなるものである。

0010

さらに、他の発明は、論理回路の機能テストの検証カバレッジを評価するプログラムを記録したコンピュータ読み取り可能な記録媒体において、該プログラムは、前記論理回路のレジスタ転送仕様、及びテストベクトルを入力するステップと、前記レジスタ転送仕様の冗長な部分を発見をするステップと、前記冗長な部分を考慮し、前記テストベクトルのうち無効なものを検出するステップと、この無効なテストベクトルを前記検証スイートから削除して新たな検証スイートとして出力するステップとを含むものである。

0011

これらの発明によれば、例えばデータフローグラフコントロールフローグラフを生成するなどして、レジスタ転送仕様に含まれる冗長な部分を発見し、この冗長な部分を考慮して検証スイートに含まれる無効なテストベクトルを削除等して検証カバレッジを評価するため、レジスタ転送仕様に含まれる冗長な部分に基づく、無駄なテストケース等が追加されるのを防止することができ、不要な作業を省略することができる。

0012

即ち、本発明によれば、データフローコントロールフローにおいて冗長な記述を簡単化できるので、冗長な記述を的確に見出し削除するので、正確なカバレッジが計測できるという効果がある。また、カバレッジツールにおいてテストデータと各ノードアークを関連付けてカバレッジが評価できるので、冗長なノードを発見してそれを削除した場合、そのノードを活性化するパタンだけを削除できるという効果がある。

発明を実施するための最良の形態

0013

(カバレッジ評価システムの構成)以下、この発明に係るカバレッジ評価方法を実現するシステムの実施形態について説明する。図1は、本実施形態に係るカバレッジ評価システム10の構成を示すブロック図である。

0014

同図に示すように、本実施形態に係るカバレッジ評価システム10は、レジスタ転送レベル(RTL)記述3を取り込む入力手段と、検証スイート4を入力する手段と、機能テストカバレッジを計測する機能テストカバレッジ計測装置1と、RTL記述を簡単化するRTL簡単化装置2と、変換された検証スイート5を出力する出力手段とから概略構成される。

0015

前記RTL記述3は、設計の対象となる論理回路のモデルであり、レジスタ転送仕様等の記述を含むものである。また、前記検証スイート4は、設計の対象となる論理回路の機能を検証するための複数テストデータ(ベクトル)の集合体である。

0016

前記機能テストカバレッジ計測装置1は、RTL記述3を取り込み、構文木を生成し、RTL記述3に含まれる変数演算、条件文、ループ文等を解析して、コントロールデータフローグラフCDFG)を生成するものである。この、コントロールデータフローグラフとは、演算をノード、演算間のデータの流れをエッジとしたグラフである。

0017

また、この機能テストカバレッジ計測装置1は、前記CDFGを基に、値保持に必要なレジスタ割り付け、さらには、有限状態機械を認識し、状態、状態間の遷移、遷移を起こす条件を作成する。なお、このCDFGでは、ポートや信号、論理/機能演算子左辺信号への代入及びIFやCASE等の条件をノードとして表現し、またノード間の結線をアークとして内部形式で表現する。

0018

そして、機能テストカバレッジ計測装置1では、検証スイート4と、この内部データとを用いて、設計対象である論理回路モデルについて実際にシミュレーションを行い、各ノードとアークが活性化(0、1の値でトグル)されたところを抽出し、この抽出された部分については検証がカバー(補償)されているものとして評価する。

0019

一方、前記RTL簡単化装置2は、機能テストカバレッジ計測装置1による評価結果に基づいて、検証スイート4に含まれるテストデータの中から、冗長なRTL記述の文に関するテストデータを抽出し、これについて無効であるか否かを判断し、無効であると判断したときには、抽出したテストデータを検証スイート4から削除するものである。

0020

これによって、カバレッジの総和に寄与しないテストデータは、入力された検証スイート4から削除されることになる。そして、不要なテストデータが削除された検証スイート4は、簡単化された新たな検証スイート5として、出力手段から出力される。

0021

(カバレッジ評価システムの動作)次いで、上述したカバレッジ評価システム10の動作処理概要について、図2を用いて詳細に説明する。先ず、同図に示すように、RTL記述3が読み込まれることにより評価処理が開始される(Step200)。すなわち、入力手段を介して、機能仕様が記述されたRTL記述3が入力され、解析が開始される(Step201)。

0022

次いで、かかる解析結果に基づいて、代入演算をノードとして変数や演算をノードする文毎に作成されるデータ構造である構文木を作成する(Step202)。また、この構文木に基づいて、CDFGを生成する(Step203)。

0023

その後、RTL簡単化装置2において、前記構文木やCDFGを用いて、RTL記述13中の冗長なノードとアークを削除し、RTL記述を簡単化する(Step204)。

0024

そして、この簡単化後のデータを用いて機能テストカバレッジを計測し(Step205)、データベースにノードと活性化パタンの関係を保存し、これに基づいて、機能テストカバレッジの総和に寄与しないテストデータ(機能テスト)を探し削除し(Step206)、プログラムを終了する(Step207)。なお、このようにして不要なテストデータが削除された検証スイートは、簡単化された新たな検証スイート5として生成され、必要に応じて出力手段から出力される。

0025

(データフローグラフの作成処理及び簡単化処理)次に、上述したデータフローグラフ(DFG)の作成及び簡単化処理について説明する。数1は、RTL記述(VHDL)の一例である。

0026

ID=000003HE=210 WI=110 LX=0500 LY=0300
同数式において、Clockはクロック信号であり、Resetはレジスタのリセット信号である。状態は3つありINIは初期状態でST0とST1が設定されている。また、プロセス文のブロックのSTREG1が状態レジスタであり、FSM1が有限状態機械、REGが複数のデータレジスタである。なお、RTL記述では、有限状態機械とデータパスを別のプロセス文で表現することも可能であり、本発明は、この記述に限定されるものではない。

0027

なお、上記有限状態機械とは、制御ステップに対応したステートを持ち、各状態におけるデータ加工を記述したものである。状態ST0ではaとbの加算、またST1ではその加算の結果とb−cの結果の加算を行っている。

0028

図3は、上記RTL記述のデータフローグラフ(DFG)であり、構文木をトレースしデータと演算の順番をもとに生成したものである。なお、同図において、コントロールデータフローも内部データとしては持っているが、本実施形態では簡単のため省略している。

0029

同図において、DFGは、ノードN1〜N17間をアーク(黒丸間の結線)で接続して構成され、図中点線より上方のノードN1〜N14が状態ST0に属し、点線より下方のノードN15〜N17が状態ST1に属する。そして、このDFGにおいて、冗長なノードやアークは簡単化則で削除することができる。

0030

例えばノードN6(t_equal)はレジスタで値を保持されるが、実際に使用されるのは状態ST1なので、状態ST0においては削除することができる。従って、簡単化後のデータフローは、図4に示すように、ノードN6は省略することができる。また、このときノードN5、すなわち1ビットの1とのEQ等価比較)は、1とのAND(論理積)になることから、ノードN1〜N3(Cnd AND bcd)とのANDに吸収される。

0031

これらの結果、ノードN4〜N6は削除されることとなり、このレジスタを活性化するテストは不要になる。すなわち、機能テストの検証カバレッジにおいては、ノードとアークの値が、例えば1から0或いは0から1というように、ノードの値を活性化させるようにテストデータを用意する必要があることから、上記の例のようにノードが削除されると、そのノードだけを活性化させていたテストデータは不要になり、削除することができ、簡単化を行うことができる。

0032

ここで、前記簡単化について詳述する。かかるテストカバレッジの評価は、具体的には、入力テストシーケンスに対してモデルのすべてのノードとアークに関してXから0へ、Xから1へ、0から1へ、1から0に変化する回数計数する。ここで、0,1,Xは3つの論理値を表し、Xは1若しくは0を示す。ノードNiの活性化回数の計数については、例えば以下の式により行うことができる。

0033

Ni(x-0 Actcnt)+Ni(x-1 Actcnt)+Ni(0-1 Actcnt)+Ni(1-0 Actcnt) −(1)
ここで、Ni(x-0 Actcnt)は、ノードNiが論理値Xから0へ変化した回数を意味し、x−1、0−1、1−0も同様である。

0034

また、アークiの活性化回数の計数については、例えば以下の式により行うことができる。

0035

Ai(x-0 Actcnt)+Ai(x-1 Actcnt)+Ai(0-1 Actcnt)+Ai(1-0 Actcnt) −(2)
ここで、Ai(x-0 Actcnt)は、アークAiが論理値Xから0へ変化した回数を意味し、x−1、0−1、1−0も同様である。

0036

そして、カバレッジの総和は、(1)の式をすべてのノードに関して積算した値と、(2)の式についてすべてのアークに関してその値とを積算したものである。

0037

簡単化に際しては、各テストパタンが活性化に寄与したノードとアークの関連をデータベースに保存する。例えば、ノードNiは、パタンPT1とPT3とで活性化されることを下記のように関係付けて保存する。

0038

(Ni:PT1、PT3) −
かかるデータベースを参照することによって、活性化の係数総計に寄与しないテストベクトルから、削除の対象となるパタンを選ぶ。なお、このとき、通常は、削除されたノードを活性化させるパタンは、他のノードも活性化させることが多いが、その他のノードが他のパタンにより活性化できる場合は、削除対象とする。

0039

例えば、ノードNiが削除された場合、上記関係からパタンPT1とPT3を選び、他のノードNi=/iの関係でPT1とPT3が使用されたかどうか調べ、PT3が使用されていない場合はPT3が削除できる。

0040

なお、本実施例では典型的なカバレッジ評価方法を引用して説明したが、本発明は、RTL記述の個別の記述や、テストスイートの記述(本実施形態では示していない。)や、前述の(1)と(2)式の3値モデルの活性化回数の計算式に限定されるものではない。さらには、本実施形態では、データフローグラフをベースに説明してきたが、制御を表す有限状態機械の活性化率の計算は、各状態をノード、各状態間の遷移をアークとみなせば本実施形態と同様に計算することができる。そしてさらに、RTL記述の各行をノード、行間つながりをアークとみなせば、RTL記述の行の活性化率の計算へも本手法を使用することができる。

0041

(カバレッジ評価プログラム)なお、上述したカバレッジ評価システムは、上述した図2に示すフローチャートの各ステップを有するカバレッジ評価プログラムを作成し、これをパーソナルコンピュータ等の汎用機インストールすることによって実現することができる。

0042

具体的には、該プログラムは、RTL記述(レジスタ転送仕様)、及び検証スイートを入力するステップと、RTL記述の冗長な部分を発見をするステップと、冗長な部分を考慮し、検証スイートに含まれるテストベクトルのうち無効なものを検出するステップと、この無効なテストベクトルを前記検証スイートから削除して新たな検証スイートとして出力するステップとから概略構成する。

0043

なお、かかるカバレッジ評価プログラムにおいても、RTL記述の冗長な部分を考慮するために、RTL記述に関するデータフローグラフ、コントロールフローグラフを生成し、生成されたデータフローグラフ及びコントロールフローグラフに基づいて、RTL記述の冗長な部分を発見をするステップを設けてもよい。

0044

そして、このようなカバレッジ評価プログラムは、図5に示すような、汎用コンピュータ15で読み取り可能な記録媒体16〜19に記録することができる。すなわち、同図に示すような、フロッピーディスク16やカセットテープ19等の磁気記録媒体、若しくはCD−ROM17等の光ディスクの他、RAMカード18などのコンピュータで読み取り可能な記録媒体に記録することができる。

0045

このようなカバレッジ評価プログラムを記録したコンピュータ読み取り可能な記録媒体によれば、論理回路の機能検証テストでカバーされていない記述を正確に計測し、不要なテストが作成されることを防ぐことができるという有用なソフトウェアの保存、運搬及びインストールを容易に行うことができ、論理回路の検証をより迅速且つ簡便なものとすることができる。

発明の効果

0046

本発明に係る論理回路の検証カバレッジ評価方法、評価システム及び評価プログラムを記録したコンピュータ読み取り可能な記録媒体によれば、論理回路の機能テストの際、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことができ、論理回路の機能検証に要する時間や労力を軽減することができる。

図面の簡単な説明

0047

図1本発明の実施形態に係る論理回路の検証カバレッジ評価システムの概略構成を示すブロック図である。
図2本発明の実施形態に係る論理回路の検証カバレッジ評価方法の手順を示すフロー図である。
図3本発明の実施形態に係るデータフローグラフの簡単化処理を示す説明図であり、簡単化する前の状態を示すものである。
図4本発明の実施形態に係るデータフローグラフの簡単化処理を示す説明図であり、簡単化した後の状態を示すものである。
図5本発明の実施形態に係る論理回路の検証カバレッジ評価プログラムを記録したコンピュータ読み取り可能な記録媒体を示す説明図である。

--

0048

1…機能テストカバレッジ計測装置、2…RTL簡単化装置、3…RTL記述
4…検証スイート(簡単化処理前)、5…検証スイート(簡単化処理後)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士通株式会社の「 検証プログラム、検証方法及び検証装置」が 公開されました。( 2019/09/12)

    【課題】経路検証時の計算量を削減する検証プログラム、検証方法及び検証装置を提供する。【解決手段】検証プログラムは、装置に配置される紐状部品又は帯状部品の中心経路に近似する線の構成点に、当該構成点を包含... 詳細

  • キヤノン株式会社の「 情報処理装置及びその制御方法、並びにプログラム」が 公開されました。( 2019/09/12)

    【課題】情報処理装置内でイベントログを効率的にバッファリングしながら、サーバ装置に適合したデータ形式でイベントログを送信する技術を提供する。【解決手段】構造化モジュール403,405,421は、MFP... 詳細

  • NECプラットフォームズ株式会社の「 通信装置及び通信システム」が 公開されました。( 2019/09/12)

    【課題】サーバとストレージ装置との間でファイバーチャネル回線を通じて送受される情報が喪失された際のIO処理の遅延を軽減し得るストレージシステム等の提供。【解決手段】通信装置は、送信元が送信した情報群に... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ