図面 (/)

技術 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法

出願人 大日本印刷株式会社
発明者 佐々木将人
出願日 1999年5月18日 (20年2ヶ月経過) 出願番号 1999-136705
公開日 2000年11月30日 (18年7ヶ月経過) 公開番号 2000-332146
状態 特許登録済
技術分野 IC用リードフレーム 半導体または固体装置のマウント
主要キーワード 横断面形 熱剥離フィルム 貴金属単独 腐蝕液 外枠部材 実装作業性 Pdめっき層 TSO
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年11月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

半導体素子占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供する。

解決手段

薄膜状の内部端子と柱状の外部端子とを一体的に有し内部端子面を同一方向に向けて略一平面上に位置するように電気的に独立して配設した複数の端子部と、この端子部が配設された空間の略中央に回路形成面側が内部端子面と同一方向を向くように電気的に独立して配置された半導体素子と、各端子部の内部端子と半導体素子の端子とを電気的に接続するボンディングワイヤと、各端子部の外部端子の先端側を外部に露出させるように端子部、半導体素子およびボンディングワイヤを封止する封止部材と、を備える樹脂封止型半導体装置とした。

概要

背景

近年、半導体装置は、高集積化や小型化技術の進歩、電気機器高性能化と軽薄短小化の傾向(時流)から、LSIのASICに代表されるように、ますます高集積化、高機能化になってきている。

これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、SOJ(Small Outline J−Leaded Package)やQFP(Quad Flat Package)のような表面実装型パッケージを経て、TSOP(Thin Small OutlinePackage)の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の3次元化によるチップ収納効率向上を目的としたLOC(Lead On Chip)の構造へと進展してきた。

しかし、樹脂封止型半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界見えてきた。

概要

半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供する。

薄膜状の内部端子と柱状の外部端子とを一体的に有し内部端子面を同一方向に向けて略一平面上に位置するように電気的に独立して配設した複数の端子部と、この端子部が配設された空間の略中央に回路形成面側が内部端子面と同一方向を向くように電気的に独立して配置された半導体素子と、各端子部の内部端子と半導体素子の端子とを電気的に接続するボンディングワイヤと、各端子部の外部端子の先端側を外部に露出させるように端子部、半導体素子およびボンディングワイヤを封止する封止部材と、を備える樹脂封止型半導体装置とした。

目的

本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
3件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

薄膜状の内部端子と柱状の外部端子とを一体的に有する複数の端子部が前記内部端子面を同一方向に向けて略一平面上に位置するように電気的に独立して配設され、該端子部が配設された空間の略中央に回路形成面側が前記内部端子面と同一方向を向くように半導体素子が電気的に独立して配置され、各端子部の内部端子と半導体素子の端子とがボンディングワイヤにより電気的に接続され、各端子部の外部端子の先端側を外部に露出させるように前記端子部、半導体素子およびボンディングワイヤが封止部材により封止されていることを特徴とする樹脂封止型半導体装置

請求項2

前記半導体素子の回路形成面と反対面側に電気絶縁性樹脂層を有し、該樹脂層が裏面側に露出していることを特徴とする請求項1に記載の樹脂封止型半導体装置。

請求項3

金属製の平板状の基部と、該基部の一方の面の半導体素子搭載用領域の外側に所定のパターンで配設された複数の金属製の柱状凸部と、該柱状凸部の上端面に設けられた導電性の薄膜と、を備えることを特徴とする回路部材

請求項4

前記基部の半導体素子搭載用領域の少なくとも一部に電気絶縁性の接着部材が設けられていることを特徴とする請求項3に記載の回路部材。

請求項5

金属製の基板レジストパターンを形成するパターン形成工程と、基板の露出面に導電性の薄膜を形成する薄膜形成工程と、前記レジストパターンを剥離除去し、前記薄膜をマスクとして前記基板をハーフエッチングするエッチング工程と、を有することを特徴とする回路部材の製造方法。

請求項6

請求項3または請求項4に記載の回路部材の半導体素子搭載用領域に半導体素子の回路形成面と反対面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の導電性の薄膜と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、前記薄膜、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、前記回路部材の基部および柱状凸部を溶解除去するエッチング工程と、前記柱状凸部が溶解除去され前記薄膜が露出した状態で形成された凹部に導電性材料充填して、前記薄膜からなる内部端子と前記導電性材料からなる柱状の外部端子とが一体化してなる端子部を形成する充填工程と、を備えることを特徴とする樹脂封止型半導体装置の製造方法。

請求項7

前記充填工程は、導電性材料として半田ペーストを使用し、前記凹部に充填した半田ペーストを固化するために加熱するリフロー工程を有することを特徴とする請求項6に記載の樹脂封止型半導体装置の製造方法。

請求項8

回路部材として、半導体素子搭載領域と該領域に対応した複数の薄膜からなる組み合わせを複数組備える回路部材を使用し、前記充填工程の後に、各半導体素子ごとに分離する分離工程を備えることを特徴とする請求項6または請求項7に記載の樹脂封止型半導体装置の製造方法。

請求項9

前記分離工程は、金型を用いた打ち抜き工程であることを特徴とする請求項8に記載の樹脂封止型半導体装置の製造方法。

請求項10

前記分離工程は、ダイサーを用いたダイシング工程であることを特徴とする請求項8に記載の樹脂封止型半導体装置の製造方法。

技術分野

0001

本発明は半導体素子を搭載した樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法に関する。

背景技術

0002

近年、半導体装置は、高集積化や小型化技術の進歩、電気機器高性能化と軽薄短小化の傾向(時流)から、LSIのASICに代表されるように、ますます高集積化、高機能化になってきている。

0003

これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、SOJ(Small Outline J−Leaded Package)やQFP(Quad Flat Package)のような表面実装型パッケージを経て、TSOP(Thin Small OutlinePackage)の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の3次元化によるチップ収納効率向上を目的としたLOC(Lead On Chip)の構造へと進展してきた。

0004

しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界見えてきた。

発明が解決しようとする課題

0005

このため、近年、エリアアレー状に配設された半田ボールにより回路基板実装可能なBGA(Ball Grid Array)タイプの樹脂封止型半導体装置が開発されている。

0006

しかし、このようなBGAタイプの樹脂封止型半導体装置は、半田ボールを用いることにより、回路基板への実装時の信頼性に優れるものの、半田ボール搭載工程において高価な搭載装置およびマスクが必要であり、さらに、半田ボール自体のコストが高く、半導体装置の製造コスト低減に支障を来していた。

0007

本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

0008

このような目的を達成するために、本発明の樹脂封止型半導体装置は、薄膜状の内部端子と柱状の外部端子とを一体的に有する複数の端子部が前記内部端子面を同一方向に向けて略一平面上に位置するように電気的に独立して配設され、該端子部が配設された空間の略中央に回路形成面側が前記内部端子面と同一方向を向くように半導体素子が電気的に独立して配置され、各端子部の内部端子と半導体素子の端子とがボンディングワイヤにより電気的に接続され、各端子部の外部端子の先端側を外部に露出させるように前記端子部、半導体素子およびボンディングワイヤが封止部材により封止されているような構成とした。

0009

また、本発明の樹脂封止型半導体装置は、前記半導体素子の回路形成面と反対面側に電気絶縁性樹脂層を有し、該樹脂層が裏面側に露出しているような構成とした。

0010

本発明の回路部材は、金属製の平板状の基部と、該基部の一方の面の半導体素子搭載用領域の外側に所定のパターンで配設された複数の金属製の柱状凸部と、該柱状凸部の上端面に設けられた導電性の薄膜と、を備えるような構成とした。

0011

また、本発明の回路部材は、前記基部の半導体素子搭載用領域の少なくとも一部に電気絶縁性の接着部材が設けられているような構成とした。

0012

本発明の回路部材の製造方法は、金属製の基板レジストパターンを形成するパターン形成工程と、基板の露出面に導電性の薄膜を形成する薄膜形成工程と、前記レジストパターンを剥離除去し、前記薄膜をマスクとして前記基板をハーフエッチングするエッチング工程と、を有するような構成とした。

0013

本発明の樹脂封止型半導体装置の製造方法は、上述の回路部材の半導体素子搭載用領域に半導体素子の回路形成面と反対面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の導電性の薄膜と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、前記薄膜、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、前記回路部材の基部および柱状凸部を溶解除去するエッチング工程と、前記柱状凸部が溶解除去され前記薄膜が露出した状態で形成された凹部に導電性材料充填して、前記薄膜からなる内部端子と前記導電性材料からなる柱状の外部端子とが一体化してなる端子部を形成する充填工程と、を備えるような構成とした。

0014

また、本発明の樹脂封止型半導体装置の製造方法は、前記充填工程において導電性材料として半田ペーストを使用し、前記凹部に充填した半田ペーストを固化するために加熱するリフロー工程を有するような構成とした。

0015

また、本発明の樹脂封止型半導体装置の製造方法は、回路部材として、半導体素子搭載領域と該領域に対応した複数の薄膜からなる組み合わせを複数組備える回路部材を使用し、前記充填工程の後に、各半導体素子ごとに分離する分離工程を備えるような構成とした。

0016

さらに、本発明の樹脂封止型半導体装置の製造方法は、前記分離工程が金型を用いた打ち抜き工程であるような構成、あるいは、ダイサーを用いたダイシング工程であるような構成とした。

0017

このような本発明では、外部に露出している外部端子の先端側を用いて、樹脂封止型半導体装置を回路基板に実装することができ、この際の半導体装置の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。また、回路部材の半導体素子搭載用領域は基板をハーフエッチングして形成されているので、端子部が配設された空間の略中央に半導体素子を配設することができ、これにより半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが短いものとなる。

発明を実施するための最良の形態

0018

以下、本発明の実施の形態について図面を参照して説明する。

0019

回路部材
図1は本発明の回路部材の一実施形態を示す平面図、図2図1に示される回路部材のA−A線における縦断面図である。図1および図2において、本発明の回路部材1は、平板状の基部2と、この基部2の一方の面の半導体素子搭載用領域3の外側に所定のパターンで配設された複数の柱状凸部4と、この柱状凸部4の上端面4aに設けられた導電性の薄膜5とを備えている。

0020

基部2と柱状凸部4は共に金属製であり、柱状凸部4は基部2に一体的に形成されている。基部2の厚みは、使用する材料に応じて適宜設定することができ、例えば、50〜150μm程度とするこができる。また、柱状凸部4の形状は、図示例では横断面形状が長方形の角柱であるが、これに限定されるものではない。このような柱状凸部4の高さは、作製する樹脂封止型半導体装置の外部端子の高さに対応させて設定することができ、例えば、50〜150μmの範囲で設定する。そして、複数の柱状凸部4に両側を囲まれるように、長方形状の半導体素子搭載用領域3(図1鎖線で囲んで示した領域)が設けられている。

0021

このような基部2と柱状凸部4を構成する金属材料としては、導電性の薄膜5を形成する後述の材料よりもエッチングが容易な材料を選定することができ、例えば、42合金(Ni42%のFe合金)、銅、銅合金等を挙げることができる。

0022

導電性の薄膜5は、樹脂封止型半導体装置の内部端子となるものであり、Ag、Pt、Au等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とNi等の金属との積層薄膜(最外層貴金属層とする)である。このような薄膜5の厚みは0.5〜10μmの範囲で設定することができる。

0023

このような回路部材1では、半導体素子搭載用領域3に半導体素子が搭載された場合、この半導体素子は柱状凸部4が配設された空間の略中央に位置することになる。

0024

本発明の回路部材1は、図3に示されるように、基部2の半導体素子搭載用領域3の少なくとも一部に電気絶縁性の接着部材6を設けたものであってもよい。接着部材6は特に制限はなく、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス(宇部興産(株)製の電気絶縁性のベースフィルム)の両面にRXF((株)巴川製紙所製の接着剤)層を備えたUXIW((株)巴川製紙所製)のような両面接着テープを使用することができる。

0025

本発明の回路部材は、上述のような回路部材が複数連設されたもの、すなわち、半導体素子搭載領域3と、この領域3に対応した複数の薄膜5からなる組み合わせを複数組備える回路部材であってもよい。図4は、このような回路部材を示す断面図である。図4に示される回路部材1′は、図1および図2に示される回路部材1が、柱状凸部4の配列方向と直角方向(図の左右方向)に5個連設されたものである。すなわち、この回路部材1′は、平板状の基部2と、この基部2の一方の面に所定のピッチPで設定された5つの半導体素子搭載用領域3と、各半導体素子搭載用領域3に対応して外側に所定のパターンで配設された複数の柱状凸部4と、この柱状凸部4の上端面4aに設けられた導電性の薄膜5とを備えている。さらに、基部2の端部には外枠部材7が上端面7aに導電性薄膜5を備えた状態で形成されている。尚、上述の回路部材1および回路部材1′における端子数端子配列等は例示であり、本発明の回路部材がこれに限定されないことは勿論である。

0026

樹脂封止型半導体装置
図5図1および図2に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図、図6図5に示される樹脂封止型半導体装置のB−B線における縦断面図である。尚、樹脂封止型半導体装置の構成を理解しやすくするために、図5では封止部材を省略し、その輪郭仮想線(2点鎖線)で示している。

0027

図5および図6において、本発明の樹脂封止型半導体装置11は、所定の間隔で2列に配列された複数の端子部12と、端子部12が配列された空間の略中央に位置する半導体素子15と、半導体素子15の端子15aと端子部12とを接続するボンディングワイヤ17と、これらの端子部12とボンディングワイヤ17および半導体素子15とを封止する封止部材18とを備えている。

0028

端子部12は、薄膜状の内部端子13と柱状の外部端子14とを一体的に有するものであり、各端子部12は内部端子13面を同一方向に向けて略一平面上に位置するように電気的に独立して配設されている。内部端子13は、Ag、Pt、Au等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とNi等の金属との積層薄膜(最外層は貴金属層とする)であり、厚みは0.5〜10μm程度である。また、外部端子14は、封止部材18中に位置する埋没部14aと、樹脂封止型半導体装置11の裏面に突出するように露出する先端部14bとからなる。図示例では、埋没部14aは横断面形状が長方形の角柱であり、先端部14bは長屋ドーム状に突出している。この先端部14bの突出量は50〜150μm程度とすることが好ましい。このような外部端子14は、半田銅ペースト等の導電性金属材料により形成され、特に半田が好ましい。

0029

半導体素子15は、上記の複数の端子部12が配設された空間の略中央に、回路形成面側が内部端子13面と同一方向を向くように電気的に独立して配置されている。そして、各端子部12の内部端子13と半導体素子15の端子15aとがボンディングワイヤ17により電気的に接続されている。図示例では、半導体素子15の回路形成面と反対面側に電気絶縁性の樹脂層16が配設されており、この樹脂層16が樹脂封止型半導体装置11の裏面に露出している。封止部材18は、樹脂封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。

0030

このような樹脂封止型半導体装置11では、外部端子14の先端部14bが外部に露出しているので、BGA(Ball Grid Array)タイプの半導体装置となっている。そして、この外部端子14の先端部14bを用いて回路基板に実装した際の半導体装置11の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。これは、先端部14bの突出量(50〜150μm程度)は、半田ボールの直径(300〜750μm程度)よりも小さいことによる。また、端子部12が配設された空間の略中央に半導体素子15が配設されているので、内部端子13と半導体素子15の端子15aとが近接しており、このため内部端子13と端子15aとを電気的に接続するボンディングワイヤ17の長さが短いものとなる。尚、上述の樹脂封止型半導体装置11における端子数、端子配列等は例示であり、本発明の樹脂封止型半導体装置がこれに限定されないことは勿論である。

0031

回路部材の製造方法
次に、本発明の回路部材の製造方法について説明する。

0032

図7は、図4に示される本発明の回路部材1′を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図4に対応する回路部材の縦断面図で示してある。

0033

図7において、まず、パターン形成工程として、金属製の基板21の表面に耐めっき性をもつ感光性レジストを塗布、乾燥してレジスト層22を形成し、基板21の裏面に耐めっき性をもつフィルム23を固着する(図7(A))。次に、レジスト層22を所望のフォトマスクを介して露光した後、現像してレジストパターン22′を形成する(図7(B))。基板21としては、次の薄膜形成工程で形成する薄膜よりもエッチングが容易な材料を選定することができ、例えば、42合金(Ni41%のFe合金)、銅、銅合金等の金属基板(厚み100〜250μm)を使用することができる。この基板21は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、耐めっき性をもつ感光性レジストとしては、例えば、旭化成(株)製DFサンフォートAQ等を挙げることができ、耐めっき性をもつフィルム23としては、例えば、日東電工(株)製リバアルファ熱剥離フィルム)等のフィルムを挙げることができる。

0034

次いで、薄膜形成工程において、上記のレジストパターン22′とフィルム23をマスクとして、基板21の露出面に導電性の薄膜5を形成する(図7(C))。この薄膜5は、通常、電気めっきにより形成され、Ag、Pt、Au等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とNi等の金属との積層薄膜(最外層は貴金属層とする)である。このような薄膜5の厚みは0.5〜10μmの範囲で設定することができる。

0035

次に、エッチング工程において、上記のレジストパターン22′を剥離除去することにより露出した基板21を、薄膜5と耐めっき性をもつフィルム23をマスクとして腐蝕液でエッチングを行う(図7(D))。腐蝕液は、基板21の材質に応じて塩化第二鉄水溶液過硫酸アンモニウム等を使用し、例えば、基板21の両面からスプレーエッチングにて行うことができる。このエッチング工程におけるエッチング量は、回路部材1′の柱状凸部4の高さを決定するものであり、基板21の厚さ方向で貫通しないエッチング量とされ、いわゆるハーフエッチングが行われる。次いで、耐めっき性をもつフィルム23を剥離することにより、図4に示されるような回路部材1′が得られる。

0036

樹脂封止型半導体装置の製造方法
次に、本発明の樹脂封止型半導体装置の製造方法について説明する。図8は、図5および図6に示される本発明の樹脂封止型半導体装置を図4に示される本発明の回路部材1′を用いて製造する方法の一実施形態を示す工程図である。各工程は、上記の図4に対応する縦断面図で示してある。

0037

図8において、まず、回路部材1′の各半導体素子搭載領域3に、電気絶縁性の接着部材6(例えば、電気絶縁性のベースフィルムの両面に接着剤層を備えたテープ等)を介して半導体素子15を搭載する(図8(A)半導体素子搭載工程)。

0038

次に、搭載した半導体素子15の端子15aと回路部材1′の導電性の薄膜5とを、ボンディングワイヤ17で電気的に接続する(図8(B)ワイヤボンディング工程)。

0039

次いで、回路部材1′の薄膜5と半導体素子15およびボンディングワイヤ17とを樹脂材料18により封止する(図8(C)封止工程)。

0040

次に、上記の樹脂材料18で覆われていない回路部材1′の裏面側から基部2と柱状凸部4を腐蝕液により溶解除去する(図8(D)エッチング工程)。このエッチング工程によって柱状凸部4が溶解除去されて出現した凹部内には、薄膜5が露出している。

0041

上記のエッチング工程で出現した凹部内に導電材料を充填して、柱状の外部端子14を形成する(図8(E)充填工程)。導電材料の充填は、例えば、導電材料として半田ペーストを使用し、スクリーン印刷法により行うことができる。この場合、凹部に充填した半田ペーストを固化するために加熱するリフロー工程を付加することができる。このようにして形成された外部端子14は、柱状であり、樹脂材料(封止部材)18中に位置する埋没部14aと、外部に突出するように露出する先端部14bをもち、埋没部14aの先端は、回路部材1′の薄膜5と一体となっており、この薄膜5が内部端子13となる。これにより、薄膜状の内部端子13と柱状の外部端子14とを一体的に有する端子部12が形成される。

0042

図1および図2に示されるような回路部材1(半導体素子搭載領域3と、この領域3に対応した複数の薄膜5からなる組み合わせを1組備えたもの)を使用した場合、上記の充填工程により外部端子14を形成した段階で、図5および図6に示される本発明の樹脂封止型半導体装置11が得られる。

0043

一方、上述したような回路部材1′(半導体素子搭載領域3と、この領域3に対応した複数の薄膜5からなる組み合わせを複数組備える回路部材)を使用する場合、次に、各半導体素子ごとに分離することにより、図5および図6に示される本発明の樹脂封止型半導体装置11が得られる。このような分離工程では、各半導体素子に対応した領域の境界図8(E)に矢印で示される部位)で個々の半導体装置に分離し、また、外枠部材7を除去する。この分離工程は、金型を用いた打ち抜き、あるいは、ダイサーを用いたダイシングにより行うことができる。

0044

次に、具体的な実施例を挙げて本発明を更に詳細に説明する。

0045

(回路部材の作製)金属製の基板として厚み0.125mmの銅合金板(古河電気工業(株)製EFTEC64T−1/2H)を準備し、脱脂処理、洗浄処理を行った。次に、この銅合金板の表面側に、耐めっき性のある紫外線硬化型レジストフィルム(旭化成(株)製サンフォートAQ 厚み25μm)を貼り付け、銅合金板の裏面側に、耐めっき性のある樹脂フィルム(日東電工(株)製リバアルファ)を貼り付けた。次に、表面側のレジストフィルムを所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。(以上、パターン形成工程)

0046

次いで、銅合金板の表面のレジストパターンと裏面の樹脂フィルムをマスクとして、銅合金板の露出面に1μmのPdめっき層、5μmのNiめっき層、1μmのPdめっき層の3層構造からなる導電性の薄膜を形成した。(以上、薄膜形成工程)

0047

次に、表面側のレジストパターンを剥離除去し、上記の薄膜と耐めっき性をもつ樹脂フィルムをマスクとして銅合金板のエッチングを行った。このエッチングは腐蝕液として過硫酸アンモニウムを使用し、エッチング量は導電性の薄膜の間に露出している銅合金板のエッチング深さが100μmとなるハーフエッチングとした。(以上、エッチング工程)

0048

次いで、ホットプレート上で加熱(150℃、1分間)して裏面側の樹脂フィルムを剥離し、図4に示されるような回路部材を得た。この回路部材は、高さ100μmの複数の柱状凸部と、この柱状凸部の上端面に設けられた厚み7μmの導電性薄膜を備えたものである。

0049

(半導体装置の作製)上述のように作製した回路部材の半導体素子搭載領域に、電気絶縁性のダイアタッチフィルム(日本ゴアテックス(株)製アブソーボンド)を介して半導体素子(厚み約0.25mm)の回路形成面の反対側を固着して半導体素子を搭載した。(以上、半導体素子搭載工程)

0050

次いで、回路部材の導電性薄膜と、搭載した半導体素子(厚み0.25mm)の端子とを金ワイヤー(田中電子工業(株)製FA−30)により結線した。この場合、回路部材の薄膜と半導体素子の端子との段差は185μmであった。(以上、ワイヤボンディング工程)

0051

次に、回路部材の導電性薄膜と半導体素子と金ワイヤーを樹脂材料(日東電工(株)製MP−7400)で封止した。(以上、封止工程)

0052

その後、樹脂材料で覆われていない回路部材の裏面側から過硫酸アンモニウムを使用して回路部材のエッチングを行った。このエッチングは、回路部材の柱状凸部が溶解除去されて導電性薄膜が露出するまでとした。(以上、エッチング工程)

0053

次いで、エッチング工程で形成した凹部内に半田ペーストをスクリーン印刷法で充填し、加熱(230℃、2分間)によるリフロー工程で固化して外部端子を形成した。この外部端子は、上記の樹脂材料からなる封止部材中に埋没して導電性薄膜(内部端子)と一体化する柱状の埋没部(高さ100μm)と、外部に約50μm突出する先端部をもつものであった。(以上、充填工程)

0054

次に、ダイサーで所望の位置で断裁して個々の半導体装置を得た。このようにして作製した個々の樹脂封止型半導体装置は、外部端子数が16ピンであり、その外形寸法は5mm四方、厚みが0.5mmであり、非常に小型で薄いものであった。

0055

この樹脂封止型半導体装置を、半田ボールを使用しないで回路基板に実装し、温度サイクル試験(−45℃から+125℃までの温度変化を60分サイクルで繰り返す)を実施した結果、500サイクル経過しても何ら問題は生じなかった。

発明の効果

0056

以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、この回路基板の実装は樹脂封止型半導体装置の外部に露出している外部端子の先端側を用いて行うことができるので、従来の半田ボールを用いたBGA(Ball Grid Array)タイプの半導体装置と同様の実装作業性が得られるとともに、半田ボールを使用する場合に比べて実装された半導体装置の高さを低くすることができる。また、半田ボールの搭載装置や搭載用マスクおよび半田ボールが不要となるので、製造コストの低減が可能である。さらに、半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが従来の半導体装置に比べて短いものとなる。そして、本発明の回路部材を使用することにより、上記のような効果を奏する樹脂封止型半導体装置を容易に作製することができ、このような本発明の回路部材および半導体装置は、本発明の製造方法により簡便に製造することができる。

図面の簡単な説明

0057

図1本発明の回路部材の一実施形態を示す平面図である。
図2図1に示される回路部材のA−A線における縦断面図である。
図3本発明の回路部材の他の実施形態を示す縦断面図である。
図4本発明の回路部材の他の実施形態を示す縦断面図である。
図5図1に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図である。
図6図5に示される樹脂封止型半導体装置のB−B線における縦断面図である。
図7本発明の回路部材の製造方法の一実施形態を示す工程図である。
図8本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。

--

0058

1,1´…回路部材
2…基部
3…半導体素子搭載領域
4…柱状凸部
5…導電性の薄膜
6…電気絶縁性の接着部材
11…樹脂封止型半導体装置
12…端子部
13…内部端子
14…外部端子
15…半導体素子
17…ボンディングワイヤ
18…封止部材
21…金属製基板
22′…レジストパターン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 有限会社ナプラの「 柱状導体構造」が 公開されました。( 2019/05/23)

    【課題】シールド性、導電性、耐熱性に優れた柱状導体構造を提供する。【解決手段】基板100の厚み方向に設けられた貫通孔102内に導体を充填した柱状導体構造Aであって、柱状導体構造Aは、貫通孔102の壁面... 詳細

  • 三菱電機株式会社の「 電力用半導体装置」が 公開されました。( 2019/05/23)

    【課題】インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。【解決手段】電力用半導体装置1は、リードフレーム2のインナーリード6が接合さ... 詳細

  • 株式会社東芝の「 接合体、回路基板、および半導体装置」が 公開されました。( 2019/05/23)

    【課題・解決手段】接合体は、セラミックス部材と、接合層を介してセラミックス部材と接合された銅部材と、を具備する。接合層のナノインデンテーション硬さHITは、1.0GPa以上2.5GPa以下である。... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ