図面 (/)

この項目の情報は公開日時点(2000年10月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

多層配線構造において、配線長の短縮化配線直線化を図り、同時に放射ノイズ防止対策を施す。

解決手段

半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置が開示される。各半導体基板上には、絶縁層積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成される。複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり接続配線に対応して孔部がパターニング形成された導体層が形成されている。そして、半導体基板を常温ウエハ接合することにより各半導体基板に形成された接続配線が互いに接続されている。

概要

背景

半導体装置の分野において、従来、ノイズを解消するための電磁波ノイズシールドとしては、例えば特開平5−47767号公報等に記載されるように、半導体基板上の配線層の周囲を絶縁体を介して導電体包み込むようにして構成したものが知られている。

そしてさらに、特開平5−47943号公報等に見られるように、アナログデジタル混型半導体集積装置において、高周波デジタル信号線とノイズの影響を受けやすいアナログ信号線レイアウト上交差する部分で、デジタル信号線とアナログ信号線の間にシールド線を配置し、かつアナログ信号線の上下層及び側面にシールド線を配置することが行われている。

概要

多層配線構造において、配線長の短縮化配線直線化を図り、同時に放射ノイズ防止対策を施す。

半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置が開示される。各半導体基板上には、絶縁層積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成される。複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり接続配線に対応して孔部がパターニング形成された導体層が形成されている。そして、半導体基板を常温ウエハ接合することにより各半導体基板に形成された接続配線が互いに接続されている。

目的

本発明は、このような従来の実情に鑑みて提案されたものであり、多層配線構造において、配線長の短縮化、配線の直線化が可能であり、放射ノイズ防止対策も十分に施すことが可能な新規な半導体装置を提供することを目的とし、さらにはその製造方法を提供することを目的とする。

効果

実績

技術文献被引用数
2件
牽制数
12件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置において、各半導体基板上には、絶縁層積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成されるとともに、上記複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり上記接続配線に対応して孔部がパターニング形成された導体層が形成されており、上記半導体基板の接合により各半導体基板に形成された接続配線が互いに接続されていることを特徴とする半導体装置。

請求項2

上記半導体基板同士が常温接合技術により接合されていることを特徴とする請求項1記載の半導体装置。

請求項3

接合される一対の半導体基板の接合面にそれぞれ導体層が形成されており、これら導体層を構成する金属材料同士が接合されていることを特徴とする請求項1記載の半導体装置。

請求項4

接合される一対の半導体基板のうちの一方の半導体基板の接合面に導体層が形成されており、この導体層と他方の半導体基板の絶縁層とが接合されていることを特徴とする請求項1記載の半導体装置。

請求項5

上記他方の半導体基板において、導体層が絶縁層の中途位置に積層形成されていることを特徴とする請求項4記載の半導体装置。

請求項6

上記導体層は、接地層として機能することを特徴とする請求項1記載の半導体装置。

請求項7

上記導体層は、電源層として機能することを特徴とする請求項1記載の半導体装置。

請求項8

上記導体層は、半導体素子と電気的に接続されていることを特徴とする請求項1記載の半導体装置。

請求項9

上記導体層に形成される孔部の内径寸法は、上記接続配線を形成するために絶縁層に形成される孔部の内径寸法よりも大であることを特徴とする請求項1記載の半導体装置。

請求項10

接合面において互いに接続される接続配線は、上記導体層に設けられた孔部に絶縁材料を埋め込むことにより導体層と絶縁されていることを特徴とする請求項9記載の半導体装置。

請求項11

半導体素子が形成された複数の半導体基板同士を接合する半導体装置の製造方法において、半導体基板上に、絶縁層を積層形成し、この絶縁層に半導体素子の配線層と接続される接続配線を形成する工程と、上記複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面に導電材料よりなり上記接続配線に対応して孔部がパターニング形成された導体層を形成する工程と、各半導体基板の接合面を平滑化する工程と、重ね合わせた半導体基板の両側から圧縮荷重印加し、上記半導体基板同士を接合するとともに、各半導体基板に形成された接続配線を互いに接続する工程とを有することを特徴とする半導体装置の製造方法。

技術分野

0001

本発明は、半導体基板上の積層膜及び配線層固相接合を用いて接合一体化した半導体装置及びその製造方法に関するものであり、特に、放射ノイズを低減するための改良に関するものである。

背景技術

0002

半導体装置の分野において、従来、ノイズを解消するための電磁波ノイズシールドとしては、例えば特開平5−47767号公報等に記載されるように、半導体基板上の配線層の周囲を絶縁体を介して導電体包み込むようにして構成したものが知られている。

0003

そしてさらに、特開平5−47943号公報等に見られるように、アナログデジタル混型半導体集積装置において、高周波デジタル信号線とノイズの影響を受けやすいアナログ信号線レイアウト上交差する部分で、デジタル信号線とアナログ信号線の間にシールド線を配置し、かつアナログ信号線の上下層及び側面にシールド線を配置することが行われている。

発明が解決しようとする課題

0004

ところで、上記従来例では、同一半導体基板上の配線を絶縁体を介して導電体で包み込む構造にすることで放射ノイズの影響を防止している。この構造は、同一半導体基板上での放射ノイズを防止する点では有用である。

0005

しかしながら、多層配線半導体基板での放射ノイズを防止する対策を考えた場合、上記構造をそのまま採用することはできない。

0006

すなわち、多層配線半導体基板では、多層配線構造にするため、多層成膜プロセスを必要であり、多層成膜の層数の増加に従って、次第に多層成膜表面は凹凸状になり、平面平滑性が失われて行く。さらに層数を増して行くと、表面上の凹凸は激しくなり、プロセスにおける断線となる影響を及ぼす。したがって、上記シールド線の形成は困難である。

0007

そして、今後、半導体素子高速化がさらに進歩した場合、配線長の短縮化高密度化)と配線の直線化が必要になってくる。すなわち、このような高速化においては、放射ノイズレベルは高くなるため、放射ノイズ防止対策と同時に、配線長の短縮化(高密度化)と配線の直線化が必要となる。

0008

このことは、半導体基板の素子構造と密接な関係にあり、素子構造を取り巻く接地層電源層及び配線層から掘り下げて半導体素子の高速化を考えることが必要である。

0009

本発明は、このような従来の実情に鑑みて提案されたものであり、多層配線構造において、配線長の短縮化、配線の直線化が可能であり、放射ノイズ防止対策も十分に施すことが可能な新規な半導体装置を提供することを目的とし、さらにはその製造方法を提供することを目的とする。

課題を解決するための手段

0010

上述の目的を達成するために、本発明の半導体装置は、半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置において、各半導体基板上には、絶縁層積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成されるとともに、上記複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり上記接続配線に対応して孔部がパターニング形成された導体層が形成されており、上記半導体基板の接合により各半導体基板に形成された接続配線が互いに接続されていることを特徴とする。

0011

また、本発明の半導体装置の製造方法は、半導体素子が形成された複数の半導体基板同士を接合する半導体装置の製造方法において、半導体基板上に、絶縁層を積層形成し、この絶縁層に半導体素子の配線層と接続される接続配線を形成する工程と、上記複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面に導電材料よりなり上記接続配線に対応して孔部がパターニング形成された導体層を形成する工程と、各半導体基板の接合面を平滑化する工程と、重ね合わせた半導体基板の両側から圧縮荷重印加し、上記半導体基板同士を接合するとともに、各半導体基板に形成された接続配線を互いに接続する工程とを有することを特徴とする。

0012

本発明では、例えば、両基板素子を搭載したいずれもの半導体基板上に配線電極接地電極をそれぞれ設け、さらにこれらの半導体基板表面に絶縁層を設け、絶縁層の上に導体層である接地層を成膜し、これらの絶縁層及び接地層に孔部を形成し、この孔部に充填される導電材料を介して接地層電極と接地層を電気的に連絡する。この後、多層の成膜した両半導体基板表面を平滑平面化し、この後、両半導体基板の平滑平面同士を相対向させ、アライメント操作後、両基板に荷重を印加して接合する。

0013

この手法によって、すなわち、両基板間に接地層を形成することにより、一方の半導体基板上の各素子から発生した放射ノイズを接地層で吸収するとともに、他方の半導体基板上の各素子から発生した放射ノイズをやはり接地層で吸収し、互いに他方の半導体基板上の各素子への影響をなくすことが可能になり、あるいはこの逆も可能である。そして、両基板の間に両基板に共通の接地層を設けているので、両基板の接地配線を孔部を介して3次元的に行うことができ、接地配線長を短縮化できる。

0014

次に、両半導体基板に共通の接地層及び電源層を両半導体基板間に設ける事によって、すなわち一方の素子を搭載した半導体基板上に配線電極、接地電極及び電源電極をそれぞれ設け、さらに半導体基板表面に絶縁層、接地層及び絶縁層を順次成膜し、これらの絶縁層、接地層及び絶縁層に孔部を形成し、当該孔部内に導電体を充填し、それぞれ接地層は接地電極に電気的に連絡させ、他の孔部内の導電体は電源電極に、そしてもう一つの他の孔部内の導電体は配線電極にそれぞれ電気的に連絡させ、そして各孔部内接地配線、孔部内電源配線及び孔部内配線のいづれも絶縁体で互いに電気的に絶縁を取り、この後、平滑平面化する。

0015

そして、他方の素子と搭載した半導体基板上に配線電極、接地電極及び電源電極をそれぞれ設け、さらに半導体基板表面に絶縁層,電源層を順次成膜し、これらの絶縁層、電源層に孔部をそれぞれ形成し、孔部内に導電体を充填し、それぞれ接地層は接地電極に、他の孔部内の導電体は電源層に電気的に連結させ、そしてもう一つの他の孔部内の導電体は配線電極に電気的に連結させ、そして各孔部内の接地配線、孔部内電源配線及び孔部内配線のいづれも絶縁体で互いに電気的に絶縁を取り、この後平滑平面にする。そして、この後、両基板を相対向し、孔部内配線同士、孔部内接地配線同士及び孔部内電源配線と電源層をそれぞれ整合するようにアライメント操作し、この後、両基板に印加荷重を作用し、接合する。

0016

この方法によって両基板の各素子における接地及び電源を両基板の間に挟むようにそれぞれ接地層及び電源層として設けているので、配線の短縮化にとって有効であり、かつ、一方の半導体基板から発生する放射ノイズを接地層で吸収することが可能となる。

0017

本発明は、上記したように両基板を接合することによって接地層及び電源層を両基板の間に挟むように設け、これによって配線の短縮化及び放射ノイズの両基板からの相互干渉を防ぐための方法を提供するものである。

発明を実施するための最良の形態

0018

以下、本発明を適用した半導体装置の構造及びその製造方法について、図面を参照しながら詳細に説明する。

0019

図1及び図2は、本発明を適用した半導体装置の特徴を最も良く表わす図面であり、本例においては、半導体素子を搭載している一対の半導体基板1,2が接合一体化されてなる。

0020

各基板1及び基板2上には、それぞれ半導体素子の配線である配線層3,4が形成されており、孔部(以下、本明細書においてはスルーホールと称する。)内に形成された接続配線(以下、本明細書においてはスルーホール配線と称する。)5,6はこれら配線層3,4とそれぞれ電気的に連結されている。なお、上記スルーホール配線3,4は、いわゆるスルーホール配線の他、いわゆるプラグ等、孔部内の導電体を介して電気的接続を取るものであれば如何なるものであってもよい。

0021

また、基板1,2上には、それぞれ絶縁層7,8が積層形成されており、上記スルーホール配線5,6は、これら絶縁層7,8に設けられたスルーホール14,15内に導電材料を充填することにより形成されている。

0022

上記絶縁層7,8上には、さらに、導電金属等よりなる接地配線層9,10が積層形成されている。

0023

この接地配線層9,10は、ほとんどベタパターンとして形成されるものであるが、上記スルーホール配線5,6に対応して、上記絶縁層7,8に形成されたスルーホール14,15と連なる孔(スルーホール)16,17が穿設されている。

0024

なお、このスルーホール16,17は、上記スルーホール14,15よりも若干大きく形成されており、上記スルーホール配線5,6との間の間隙絶縁材料12,13を埋め込むことで、接地配線層9,10とスルーホール配線5,6との間の絶縁を確保している。したがって、上記スルーホール16,17は、上記スルーホール配線5,6との間の間隙に埋め込まれた絶縁材料12,13が絶縁破壊しない程度の大きさとすることが好ましい。

0025

上記構成において、先ず、基板1上にフォトリソ工程、成膜工程及びリフトオフ工程を用いてスルーホール14を形成し、この後さらに、スルーホール14内に図1に示すように、フォトリソ工程及びリフトオフ工程を用いてスルーホール配線5を形成する。この後、絶縁層7上にスルーホール16を有する接地配線層9を形成し、このスルーホール16の中にもスルーホール配線5を形成する。

0026

この後、接地配線層9とスルーホール配線5の間に、絶縁材料12を形成する。その後、表面を平滑研磨する。

0027

同様に、基板2上に絶縁層8、接地配線層10、スルーホール15、絶縁材料13及びスルーホール配線6を形成し、この後、表面を平滑研磨する。

0028

このようにして用意した基板1,2を、接地配線層9,10同士が相対向するように整合し、両基板1,2の両側から印加荷重を印加する。

0029

この印加荷重によって、基板1,2は、図2に示すように、スルーホール配線5,6同士、接地配線層9,10同士がそれぞれ接合する。接合後、スルーホール配線5,6同士、接地配線層9,10同士の電気的導通を確認した。なお、接地配線層9,10は、基板1の接地電極(図示なし)及び基板2の接地電極(図示なし)にそれぞれ電気的に連結されている。

0030

また、本例においては、絶縁層7,8にSi酸化膜を、接地電極層9,10に銅を、スルーホール配線5,6に銅を、絶縁材料12,13にSi酸化膜を用いた。この他にも、絶縁層7,8及び絶縁材料12,13にA1酸化膜、窒化Siを用い、かつ接地電極層9,10及びスルーホール配線5,6にAu,Alを用いることもできる。

0031

図3及び図4は、半導体素子を搭載している一対の半導体基板1,2のうちの一方の基板1にのみ接地配線層を形成した例である。

0032

各基板1及び基板2上には、それぞれ半導体素子の配線である配線層3,4が形成されており、スルーホール内に形成されたスルーホール配線5,6はこれら配線層3,4とそれぞれ電気的に連結されていることは、先の例と同様である。

0033

また、基板1,2上には、それぞれ絶縁層7,8が積層形成されており、上記スルーホール配線5,6は、これら絶縁層7,8に設けられたスルーホール14,15内に導電材料を充填することにより形成されている。

0034

そして、一方の基板1においてのみ、上記絶縁層7上に、導電金属等よりなる接地配線層9が積層形成されている。

0035

この接地配線層9は、ほとんどベタパターンとして形成されるものであるが、上記スルーホール配線5に対応して、上記絶縁層7に形成されたスルーホール14と連なる孔(スルーホール)16が穿設されている。

0036

なお、このスルーホール16は、上記スルーホール14よりも若干大きく形成されており、上記スルーホール配線5との間の間隙に絶縁材料12を埋め込むことで、接地配線層9とスルーホール配線5との間の絶縁を確保している。

0037

上記構成において、先ず、基板1上にフォトリソ工程、成膜工程及びリフトオフ工程を用いてスルーホール14を形成し、この後さらに、スルーホール14内に図3に示すように、フォトリソ工程及びリフトオフ工程を用いてスルーホール配線5を形成する。この後、絶縁層7上にスルーホール16を有する接地配線層9を形成し、このスルーホール16の中にもスルーホール配線5を形成する。

0038

この後、接地配線層9とスルーホール配線5の間に、絶縁材料12を形成する。その後、表面を平滑研磨する。

0039

同様に、基板2上に絶縁層8、スルーホール15及びスルーホール配線6を形成し、この後、表面を平滑研磨する。

0040

このようにして用意した基板1,2を、接地配線層9と絶縁層8が相対向するように整合し、両基板1,2の両側から印加荷重を印加する。

0041

この印加荷重によって、基板1,2は、図4に示すように、スルーホール配線5,6同士、接地配線層9と絶縁層8とがそれぞれ接合される。接合後、スルーホール配線5,6同士の電気的導通を確認した。なお、接地配線層9は、基板1の接地電極(図示なし)に電気的に連結されている。

0042

また、本例においては、絶縁層7,8にSi酸化膜を、接地電極層9に銅を、スルーホール配線5,6に銅を、絶縁材料12にSi酸化膜を用いた。この他にも、絶縁層7,8及び絶縁材料12にA1酸化膜、窒化Siを用い、かつ接地電極層9及びスルーホール配線5,6にAu,Alを用いることもできる。

0043

図5及び図6は、半導体素子を搭載している一対の半導体基板1,2のうちの一方の基板1に電源配線層を、他方の基板2に接地配線層を形成した例である。

0044

各基板1及び基板2上には、それぞれ半導体素子の配線である配線層3,4が形成されており、スルーホール内に形成されたスルーホール配線5,6はこれら配線層3,4とそれぞれ電気的に連結されていることは、先の例と同様である。

0045

また、基板1,2上には、それぞれ絶縁層7,8が積層形成されており、上記スルーホール配線5,6は、これら絶縁層7,8に設けられたスルーホール14,15内に導電材料を充填することにより形成されている。

0046

そして、一方の基板2においてのみ、上記絶縁層8上に、導電金属等よりなる接地配線層10が積層形成されている。

0047

この接地配線層10は、ほとんどベタパターンとして形成されるものであるが、上記スルーホール配線6に対応して、上記絶縁層8に形成されたスルーホール15と連なる孔(スルーホール)17が穿設されている。

0048

なお、このスルーホール17は、上記スルーホール15よりも若干大きく形成されており、上記スルーホール配線6との間の間隙に絶縁材料13を埋め込むことで、接地配線層10とスルーホール配線6との間の絶縁を確保している。

0049

一方、他方の基板1においては、絶縁層が多層化されており、絶縁層7と絶縁層11の間に電源配線層20が配されている。

0050

この電源配線層20や絶縁層11にもスルーホール18やスルーホール19が形成されており、スルーホール配線5がこれらを貫通して形成されるとともに、絶縁材料12を埋め込むことにより、電源配線層20とスルーホール配線の絶縁が確保されている。

0051

上記構成において、先ず、基板1上にフォトリソ工程、成膜工程及びリフトオフ工程を用いてスルーホール14を形成し、この後さらに、スルーホール14内に図5に示すように、フォトリソ工程及びリフトオフ工程を用いてスルーホール配線5を形成する。この後、絶縁層7上にスルーホール18を有する電源配線層20やスルーホール19を有する絶縁層11を形成し、このスルーホール18,19の中にもスルーホール配線5を形成する。

0052

この後、電源配線層20とスルーホール配線5の間に、絶縁材料12を形成する。その後、表面を平滑研磨する。

0053

同様に、基板2上に絶縁層8、スルーホール15、スルーホール配線6及び接地配線層10を形成し、この後、表面を平滑研磨する。

0054

このようにして用意した基板1,2を、絶縁層11と接地配線層10とが相対向するように整合し、両基板1,2の両側から印加荷重を印加する。

0055

この印加荷重によって、基板1,2は、図6に示すように、スルーホール配線5,6同士、絶縁層11と接地配線層10とがそれぞれ接合される。

0056

上記各構造において、外部駆動回路との接続法としては、半導体素子において公知の手法がいずれも採用可能である。

0057

例えば、図7に示すように、半導体チップAと半導体チップBとを接合した半導体装置(その構造は、上述した図2図4図6のいずれかに示すものであり、各半導体チップA,Bは、上述の通り半導体基板上に絶縁層、各種配線層等を形成したものである。)において、一方の半導体チップAの外形寸法を半導体チップBよりも大きく設定し、半導体チップAの接合面に露呈する接続パッドPに接続ワイヤWをワイヤボンディングすればよい。

0058

あるいは、図8に示すように、半導体チップAと半導体チップBとをほぼ同一サイズとし、一方の半導体チップBの背面側に形成した接続パッドPの接続ワイヤWをワイヤボンディングしてもよい。この場合には、上記パッドPがスルーホール配線を介して半導体チップBの所定の配線層、あるいは半導体チップAの接合面に臨む配線層と電気的に接続されている必要がある。

0059

次に、上記構造の半導体装置の製造方法について説明する。

0060

本発明の製造方法は、常温ウエハ接合を利用したもので、その概略工程としては、例えば図9に示すプロセス、あるいは図10に示すプロセスを挙げることができる。

0061

図9は、直接異種デバイス基板を常温ウエハ接合する製造プロセスの一例であり、この製造プロセスにおいては、先ず、図9Aに示すように、SOI基板あるいはヘテロエピ基板のような第1の半導体基板21を用意する。

0062

この半導体基板21は、シリコンベース21a上にエッチングストップ層21b及びデバイス層21cを積層形成してなるものであり、図9Bに示すように、デバイス層21cをエッチングして半導体チップとする。

0063

次いで、図9Cに示すように、任意の配線が施された配線基板あるいは異種デバイス基板の如き第2の半導体基板22を上記デバイス層21c上に常温ウエハ接合する。

0064

常温ウエハ接合は、2つのウエハ表面が互いに近づくと、安定な配列がくずれて原子間に結合が生じ、ある距離にまで近づくと内部と同じ結合となって、最後は一体化するという現象を応用したもので、接着剤を用いる必要がなく、加熱も不要であるという利点を有する。

0065

実際の固体の表面は、金属であれば酸化や、有機物等の吸着により安定化しており、単に接触させるでけでは結合しない。しかし、安定な表面層アルゴン等の不活性原子ぶつけて除去し、不安定で活性な表面を露出させることで、結合の原理忠実に従った常温接合が可能となる。

0066

したがって、上記常温ウエハ接合に際しては、接合面の平滑化や表面活性化が必要不可欠である。

0067

このようにして第2の半導体基板22を常温ウエハ接合した状態が図9Dであり、次いで、図9Eに示すように第1の半導体基板21のシリコンベース21aをエッチング除去し、さらに図9Fに示すようにエッチングストップ層21bをエッチング除去して3次元的集積回路を完成する。

0068

最後に、図9Gに示すように、各半導体チップに対応して切断・分割し、所定のサイズの半導体装置とする。

0069

図10は、ダミー基板を用いる方法で、デバイス層21cのエッチング(図10B)までは図9のプロセスと同じである。

0070

この方法では、デバイス層21cをエッチング形成した後、この上にダミー基板31を重ね合わせて接合し(図10C〜図10D)、図10Eに示すように第1の半導体基板21のシリコンベース21aをエッチング除去し、さらに図10Fに示すようにエッチングストップ層21bをエッチング除去する。

0071

こうしてダミー基板31上にデバイス層21cのみを残存させ、次いで図10Gに示すように、配線基板あるいは異種デバイス基板の如き第2の半導体基板22上にこれを常温ウエハ接合する。この工程により、上記デバイス層21cは第2の半導体基板22上に転写されることになる。

0072

最後に、図10Hに示すように、ダミー基板31を剥離除去し、一点鎖線位置で切断して、図10Iに示すような3次元的集積回路を完成する。

0073

以上が大まかな製造プロセスであるが、上記接地配線層等を有する構造の半導体装置を製造するための具体的プロセスの例を、以下に列挙する。

0074

製造プロセスの具体例1
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0075

(1)第1の半導体基板上に予め配線電極を取出す工程
(2)第1の基板に絶縁層及び接地層を順次それぞれ積層し、絶縁層及び接地層に該配線電極とつながるスルーホールを形成する工程
(3)スルーホール内に配線電極と電気的に連結するスルーホール配線を形成する工程
(4)接地層のスルーホール内のスルーホール配線と接地層との間に絶縁層を形成する工程
(5)一方の基板表面を平滑にする工程、
(6)次に、第2の半導体基板上に予め配線電極を取り出す工程
(7)第2の基板に絶縁層及び接地層を順次それぞれ積層し、絶縁層及び接地層に配線電極とつながるスルーホールを形成する工程
(8)スルーホール内に配線電極を電気的に連結するスルーホール配線を形成する工程
(9)接地層のスルーホール内にスルーホール配線と接地層との間に絶縁体を形成する工程
(10)この他方の半導体表面を平滑する工程
(11)第1及び第2の半導体基板上のスルーホール配線同士及び接地層同士を相対向するように整合する工程
(12)両基板の両側から圧縮荷重を印加する工程
(13)圧縮荷重によってスルーホール配線同士及び接地層同士を電気的に接合し、かつ機械的に接合する工程
製造プロセスの具体例2
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0076

(1)第1の半導体基板上に予め配線電極を取出す工程
(2)第1の基板に絶縁層及び接地層を順次それぞれ積層し、絶縁層及び接地層に配線電極とつながるスルーホールを形成する工程
(3)スルーホール内に配線電極と電気的に連結するスルーホール内配線を形成する工程
(4)接地層のスルーホール内のスルーホール内配線と接地層との間に絶縁層を形成する工程
(5)第1の基板表面を平滑にする工程
(6)次に、第2の半導体基板上に予め配線電極を取出す工程
(7)第2の基板に絶縁層を形成し、絶縁層に配線電極とつながるスルーホールを形成する工程
(8)スルーホール内に配線電極を電気的に連結するスルーホール配線を形成する工程
(9)この第2の半導体表面を平滑する工程
(10)第1及び第2の半導体基板上のスルーホール内配線同士及び第1の基板の接地層と第2の基板の絶縁層が相対向するように整合する工程
(11)両基板の両側から圧縮加重を印加する工程
(12)圧縮荷重によってスルーホール配線同士を電気的に接合し、かつ第1の基板の接地層と第2の基板の絶縁層を機械的に接合する工程
製造プロセスの具体例3
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0077

(1)第1の半導体基板上に予め配線電極を取出す工程
(2)第1の基板に絶縁層、接地層及び絶縁層を順次積層し、絶縁層、接地層及び絶縁層に配線電極につながるスルーホールを形成する工程
(3)スルーポル内に配線電極と電気的に連結するスルーホール配線を形成する工程
(4)接地層のスルーホール内のスルーホール配線と接地層との間に絶縁層を形成する工程
(5)第1の基板表面を平滑にする工程
(6)次に第2の半導体板に予め配線電極を取出す工程
(7)第2の基板に絶縁層及び電源層を順次それぞれ積層し、絶縁層及び電源層に配線電極とつながるスルーホールを形成する工程
(8)スルーホール内に配線電極を電気的に連結するスルーホール配線を形成する工程
(9)電源層のスルーホール配線と電源層との間に絶縁体を形成する工程
(10)第2の半導体基板表面を平滑する工程
(11)第1及び第2の半導体基板上のスルーホール配線同士、及び絶縁層と電源層を相対向するように整合する工程
(12)両基板の両側から圧縮荷重を印加する工程
(13)圧縮荷重によってスルーホール配線同士を電気的に接合し、かつ絶縁層と電源層を機械的に接合する工程
製造プロセスの具体例4
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0078

(1)第1の基板に配線電極及び接地電極をそれぞれ取出す工程
(2)第1の基板に絶縁層及び接地層を順次それぞれ積層し、絶縁層に接地電極とつながるスルーホールを形成する工程
(3)スルーホール内に接地電極と電気的に連結するスルーホール接地配線を形成する工程
(4)第1の基板表面を平滑にする工程
(5)次に第2の半導体基板上に予め接地電極を取出す工程
(6)第2の基板に絶縁層及び接地層を順次それぞれ積層し、絶縁層に接地電極とつながるスルーホールを形成する
(7)スルーホール内に接地電極と電気的に連結するスルーホール接地配線を形成する工程
(8)この他方の半導体表面を平滑する工程
(9)第1及び第2の半導体基板上の接地層同士を相対向するように整合する工程
(10)両基板の両側から圧縮荷重を印加する工程
(11)圧縮荷重によって接地層同士を電気的に接合し、かつ機械的に接合する工程
製造プロセスの具体例5
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0079

(1)第1の半導体基板上に予め接地電極を取出す工程、
(2)第1の基板に絶縁層及び接地層を順次積層し、絶縁層に接地電極とつながるスルーホールを形成する工程
(3)スルーホール内に接地電極と電気的に連結するスルーホール接地配線を形成する工程
(4)第1の基板表面を平滑にする工程
(5)次に、第2の半導体基板上に予め接地電極を取出す工程
(6)第2の基板に絶縁層を形成し、絶縁層に接地電極とつながるスルーホールを形成する工程
(7)スルーホール内に接地電極を電気的に連結するスルーホール接地配線を形成する工程
(8)この第2の半導体表面を平滑する工程
(10)第1及び第2の半導体基板上のそれぞれ接地層及びスルーホール接地配線が相対向するように整合する工程
(11)両基板の両側から圧縮加重を印加する工程
(12)圧縮荷重によって接地層及びスルーホール接地配線と電気的に接合し、かつ第1の基板の接地層と第2の基板の絶縁層同士を機械的に接合する工程
製造プロセスの具体例6
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0080

(1)第1の半導体基板上に予め接地電極を取り出す工程
(2)第1の基板に絶縁層、接地層を順次積層し、絶縁層に接地電極につながるスルーホールを形成する工程
(3)スルーホール内に接地電極と電気的に連結するスルーホール接地配線を形成する工程
(4)次に第1半導体基板表面を平滑にする工程
(5)次に接地層上に絶縁層を積層する工程
(6)第1基板表面を平滑にする工程
(7)次に第2の半導体基板に接地電極を取出す工程
(8)第2の基板に絶縁層を積層し、絶縁層に電源電極とつながるスルーホールを形成する工程
(9)スルーホール内に接地電極を電気的に連結するスルーホール接地配線を形成する工程
(10)第2の基板表面を平滑にする工程
(11)第2の半導体基板上にスルーホール電源配線と電気的に連結する電源層を積層する工程
(12)第1及び第2の半導体基板上の絶縁体と電源層を相対向するように整合する工程
(13)両基板の両側から圧繕荷重を印加する工程
(14)圧縮荷重によって絶縁層と電源層を機械的に接合する工程
製造プロセスの具体例7
本例においては、半導体素子が形成された半導体基板同士の接合を以下の工程により行う。

0081

(1)第1の半導体基板上に予め配線電極、接地電極、電源電極を取出す工程
(2)第1の基板に絶縁層、接地層及び絶縁層を順次積層し、絶縁層、接地層及び絶縁層に電源電極につながるスルーホールを形成する工程
(3)スルーホール内に接地電極と電気的に連結するスルーホール内電源配線を形成する工程
(4)接地層、電源層及び接地層のスルーホール内のスルーホール内電源配線との間に絶縁層を形成する工程
(5)第1の基板表面を平滑にする工程
(6)次に第2の半導体基板に電源電極を取出す工程
(7)第2の基板に絶縁層及び電源層を順次それぞれ積層し、絶縁層及び電源層に電源電極とつながるスルーホールを形成する工程
(8)スルーホール内に電源電極を電気的に連結するスルーホール内電源配線を形成する工程
(9)第2の半導体基板表面を平滑する工程と、
(10)第1及び第2の半導体基板上のスルーホール内電源配線同士、及び絶縁層と電源層を相対向するように整合する工程
(11)両基板の両側から圧緒荷重を印加する工程
(12)圧縮荷重によってスルーホール内電源配線同士を電気的に接合し、かつ絶縁層と電源層を機械的に接合する工程
製造プロセスの具体例8
製造プロセスの具体例1において、配線を取り出す工程と並行して次の工程を行う。

0082

(1)第1の半導体基板上に予め接地電極を取出す工程
(2)第1の基板に絶縁層を積層し、絶縁層に接地電極とつながるスルーホールを形成する工程
(3)スルーホール内に接地電極と電気的に連結するスルーホール内接地配線を形成する工程
(4)絶縁層上にスルーホール内接地配線と電気的に結合する接地層を形成する工程
(5)一方の基板表面を平滑にする工程
(6)次に、第2の半導体基板上に予め接地電極を取出す工程
(7)第2の基板に絶縁層を積層し、絶縁層に接地電極とつながるスルーホールを形成する工程
(8)スルーホール内に接地電極と電気的に接合するスルーホール内接地配線を形成する工程
(9)絶縁層上にスルーホール内接地配線と電気的に結合する接地層を形成する工程
以上、製造プロセスの具体例を例示したが、本発明の製造方法がこれに限られるものではなく、種々の変更が可能であることは言うまでもない。

0083

最後に、本発明の応用例について説明する。

0084

本発明の半導体装置によれば、高度に集積された3次元集積回路を実現することができ、これを応用することで、次のようなメリットが発揮される。

0085

イ.配線層とデバイス層の2層接合→配線層の分離による歩留まりの向上
ロ.デバイス層の多層接合→デバイス間距離の短縮による高速化
ハ.異種デバイス層の2層接合→アナログ・デジタルの分離、高速化
ニ.光デバイス素子シリコン基板への接合→光デバイス電子基板への実装
ホ.異種半導体基板の接合→複合基板の実現によるヘテロエピ基板の実現
常温接合による半導体装置の形態としては、接合形態により大きく分類することができ、ウエハ−ダイ(チップ)接合を利用したものと、ウエハ−ウエハ接合を利用したものが挙げられる。

0086

前者の例としては、例えば図11に示すような、フラットパネルコンピュータを挙げることができる。

0087

このフラットパネルコンピュータは、従来、プリント基板上に搭載していた各種LSIをガラス基板上に直接貼り付けて構成されるもので、フラットパネル自体が携帯型コンピュータとなる。

0088

図11に示す例では、ガラス基板41上に、表示部42、CPU43、メモリ(RAM)44、メモリ(ROM)45、入出力LSI46等が直接貼り合わされている。

0089

図12は、異種プロセスLSIをチップ・オン・チップで接合してなる例を示すもので、ウエハ51上に異種プロセスLSIチップ52が個別に貼り合わされている。本例は、異種プロセスLSIによるシステムLSI実現手法の一つであり、インターポーザ基板が不要であるためLSI上のバッファを無くして性能を向上させることができる。

0090

後者の例としては、ウエハレベルでの3次元積層デバイス、システムLSI(SOC)で機能ブロック間繋ぐ配線層部分を貼り合わせで形成する配線層貼り合わせLSI、LSI上のパッケージ部分をウエハレベルで貼り合わせる構造、基板とLSIとのプロセスルールギャップ縮める新構造高密度モジュール基板等を挙げることができる。

0091

いずれの場合にも、高機能LSIを実現することができ、平面微細化技術の限界を越える3次元集積回路の実現が可能である。

発明の効果

0092

以上の説明からも明らかなように、本発明においては、半導体素子を搭載した第1基板と第2基板との間に導体層(接地層)を設けているので、例えば、第1基板上の半導体素子からの放射ノイズは、第2の基板上の半導体素子への影響を及ぼすことなく遮断される.また、第1基板と第2基板との間の信号の伝達は、第1及び第2の基板間に挟まれる接地層に設けた接続配線(スルーホール配線)を介して行うことが可能である。

0093

さらに、例えば第1,第2基板に接地層となる導体層と平行して電源層となる導体層を設ければ、孔部(スルーホール)を介して第1の基板及び第2の基板の各電源として用いることができ、効率的である。

0094

また、本発明の製造方法においては、別々の工程で形成し半導体素子を搭載した第1基板と第2基板を常温ウエハ接合技術によって接合している。このため、機能の異なる半導体基板同士による多層基板を簡便に形成することができ、効率的な製造が可能である。

図面の簡単な説明

0095

図1本発明を適用した半導体装置の一例を示すものであり、接合一体化する前の状態を示す要部概略断面図である。
図2図1の半導体装置を接合一体化した状態を示す要部概略断面図である。
図3本発明を適用した半導体装置の他の例を示すものであり、接合一体化する前の状態を示す要部概略断面図である。
図4図3の半導体装置を接合一体化した状態を示す要部概略断面図である。
図5本発明を適用した半導体装置のさらに他の例を示すものであり、接合一体化する前の状態を示す要部概略断面図である。
図6図5の半導体装置を接合一体化した状態を示す要部概略断面図である。
図7外部駆動回路との接続構造の一例を示す模式図である。
図8外部駆動回路との接続構造の他の例を示す模式図である。
図9常温ウエハ接合による製造プロセスの一例を工程順に示す概略断面図である。
図10常温ウエハ接合による製造プロセスの他の例を工程順に示す概略断面図である。
図11応用例としてのフラットパネルコンピュータの一例を示す模式図である。
図12異種プロセスLSIをチップ・オン・チップで接合したシステムLSIの一例を示す模式図である。

--

0096

1,2半導体基板、5,6スルーホール配線、7、8、11絶縁層、9,10接地配線層、12,13絶縁材料、20 電源配線層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 有限会社ナプラの「 柱状導体構造」が 公開されました。( 2019/05/23)

    【課題】シールド性、導電性、耐熱性に優れた柱状導体構造を提供する。【解決手段】基板100の厚み方向に設けられた貫通孔102内に導体を充填した柱状導体構造Aであって、柱状導体構造Aは、貫通孔102の壁面... 詳細

  • 富士フイルム株式会社の「 積層体の製造方法、半導体素子の製造方法および積層体」が 公開されました。( 2019/05/23)

    【課題・解決手段】基板と硬化膜と金属層を積層した場合の層間剥離を抑制できる積層体の製造方法;半導体素子の製造方法;半導体素子の提供。感光性樹脂組成物を基板に適用して層状にする感光性樹脂組成物層形成工程... 詳細

  • 三菱電機株式会社の「 半導体装置の製造方法」が 公開されました。( 2019/05/23)

    【課題】半導体装置においてパッド電極に導電膜を使用しているパッド電極であって、Al腐食防止とAuボンディングワイヤの耐久性向上を目的とする。【解決手段】この発明にかかる半導体装置は、信号処理回路および... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ