図面 (/)

技術 スペクトル拡散通信用送信機

出願人 シャープ株式会社
発明者 小野寺毅
出願日 1999年4月6日 (21年8ヶ月経過) 出願番号 1999-099436
公開日 2000年10月20日 (20年2ヶ月経過) 公開番号 2000-295199
状態 特許登録済
技術分野 時分割方式以外の多重化通信方式
主要キーワード 設定初期値 NOR演算 振幅変換器 初期値設定回路 初期設定回路 相関位置 送信データ間 基準系列
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年10月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

目的

単一拡散符号による拡散結果を遅延して多重化するスペクトル拡散通信送信機において、回路構成と制御を簡単化できる拡散多重回路を得る。

構成

多重タイミング信号生成器1において、多重時に送信データ間で遅延させるチップ数の間隔毎にアクティブとなる多重タイミング信号を生成する。多重タイミング信号がアクティブの場合、それぞれの演算器において拡散符号系列の各チップと、1つの送信データとを乗算し、この拡散結果の各チップを、演算器3(1)ではオフセット値に、演算器3(2)〜3(N)では前段レジスタ2(1)〜2(N-1)の値に、それぞれ加算して、後段のレジスタ2(1)〜2(N)の信号として出力することで多重処理を行う。送信データを、拡散符号系列C1〜CNでスペクトル拡散し、多重タイミング信号に基づいて多重された結果が、クロック信号に同期して、1チップずつレジスタ2(N)から出力される。

概要

背景

第1の従来例としてスペクトル拡散通信システムにおいて、通信特性劣化を防止しながらデータを多重化して高速通信を実現するための技術として、特開平9−55714号公報に開示されている方式がある。この方式は、送信データ直並列変換し、それら複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することにより多重化するものである。図23は、上記第1の従来例のスペクトル拡散通信システムにおける送信側の拡散多重回路ブロック図である。

この拡散多重回路は、送信データ(TXDATA)を直並列変換する直並列変換器16と、拡散符号系列を生成する拡散符号系列発生器17と、直並列変換器16で並列化された複数の送信データを拡散符号系列発生器17で生成された同一の拡散符号系列でそれぞれ乗算することによってスペクトル拡散を行う乗算器18と、それら乗算結果をそれぞれ異なる遅延時間で遅延させる遅延部19と、それら遅延された乗算結果をすべて足し合わせて多重化する総和演算器20とから構成される。これにより、複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することによる多重化が可能となる。

また、第2の従来例として、複数の送信データを、1つの疑似ノイズ(本発明における拡散符号系列と同義であるため、以下拡散符号系列という)をそれぞれ位相をずらした(以下、位相シフトという)拡散符号系列によってそれぞれ変調(本発明におけるスペクトル拡散と同義であるため、以下スペクトル拡散という)し、拡散後のそれぞれの送信データを位相を揃えて各チップ毎に加算して多重化することを目的とした、特許第2803237号における変調器がある。図24は、第2の従来例のデータ通信送信機における拡散多重回路のブロック図である。図24において拡散多重回路は、拡散符号系列を1チップずつクロック信号に合わせて発生する系列符号発生器40と、その生成された全ての演算器に共通の拡散符号系列と、多重するL個の送信データ1〜Lがそれぞれ別々に入力され、初段の演算器には「0」、その他には前段パイプラインレジスタの出力が入力され、送信データが「1」であれば拡散符号系列の値(「0」の場合は「−1」へ変換した値)を「0」または前段のパイプラインレジスタの出力値に加算し、送信データが「0」であれば「0」または前段のパイプラインレジスタの出力値をそのまま出力する演算器41(1)〜41(L)と、各演算器41(1)〜41(L)の出力が入力され、クロック信号によってシフトすることによって位相シフトを施すパイプラインレジスタ42(1)〜42(L)と、基準系列信号を生成するために拡散符号系列を遅延する遅延シフトレジスタ43とから構成される。

概要

単一拡散符号による拡散結果を遅延して多重化するスペクトル拡散通信送信機において、回路構成と制御を簡単化できる拡散多重回路を得る。

多重タイミング信号生成器1において、多重時に送信データ間で遅延させるチップ数の間隔毎にアクティブとなる多重タイミング信号を生成する。多重タイミング信号がアクティブの場合、それぞれの演算器において拡散符号系列の各チップと、1つの送信データとを乗算し、この拡散結果の各チップを、演算器3(1)ではオフセット値に、演算器3(2)〜3(N)では前段のレジスタ2(1)〜2(N-1)の値に、それぞれ加算して、後段のレジスタ2(1)〜2(N)の信号として出力することで多重処理を行う。送信データを、拡散符号系列C1〜CNでスペクトル拡散し、多重タイミング信号に基づいて多重された結果が、クロック信号に同期して、1チップずつレジスタ2(N)から出力される。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

全ての送信データを同一の拡散符号系列によってスペクトル拡散して、その拡散された送信データを、それぞれ異なる時間ずつ遅延させ、それらの遅延した拡散後の送信データを、その拡散の最小単位であるチップ毎に複数個足し合わせることによって多重化を実現するようなスペクトル拡散通信送信機において、多重数、または各送信データの遅延時間、またはその両方によって表される多重パラメータが入力され、該多重パラメータから予め定めた多重を行うタイミングを与える多重タイミング信号を生成する多重タイミング信号生成器と、拡散符号系列の各チップに対応して設けられ、1つ、または複数の送信データを拡散し多重した結果の各チップを、拡散符号系列の系列長に相当するチップ数分を保持し、スペクトル拡散通信において拡散後の各チップを送信する速度であるチップレートに等しいクロックによって入力データを取り込むレジスタと、拡散符号系列の各チップに対応して前記各レジスタと組にして設けられる演算器であって、それぞれの演算器に対応する拡散符号系列のチップの値と、全演算器に同一の送信データが入力され、さらに送信の時系列上最後尾にあたる拡散符号系列のチップに対応する初段の演算器には、任意に定めたオフセット値が、それ以外の演算器には、それぞれ1つ前のチップ位置に対応する前段レジスタの値が入力され、多重タイミング信号がアクティブクロックタイミングにおいて、全ての演算器で送信データと拡散符号系列の対応するチップとから拡散結果の各チップを同時に求め、それらの拡散結果に前記オフセット値、または前段レジスタの値を加算した結果を、組となるレジスタへ入力し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前記前段レジスタの値を、そのまま組となるレジスタへ入力するように構成される演算器とからなる拡散多重回路を備えたことを特徴とするスペクトル拡散通信用送信機。

請求項2

請求項1に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、初段の演算器では、オフセット値、それ以外の場合は、前段のレジスタの値に、任意に定めた各チップ共通の正、または負の定数を加算する加算器と、送信データと対応する拡散符号系列の値が同じならば、同符号乗算結果として「1」を、異なるならば、異符号の乗算結果として「0」を出力する第1の論理演算器と、多重タイミング信号がアクティブのときは、前記第1の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する第2の論理演算器と、前記第2の論理演算器の出力が、「1」のときは、前記加算器の出力を、「0」のときは、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの出力を選択するマルチプレクサとから構成されたことを特徴とするスペクトル拡散通信用送信機。

請求項3

請求項2に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、任意に定めた各チップ共通の定数が「1」であり、前記加算器がワンインクリメンタで構成されたことを特徴とするスペクトル拡散通信用送信機。

請求項4

請求項1に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「1」を、異なるならば、異符号の乗算結果として「0」を出力する第1の論理演算器と、多重タイミング信号がアクティブのときは、第1の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する第2の論理演算器と、初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記第2の論理演算器の出力を加算する加算器とから構成されることを特徴とするスペクトル拡散通信用送信機。

請求項5

請求項1記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、対応する拡散符号系列のチップが「1」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データとを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前記前段レジスタの値を、そのまま組となるレジスタへ入力する正演算器と、対応する拡散符号系列のチップが「0」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データの符号反転とを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前記前段レジスタの値をそのまま出力する負演算器と、の異なる構成から実現される演算器であることを特徴とするスペクトル拡散通信用送信機。

請求項6

請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、初段の正演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、多重タイミング信号がアクティブのときは、送信データを出力し、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、該論理演算器の出力が「1」のときは、前記加算器の出力を、「0」のときは、前記オフセット値、または前記前段レジスタの出力を選択するマルチプレクサとから構成されることを特徴とするスペクトル拡散通信用送信機。

請求項7

請求項6に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、任意に定めた各チップ共通の定数が「1」であり、前記加算器が、ワンインクリメンタで構成されることを特徴とするスペクトル拡散通信用送信機。

請求項8

請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、初段の負演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、送信データの符号反転を出力する符号反転器と、多重タイミング信号がアクティブのときは、前記符号反転器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、該論理演算器の出力が「1」のときは、前記加算器の出力を、「0」のときは、前記オフセット値、または前記前段レジスタの出力を選択するマルチプレクサとから構成されることを特徴とするスペクトル拡散通信用送信機。

請求項9

請求項8に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、任意に定めた各チップ共通の定数が「1」であり、前記加算器が、ワンインクリメンタで構成され、送信データを符号反転する前記符号反転器が、論理反転をするインバータで構成されることを特徴とするスペクトル拡散通信用送信機。

請求項10

請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、多重タイミング信号がアクティブのときは、送信データを、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、前記初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成されることを特徴とするスペクトル拡散通信用送信機。

請求項11

請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、送信データの論理反転を出力するインバータと、多重タイミング信号がアクティブのときは、前記インバータの出力を、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、前記初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成されることを特徴とするスペクトル拡散通信用送信機。

請求項12

請求項1乃至11のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路が、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と、多重数、および多重タイミングのパターンとから、それぞれのレジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいて、それぞれのレジスタに設定するように構成されることを特徴とするスペクトル拡散通信用送信機。

請求項13

請求項12に記載のスペクトル拡散通信用送信機における拡散多重回路の初期値を設定する手段が、送信動作開始時、または多重の切り替え時、あるいはその両方において切り替えのタイミングと、多重数、および多重のパターンの情報を示す初期設定信号が入力され、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値であるそれぞれの演算器への入力に対して、前記初期設定信号の示すタイミングにおいて、拡散符号系列のチップ位置毎に予め定めた初期値を、加算することによって、初期値を設定するように構成されることを特徴とするスペクトル拡散通信用送信機。

請求項14

請求項12または13に記載のスペクトル拡散通信用送信機における拡散多重回路が、送信動作開始時、または多重の切り替え時、あるいはその両方において設定する前記初期値を、送信動作開始後、または多重切り替え後の最初の送信データを拡散し多重するタイミングよりも拡散符号系列のチップ数に相当するクロック数上前から、送信動作開始後、または多重切り替え後における多重タイミングと同じパターンによる送信データの拡散と多重が続いていたと仮定し、その仮想的な送信データ、すなわちダミーのデータが、「1」および「0」の任意の順序による組み合わせ、全て「1」、全て「0」のいずれかであり、前記ダミーデータの拡散多重結果に続けて前記最初の送信データの拡散結果を多重するとき、それらの間で重なり合う部分の各チップ位置におけるダミーデータの拡散多重結果の値とすることを特徴とするスペクトル拡散通信用送信機。

請求項15

請求項1乃至14のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路が、初段の演算器に入力するオフセット値を多重数に係わらず「0」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められる、それぞれの必要最小限のビット数によって前記演算器およびレジスタを構成し、前記初段の演算器は、多重タイミング信号と送信データのみを入力として構成されることを特徴とするスペクトル拡散通信用送信機。

請求項16

請求項15に記載のスペクトル拡散通信用送信機における拡散多重回路の初段の演算器が、拡散符号系列の対応するチップが「1」の場合、多重タイミング信号がアクティブのときは、送信データを、非アクティブのときは、「0」を出力する論理演算器で構成され、拡散符号系列の対応するチップが「0」の場合、多重タイミング信号がアクティブのときは、送信データの論理反転を、非アクティブのときは、「0」を出力する論理演算器で構成されることを特徴とするスペクトル拡散通信用送信機。

請求項17

請求項1乃至16のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器が、スタート信号によって初期化され、拡散符号系列のチップ長周期としてカウントを行うカウンタと、該カウンタの値をデコードするデコーダと、該デコーダ出力を基にして、多重パラメータに応じて予め定めたタイミングでアクティブとなる多重タイミング信号を生成するタイミング生成器とから構成されることを特徴とするスペクトル拡散通信用送信機。

技術分野

0001

本発明は、スペクトル拡散通信システムにおける送信機に関し、特に、次式

背景技術

0002

第1の従来例としてスペクトル拡散通信システムにおいて、通信特性劣化を防止しながらデータを多重化して高速通信を実現するための技術として、特開平9−55714号公報に開示されている方式がある。この方式は、送信データ直並列変換し、それら複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することにより多重化するものである。図23は、上記第1の従来例のスペクトル拡散通信システムにおける送信側の拡散多重回路ブロック図である。

0003

この拡散多重回路は、送信データ(TXDATA)を直並列変換する直並列変換器16と、拡散符号系列を生成する拡散符号系列発生器17と、直並列変換器16で並列化された複数の送信データを拡散符号系列発生器17で生成された同一の拡散符号系列でそれぞれ乗算することによってスペクトル拡散を行う乗算器18と、それら乗算結果をそれぞれ異なる遅延時間で遅延させる遅延部19と、それら遅延された乗算結果をすべて足し合わせて多重化する総和演算器20とから構成される。これにより、複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することによる多重化が可能となる。

0004

また、第2の従来例として、複数の送信データを、1つの疑似ノイズ(本発明における拡散符号系列と同義であるため、以下拡散符号系列という)をそれぞれ位相をずらした(以下、位相シフトという)拡散符号系列によってそれぞれ変調(本発明におけるスペクトル拡散と同義であるため、以下スペクトル拡散という)し、拡散後のそれぞれの送信データを位相を揃えて各チップ毎に加算して多重化することを目的とした、特許第2803237号における変調器がある。図24は、第2の従来例のデータ通信送信機における拡散多重回路のブロック図である。図24において拡散多重回路は、拡散符号系列を1チップずつクロック信号に合わせて発生する系列符号発生器40と、その生成された全ての演算器に共通の拡散符号系列と、多重するL個の送信データ1〜Lがそれぞれ別々に入力され、初段の演算器には「0」、その他には前段パイプラインレジスタの出力が入力され、送信データが「1」であれば拡散符号系列の値(「0」の場合は「−1」へ変換した値)を「0」または前段のパイプラインレジスタの出力値に加算し、送信データが「0」であれば「0」または前段のパイプラインレジスタの出力値をそのまま出力する演算器41(1)〜41(L)と、各演算器41(1)〜41(L)の出力が入力され、クロック信号によってシフトすることによって位相シフトを施すパイプラインレジスタ42(1)〜42(L)と、基準系列信号を生成するために拡散符号系列を遅延する遅延シフトレジスタ43とから構成される。

発明が解決しようとする課題

0005

しかしながら第1の従来例の拡散多重回路では、以下のような問題点があった。まず、拡散符号系列を乗じてスペクトル拡散を行う乗算器と、それぞれのスペクトル拡散結果を遅延させる遅延部が、最大の多重数と同じ個数だけ必要になり、また、多重数によって、それぞれの使用個数を変化させる必要がある。また、前記した特開平9−55714号公報に開示されている方式では、多重タイミングを動作時に変更して多重数の切り替えを行うことで、複数の伝送速度を選択できるマルチレート化を実現することができるが、遅延部による遅延時間を動的に変化させる必要がある。

0006

このため、第1の従来例の拡散多重回路では、回路構成とその制御が複雑になるという問題点があった。さらに、第1の従来例の拡散多重回路では、電源投入時や送信開始時のような回路初期状態からの動作開始時、および送信中の多重数切り替え時、例えばヘッダ部とデータ部とで多重数を切り替える場合の境界において、所定の多重数分の多重が行われていないチップが存在するため、受信機でのスペクトル逆拡散での受信波形チップレートの数倍のクロックサンプリングしたもの)と拡散符号系列との相関値演算結果による復調データ判定のために必要な、相関位置の誤検出および誤ったタイミングによる相関同期の確立、つまり誤ったタイミングでの受信信号中の復調データ位置の補捉が起こる可能性が高く、復調時にデータ誤りの原因となる可能性がある。そして、第1の従来例の拡散多重回路では、この不具合への対応が困難であるという問題点があった。

0007

また、第2の従来例の拡散多重回路では、以下に示すような問題点があった。第2の従来例の拡散多重回路では、回路構成上、多重数および拡散符号系列の位相シフト量を変更することは不可能であり、設計された1通りの多重数および位相シフト量でしか通信することができず、マルチレート化は実現できなかった。さらに、第2の従来例の拡散多重回路において、演算器およびパイプラインレジスタの個数以上のデータを連続して送信しようとした場合、それぞれの送信データの演算器への入力タイミングを、対応する拡散符号系列の位相シフト量に応じて遅延させる必要がある。そのためには、送信データを直並列変換し、かつ並列化した送信データの出力タイミング位相シフト量分ずつ遅延させる回路が必要となり、その分だけ回路規模が大きくなっていた。また、この直並列変換と遅延の回路を多重数や位相シフト量の変更に対応させることが難しく、マルチレート化を実現できないもう1つの要因となっていた。

課題を解決するための手段

0008

本発明は、上記課題を解決するためになされたものであり、複数の多重数によるマルチレート通信および多重数の切り替えに対応しながら、回路構成とその制御の複雑化を解消したスペクトル拡散通信システムを提供するものである。

0009

請求項1の発明は、全ての送信データを同一の拡散符号系列によってスペクトル拡散して、その拡散された送信データを、それぞれ異なる時間ずつ遅延させ、それらの遅延した拡散後の送信データを、その拡散の最小単位であるチップ毎に複数個足し合わせることによって多重化を実現するようなスペクトル拡散通信用送信機において、多重数、または各送信データの遅延時間、またはその両方によって表される多重パラメータが入力され、その多重パラメータから予め定めた多重を行うタイミングを与える多重タイミング信号を生成する多重タイミング信号生成器と、拡散符号系列の各チップに対応して設けられ、1つ、または複数の送信データを拡散し多重した結果の各チップを拡散符号系列の系列長に相当するチップ数分を保持し、スペクトル拡散通信において拡散後の各チップを送信する速度であるチップレートに等しいクロックによって入力データを取り込むレジスタと、拡散符号系列の各チップに対応して前記の各レジスタと組にして設けられる演算器で、それぞれの演算器に対応する拡散符号系列のチップの値と、全演算器に同一の送信データが入力され、さらに送信の時系列上最後尾にあたる拡散符号系列のチップに対応する初段の演算器には、任意に定めたオフセット値が、それ以外の演算器には、それぞれ1つ前のチップ位置に対応する前段レジスタの値が入力され、多重タイミング信号がアクティブクロックタイミングにおいて、全ての演算器で送信データと拡散符号系列の対応するチップとから拡散結果の各チップを同時に求め、それらの拡散結果に前記オフセット値、または前段レジスタの値を加算した結果を組となるレジスタへ入力し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前段レジスタの値をそのまま組となるレジスタへ入力するように構成される演算器とからなる拡散多重回路を備えたものである。

0010

請求項2の発明は、請求項1に記載のスペクトル拡散通信用送信機における拡散多重回路における演算器を、初段の演算器では、オフセット値、それ以外の場合は、前段のレジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「1」を、異なるならば、異符号の乗算結果として「0」を出力する第1の論理演算器と、多重タイミング信号がアクティブのときは、前記第1の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する第2の論理演算器と、前記第2の論理演算器の出力が「1」のときは、加算器の出力を、「0」のときは、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの出力を選択するマルチプレクサとから構成したものである。

0011

さらに、回路規模を縮小するために、前記演算器における各チップ共通の定数を「1」とし、その加算器をワンインクリメンタで構成した。

0012

請求項3の発明は、請求項2に記載の演算器を、任意に定めた各チップ共通の定数が「1」であり、その加算器をワンインクリメンタで構成したものである。

0013

さらに回路規模を縮小するために、前記演算器を、マルチプレクサとワンインクリメンタを省略し、第1の論理演算器と、初段の演算器ではオフセット値、それ以外では前段レジスタの値に、第2の論理演算器の出力を直接加算する加算器で構成した。

0014

請求項4の発明は、請求項1に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器を、送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「1」を、異なるならば、異符号の乗算結果として「0」を出力する第1の論理演算器と、多重タイミング信号がアクティブのときは、第1の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する第2の論理演算器と、初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、第2の論理演算器の出力を加算する加算器とから構成したものである。

0015

また、拡散符号系列が予め決まっている場合、前記演算器を、対応する拡散符号系列のチップが「1」のときは正演算器、「0」のときは負演算器としてそれぞれ異なる構成とした。

0016

請求項5の発明は、請求項1記載のスペクトル拡散通信用送信機における拡散多重回路の演算器を、対応する拡散符号系列のチップが「1」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データとを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値をそのまま組となるレジスタへ入力する正演算器と、対応する拡散符号系列のチップが「0」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データの符号反転とを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、オフセット値、または前段レジスタの値をそのまま出力する負演算器とから構成したものである。

0017

請求項6の発明は、請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器を、初段の正演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、多重タイミング信号がアクティブのときは、送信データを出力し、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、該論理演算器の出力が「1」のときは、前記加算器の出力を、「0」のときは、オフセット値、または前段レジスタの出力を選択するマルチプレクサとから構成したものである。

0018

さらに、回路規模を縮小するために、前記正演算器および負演算器における各チップ共通の定数を「1」とし、その加算器をワンインクリメンタで構成した。

0019

請求項7の発明は、請求項6記載の正演算器を、任意に定めた各チップ共通の定数が「1」であり、その加算器をワンインクリメンタで構成したものである。

0020

請求項8の発明は、請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器を、初段の負演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、送信データの符号反転を出力する符号反転器と、多重タイミング信号がアクティブのときは、前記符号反転器の出力を、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、該論理演算器の出力が「1」のときは、前記加算器の出力を、「0」のときは、オフセット値、または前段レジスタの出力を選択するマルチプレクサとから構成したものである。

0021

請求項9の発明は、請求項8記載の負演算器を、任意に定めた各チップ共通の定数が「1」であり、その加算器が、ワンインクリメンタで構成され、送信データを符号反転する符号反転器を、論理反転をするインバータで構成したものである。

0022

さらに、回路規模を縮小するために、前記正演算器、および負演算器を、マルチプレクサとワンインクリメンタを省略し、論理演算器と、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値に、前記論理演算器の出力を直接加算する加算器で構成した。

0023

請求項10の発明は、請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器を、多重タイミング信号がアクティブのときは、送信データを、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成したものである。

0024

請求項11の発明は、請求項5に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器を、送信データの論理反転を出力するインバータと、多重タイミング信号がアクティブのときは前記インバータの出力を、多重タイミング信号が非アクティブのときは、「0」を出力する論理演算器と、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成したものである。

0025

もう1つの課題である送信動作開始時および多重数切り替えにおける不具合を回避するために、本発明における拡散多重回路を、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と多重数および多重タイミングのパターンとからそれぞれの前記レジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいてそれそれのレジスタに設定するように構成した。

0026

請求項12の発明は、請求項1乃至11のいずれか一項に記載のスペクトル拡散通信用送信機の拡散多重回路において、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と多重数および多重タイミングのパターンとから、それぞれのレジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいて、それぞれのレジスタに設定するように構成したものである。

0027

請求項13の発明は、請求項12に記載のスペクトル拡散通信用送信機における拡散多重回路の初期値設定手段を、送信動作開始時、または多重の切り替え時、あるいはその両方において切り替えのタイミングと、多重数、および多重のパターンの情報を示す初期設定信号が入力され、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値であるそれぞれの演算器への入力に対して、その初期設定信号の示すタイミングにおいて、拡散符号系列のチップ位置毎に予め定めた初期値を加算することによって、初期値を設定するように構成したものである。

0028

請求項14の発明は、請求項12また13に記載のスペクトル拡散通信用送信機における拡散多重回路において、送信動作開始時、または多重の切り替え時、あるいはその両方において設定する初期値を、送信動作開始後、または多重切り替え後の最初の送信データを拡散し多重するタイミングよりも拡散符号系列のチップ数に相当するクロック数上前から、送信動作開始後、または多重切り替え後における多重タイミングと同じパターンによる送信データの拡散と多重が続いていたと仮定し、その仮想的な送信データすなわちダミーのデータが、「1」および「0」の任意の順序による組み合わせ、または全て「1」、あるいは全て「0」のいずれかであり、前記ダミーデータの拡散多重結果に続けて最初の送信データの拡散結果を多重するとき、それらの間で重なり合う部分の各チップ位置におけるダミーデータの拡散多重結果の値としたものである。

0029

また、前記全ての構成において回路規模をさらに縮小するために、初段の演算器に入力するオフセット値を、多重数に係わらず「0」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められるそれぞれの必要最小限のビット数によって演算器、およびレジスタを構成し、初段の演算器は、多重タイミング信号と送信データのみを入力として構成した。

0030

請求項15の発明は、請求項1乃至14のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路において、初段の演算器に入力するオフセット値を、多重数に係わらず「0」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められるそれぞれの必要最小限のビット数によって演算器、およびレジスタを構成し、前記初段の演算器は、多重タイミング信号と送信データのみを入力としたものである。

0031

請求項16の発明は、請求項15に記載のスペクトル拡散通信用送信機における拡散多重回路の前記初段の演算器を、拡散符号系列の対応するチップが「1」の場合、多重タイミング信号がアクティブのときは、送信データを、非アクティブのときは、「0」を出力する論理演算器で構成され、拡散符号系列の対応するチップが「0」の場合、多重タイミング信号がアクティブのときは送信データの論理反転を、非アクティブのときは「0」を出力する論理演算器で構成したものである。

0032

請求項17の発明は、請求項1乃至16のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器を、スタート信号によって初期化され、拡散符号系列のチップ長周期としてカウントを行うカウンタと、該カウンタの値をデコードするデコーダと、該デコーダ出力を基にして、多重パラメータに応じて予め定めたタイミングでアクティブとなる多重タイミング信号を生成するタイミング生成器とから構成したものである。

発明を実施するための最良の形態

0033

本発明の実施の形態を添付図面に基づいて説明する。図1は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第1の実施例を示したブロック図である。図1における拡散多重回路は、スタート信号(START)を開始タイミングとして、多重数または多重するタイミングのパターンの選択情報またはその両方を表す多重パラメータ(MX)から、多重処理を行うタイミングを示す多重タイミング信号(MLT)を、拡散のチップレートと等しい周期のクロック信号(CLK)に同期して生成・出力する多重タイミング信号生成器1と、拡散符号長をNとしたとき、拡散多重演算の各チップ位置での結果を保持するN個のレジスタ2(1)〜2(N)と、拡散符号長Nの拡散符号系列のN個の各チップC1〜CNのそれぞれに対応して設けられ、それぞれに同じ送信データ(TXDATA)と、C1に対応するものにはオフセット値(OFFSET)が、それ以外のものには、それぞれ1つ前のレジスタの値Q1〜QN-1が入力され、多重タイミング信号(MLT)がアクティブの場合には、オフセット値(OFFSET)または前段レジスタの値に送信データ(TXDATA)と拡散符号系列C1〜CNの乗算結果を加算し、多重タイミング信号(MLT)が非アクティブの場合には、オフセット値(OFFSET)または前段レジスタ値Q1〜QN-1をそのまま出力するN個の演算器3(1)〜3(N)とから構成され、最終段のレジスタ2(N)より拡散多重結果QNを出力するように構成される。また、多重する数によって拡散多重結果の値の平均電力が異なってしまうことを防ぐために、本出願人の出願に係る特願平9−302182号に記載された方式に基づいて拡散多重結果QNの値を多重パラメータ(MX)によって変換した上で拡散・多重出力(OUT)を出力する振幅変換器4を追加して構成される。

0034

次に、図1の拡散多重回路の動作を説明する。まず、多重タイミング信号生成器1において、多重数、または多重するタイミングのパターンの選択情報を、または、その両方を示す多重パラメータ(MX)を基に、多重時に送信データ間で遅延させるチップ数の間隔毎にアクティブとなる多重タイミング信号(MLT)を生成する。例えば、それぞれの送信データを3チップずつ遅延させて多重する場合は、多重タイミング信号(MLT)はクロック信号(CLK)の3周期に1周期ずつアクティブとなるような信号として生成される。また多重のタイミングがあるパターンの繰り返し、例えば遅延チップ間隔が2,2,2,2,3,2,2,2,2,3,…のように表され、その繰り返しパターンの開始タイミングをコントロールする必要がある場合、スタート信号(START)によって繰り返しパターン生成の初期化を行う。

0035

演算器3(1)〜3(N)は、多重タイミング信号(MLT)が非アクティブの場合は、演算を行わず、演算器3(1)は、オフセット値(OFFSET)を、その他の演算器3(2)〜3(N)は、それぞれの前段レジスタ2(1)〜2(N-1)の値Q1〜QN-1を、それぞれ後段のレジスタ2(1)〜2(N)への入力信号D1〜DNとして出力する。つまりこの場合、レジスタ2(1)〜2(N)全体が、そのまま1段シフトされることとなり、レジスタ2(1)には、オフセット値(OFFSET)が入る。

0036

多重タイミング信号(MLT)がアクティブの場合、それぞれの演算器において拡散符号系列の各チップC1〜CNと、1つの送信データ(TXDATA)とを乗算し、この送信データ(TXDATA)の拡散結果を全チップ同時に得る。この拡散結果の各チップを、演算器3(1)ではオフセット値(OFFSET)に、演算器3(2)〜3(N)では前段のレジスタ2(1)〜2(N-1)の値Q1〜QN-1に、それぞれ加算して、後段のレジスタ2(1)〜2(N)の信号D1〜DNとして出力することで多重処理を行う。このときレジスタ2(1)からレジスタ2(N)に向かって、その保持する値の範囲が大きくなっていくため、オフセット値(OFFSET)が、固定値である場合に、レジスタ2(1)〜2(N)を、その取り得る値の範囲を保持するために必要な最小限のビット数で構成することで、回路規模の縮小化を実現できる。

0037

上記の構成によって、送信データ(TXDATA)を、拡散符号系列C1〜CNでスペクトル拡散し、多重タイミング信号(MLT)に基づいて多重された結果が、クロック信号(CLK)に同期して、1チップずつレジスタ2(N)から出力される。さらに振幅変換器4は、前記した本出願人の出願に係る特願平9−302182号に開示された方式に基づいて、各多重数において電力が一定となるように、多重パラメータ(MX)に応じてレジスタ2(N)の出力QNを変換し、拡散・多重出力(OUT)を出力する。

0038

図2は、本発明に係る拡散多重回路の多重タイミング信号生成器の一実施例を示すブロック図で、遅延チップ間隔が、拡散符号長Nを周期とした繰り返しパターンで表される場合のものである。図2において、多重タイミング信号生成器1は、クロック信号(CLK)によってカウントを行うN進カウンタ5と、そのカウント値をデコードするデコーダ6と、そのデコード結果と多重パラメータ(MX)とよりクロック信号(CLK)に同期して多重タイミング信号(MLT)を出力するタイミング生成器7とから構成される。また、スタート信号(START)によって、N進カウンタ5およびタイミング生成器7の初期化が行えるように構成される。図3は、図1における演算器の一実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合におけるものである。図3におけるKは、1からN(拡散符号長)までの任意の代表値を表す。またK=1、すなわち演算器3(1)の場合は、入力Q0はオフセット値(OFFSET)とする。

0039

図3において演算器3(1)〜3(N)は、K=1の場合は、オフセット値(OFFSET)、それ以外の場合は、それぞれの前段レジスタ2(K-1)の出力QK-1に1を加算するワンインクリメンタ8と、送信データ(TXDATA)および拡散符号系列CKの値が同じならば同符号の乗算結果として「1」を、異なるならば異符号の乗算結果として「0」を出力するXNOR演算器10と、多重タイミング信号(MLT)とXNOR演算器10の出力の論理積を出力するAND演算器11と、オフセット値(OFFSET)または前段レジスタ出力QK-1とワンインクリメンタ8の出力とを、AND演算器11の出力によって選択するマルチプレクサ9とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理反転したものとなる。

0040

図4は、図1における演算器の他の実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合におけるものである。図4において、演算器3(1)〜3(N)は、図3の構成と同じように、送信データ(TXDATA)および拡散符号系列CKの値が同じならば同符号の乗算結果として「1」を、異なるならば異符号の乗算結果として「0」を出力するXNOR演算器10と、多重タイミング信号(MLT)とXNOR演算器10の出力の論理積を出力するAND演算器11と、K=1の場合はオフセット値(OFFSET)、それ以外の場合は、それぞれの前段レジスタ2(K-1)の出力QK-1に、上記AND演算器11の出力を加算する加算器12とから構成される。

0041

なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。結局、図3および図4の演算器では、多重タイミング(MLT)が、アクティブのクロックタイミングにおいて、送信データ(TXDATA)と拡散符号系列の各チップC1〜CNの値が一致したときに、オフセット値、または前段レジスタの値に1を加算するという動作が行われることとなる。図3または図4の演算器の構成による図1の拡散多重回路は、拡散多重結果QNとして、オフセット値(OFFSET)から(多重数+オフセット値(OFFSET))までの間の値を取る。この結果は、従来のスペクトル拡散の回路における、同符号の乗算を「1」、異符号の乗算を「−1」として、加算と減算によって得られる結果と1対1に対応する。図5に、多重数5の場合における本発明と、従来例の拡散多重回路の拡散多重結果出力値の比較例を示す。

0042

図6は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第2の実施例を示したブロック図である。図6における拡散多重回路は、図1の拡散多重回路において拡散符号系列を固定し、演算器3(1)〜3(N)を、対応する拡散符号系列のチップが「1」である演算器と、「0」である演算器を、それぞれ正演算器と負演算器として異なる構成とすることで、回路規模の縮小を図ったものである。なお図6の拡散多重回路では、具体例として拡散符号系列が11チップのバーカー符号「10110111000」(先頭が送信の時系列上の先頭チップにあたるC11)である場合のブロック図を示している。

0043

図6において、拡散多重回路は、スタート信号(START)を開始タイミングとして、多重数、または多重するタイミングのパターンの選択情報、またはその両方を表す多重パラメータ(MX)から、多重処理を行うタイミングを示す多重タイミング信号(MLT)を、拡散のチップレートと等しい周期のクロック信号(CLK)に同期して生成・出力する多重タイミング信号生成器1と、拡散多重演算の各チップ位置での結果を保持する拡散符号長と同じ11組のレジスタ2(1)〜2(11)と、拡散符号系列である11チップバーカー符号の各チップのそれぞれに対応して設けられ、それぞれに、同じ送信データ(TXDATA)と、初段に対応するものにはオフセット値(OFFSET)が、それ以外のものには、それぞれ1つ前のレジスタの値Q1〜Q10が入力され、拡散符号系列の対応するチップが「1」の演算器は、多重タイミング信号(MLT)がアクティブの場合に、前段レジスタ値Q3、Q4、Q5、Q7、Q8、Q10に送信データ(TXDATA)を加算し、多重タイミング信号(MLT)が非アクティブの場合には、前段レジスタ値Q3、Q4、Q5、Q7、Q8、Q10を、そのまま出力する正演算器3(4)a、3(5)a、3(6)a、3(8)a、3(9)a、3(11)aから構成され、拡散符号系列の対応するチップが「0」の演算器は、多重タイミング信号(MLT)がアクティブの場合に、オフセット値(OFFSET)、または前段レジスタ値Q1、Q2、Q6、Q9に送信データ(TXDATA)の論理反転を加算し、多重タイミング信号(MLT)が非アクティブの場合には、オフセット値(OFFSET)、または前段レジスタ値Q1、Q2、Q6、Q9を、そのまま出力する負演算器3(1)b、3(2)b、3(3)b、3(7)b、3(10)bから構成され、最終段のレジスタ2(11)より拡散多重結果Q11を出力するように構成される。

0044

このときレジスタ2(1)からレジスタ2(11)に向かって、その保持する値の範囲が大きくなっていくため、オフセット値(OFFSET)が固定値である場合に、レジスタ2(1)〜2(11)を、その取り得る値の範囲を保持するために必要な最小限のビット数で構成することで、回路規模の縮小化を実現できる。また各正演算器および負演算器についても同様に、必要最小限のビット数による演算で構成することで、回路規模の縮小化を実現できる。また、多重数によって拡散多重結果の値の平均電力が異なってしまうことを防ぐために、特願平9−302182号に出願された方式に基づいて拡散多重結果Q11の値を、多重パラメータ(MX)によって変換した上で拡散・多重出力(OUT)を出力する振幅変換器4を追加して構成される。

0045

図7は、図6における正演算器の一実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合におけるものである。図7におけるKは、拡散符号系列のチップが、「1」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を、送信の時系列上の先頭チップC11としたとき、4、5、6、8、9、11の中の任意の代表値である。また、K=1が正演算器となるような拡散符号系列の場合は、その入力Q0はオフセット値(OFFSET)とする。図7において正演算器は、K=1の場合は、オフセット値(OFFSET)、それ以外の場合は、それぞれの前段レジスタ2(K-1)の出力QK-1に1を加算するワンインクリメンタ8と、多重タイミング信号(MLT)と送信データ(TXDATA)の値がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、ワンインクリメンタ8の出力とを、AND演算器11の出力によって選択するマルチプレクサ9とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0046

図8は、図6における負演算器の一実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合におけるものである。図8におけるKは、拡散符号系列のチップが、「0」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を、送信の時系列上の先頭チップC11としたとき、1、2、3、7、10の中の任意の代表値である。またK=1が、負演算器となるような拡散符号系列の場合は、その入力Q0は、オフセット値(OFFSET)とする。図8において、負演算器は、K=1の場合はオフセット値(OFFSET)、それ以外の場合はそれぞれの前段レジスタ2(K-1)の出力QK-1に1を加算するワンインクリメンタ8と、送信データ(TXDATA)の論理を反転するインバータ13と、多重タイミング信号(MLT)とインバータ13の出力結果がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、ワンインクリメンタ8の出力とを、AND演算器11の出力によって選択するマルチプレクサ9とから構成される。

0047

図9は、図6における正演算器の他の実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが、「1」の場合におけるものである。図9におけるKは、拡散符号系列のチップが「1」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を送信の時系列上の先頭チップC11としたとき、4、5、6、8、9、11の中の任意の代表値である。また、K=1が正演算器となるような拡散符号系列の場合は、その入力Q0はオフセット値(OFFSET)とする。図9において、正演算器は、多重タイミング信号(MLT)と送信データ(TXDATA)の値がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、オフセット値(OFFSET)、または前段レジスタ出力QK-1に、AND演算器11の出力を加算する加算器12とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0048

図10は、図6における負演算器の他の実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合におけるものである。図10におけるKは、拡散符号系列のチップが「0」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を、送信の時系列上の先頭チップC11としたとき、1、2、3、7、10の中の任意の代表値である。また、K=1が負演算器となるような拡散符号系列の場合は、その入力Q0はオフセット値(OFFSET)とする。図10において負演算器は、送信データ(TXDATA)の論理を反転するインバータ13と、多重タイミング信号(MLT)とインバータ13の出力結果がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、オフセット値(OFFSET)、または前段レジスタ出力QK-1に、AND演算器11の出力を加算する加算器12とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において、多重タイミング信号(MLT)の論理を反転したものとなる。

0049

図11は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第3の実施例を示すブロック図である。図11における拡散多重回路は、図6の拡散多重回路において、オフセット値(OFFSET)が「0」固定のときに、回路規模の縮小を図ったものである。以下、図11における拡散多重回路の構成を、図6の拡散多重回路と異なる点について説明する。図11において、拡散多重回路は、オフセット値(OFFSET)を「0」固定としたことによって、図6の拡散多重回路における負演算器3(1)bを、請求項16の発明に係る多重タイミング信号(MLT)と送信データ(TXDATA)の論理反転との論理積を出力する初段演算器3(1)cに置き換え、レジスタ2(1)のビット数を1ビットとし、さらに、レジスタ2(1)以降のレジスタ2(2)〜2(11)、および正演算器3(4)a、3(5)a、3(6)a、3(8)a、3(9)a、3(11)a、負演算器3(2)b、3(3)b、3(7)b、3(10)bは、それぞれ取り得る入出力値最大値から決まる必要最小限のビット数によって構成される。なお、初段の演算器に対応する拡散符号系列が、「1」である場合は、初段演算器3(1)cの構成は、多重タイミング信号(MLT)と送信データ(TXDATA)の論理積を演算するAND演算器のみとなる。

0050

図12は、図6または図11の拡散多重回路における各信号のタイミングチャートの例である。なお図12において、多重タイミング信号(MLT)のアクティブは「1」、オフセット値(OFFSET)は「0」、各レジスタ2(1)〜2(11)はクロック信号(CLK)の立ち上がりエッジでデータの取り込み動作を行う場合を示している。また、拡散符号系列は、11ビットのバーカー符号「10110111000」(先頭が拡散符号系列のC11に対応)である。図12において、クロック信号(CLK)の立ち上がりで、多重タイミング信号(MLT)が、アクティブであるタイミングを矢印によって示している。これらの矢印で示されたタイミングにおいて送信データ(TXDATA)の拡散および多重演算が行われる。上記矢印で示されるタイミングにおいて、レジスタ2(1)〜2(11)の出力Q1〜Q11は、送信データ(TXDATA)を拡散符号系列C1〜C11で拡散した結果、すなわち送信データ(TXDATA)が「1」のときは、「10110111000」、送信データ(TXDATA)が「0」のときは、「01001000111」が、それぞれの前段レジスタ値(Q1は「0」)に加算された値に更新される。なお図12において、レジスタ2(1)〜2(11)は、拡散多重結果、または途中結果を保持していない初期状態から動作を開始した場合を示している。Q1〜Q11の斜線で塗られている部分は、初期状態の影響によって、多重されている送信データ(TXDATA)の数が、多重タイミング信号(MLT)によって与えられる多重数に達していない状態を表している。

0051

図13は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第4の実施例を示すブロック図である。図13における拡散多重回路は、図6の拡散多重回路の正演算器および負演算器に、初期値設定機能を付加したものである。以下、図13における拡散多重回路の構成を、図6の拡散多重回路と異なる点について説明する。図13において、拡散多重回路は、多重数と多重タイミングのパターンの切り替え時、および回路初期状態からの送信動作開始時において、初期値設定のタイミングおよび切り替え後の多重数を示す初期設定信号(INIT)が、正演算器3(4)a、3(5)a、3(6)a、3(8)a、3(9)a、3(11)aおよび負演算器3(1)b、3(2)b、3(3)b、3(7)b、3(10)bに入力されるように構成される。この初期設定信号(INIT)によって、それぞれの演算器において初期値設定を行う。

0052

図14は、図13における正演算器の一実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合のブロック図である。図14におけるKは、拡散符号系列のチップが「1」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を、送信の時系列上の先頭チップC11としたとき、4、5、6、8、9、11の中の任意の代表値である。

0053

また、K=1が正演算器となるような拡散符号系列の場合は、その入力Q0はオフセット値(OFFSET)とする。図14において、正演算器は、多重タイミング信号(MLT)と送信データ(TXDATA)の値が、ともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、初期設定信号(INIT)が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちKと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「0」を出力する多重切替初期値設定回路14と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、多重切替初期値設定回路14の出力とを加算する加算器15と、加算器15の出力に1を加算するワンインクリメンタ8と、加算器15の出力とワンインクリメンタ8の出力とを、AND演算器11の出力によって選択する、マルチプレクサ9とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0054

図15は、図13における負演算器の一実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合のブロック図である。図15におけるKは、拡散符号系列のチップが「0」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は「10110111000」の先頭を、送信の時系列上の先頭チップC11としたとき、1、2、3、7、10の中の任意の代表値である。またK=1が負演算器となるような拡散符号系列の場合は、その入力Q0は、オフセット値(OFFSET)とする。

0055

図15において、負演算器は、送信データ(TXDATA)の論理を反転するインバータ13と、多重タイミング信号(MLT)とインバータ13の出力結果がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、初期設定信号(INIT)が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、それぞれの負演算器のチップ位置、すなわちKと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「0」を出力する多重切替初期値設定回路14と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、多重切替初期値設定回路14の出力とを加算する加算器15と、加算器15の出力に1を加算するワンインクリメンタ8の出力と、加算器15の出力とを、AND演算器11の出力によって選択するマルチプレクサ9とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0056

図16は、図13における正演算器の他の実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合のブロック図である。図16におけるKは、拡散符号系列のチップが「1」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は、「10110111000」の先頭を送信の時系列上の先頭チップC11としたとき、4、5、6、8、9、11の中の任意の代表値である。また、K=1が正演算器となるような拡散符号系列の場合は、その入力Q0はオフセット値(OFFSET)とする。

0057

図16において正演算器は、多重タイミング信号(MLT)と送信データ(TXDATA)の値がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、初期設定信号(INIT)が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちKと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「0」を出力する多重切替初期値設定回路14と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、多重切替初期値設定回路14の出力とを加算する加算器15と、加算器15の出力と、AND演算器11の出力とを加算する加算器12とから構成される。なお、多重タイミング信号(MLT)のアクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0058

図17は、図13における負演算器の他の実施例を示すブロック図で、多重タイミング信号(MLT)のアクティブが「1」の場合のブロック図である。図17におけるKは、拡散符号系列のチップが「0」であるような拡散符号系列のチップ位置を示す任意の代表値であり、11チップバーカー符号の場合は、「10110111000」の先頭を送信の時系列上の先頭チップC11としたとき、1、2、3、7、10の中の任意の代表値である。またK=1が負演算器となるような拡散符号系列の場合は、その入力Q0は、オフセット値(OFFSET)とする。

0059

図17において負演算器は、送信データ(TXDATA)の論理を反転するインバータ13と、多重タイミング信号(MLT)とインバータ13の出力結果がともに「1」ならば「1」を、それ以外は「0」を出力するAND演算器11と、初期設定信号(INIT)が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちKと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「0」を出力する多重切替初期値設定回路14と、オフセット値(OFFSET)、または前段レジスタ出力QK-1と、多重切替初期値設定回路14の出力とを加算する加算器15と、加算器15の出力と、AND演算器11の出力とを加算する加算器12とから構成される。なお、多重タイミング信号アクティブが「0」の場合は、上記構成において多重タイミング信号(MLT)の論理を反転したものとなる。

0060

図18は、図6および図11の拡散多重回路における多重なし(1多重)から多重タイミングのチップ間隔が、2、2、2、2、3の繰り返しである5多重への多重数切り替えが起こるときの各信号のタイミングチャートの例である。多重数の切り替えタイミングは、図中の時刻Tに示す。なお、図18において、多重タイミング信号(MLT)のアクティブは「1」、オフセット値(OFFSET)は「0」、各レジスタ2(1)〜2(11)はクロック信号(CLK)の立ち上がりエッジで、データの取り込み動作を行う場合を示している。また、拡散符号系列は11ビットのバーカー符号「10110111000」(先頭が拡散符号系列のC11に対応)である。図18において、クロック信号(CLK)の立ち上がりで、多重タイミング信号(MLT)がアクティブであるタイミングを、矢印によって示している。これらの矢印で示されたタイミングにおいて、送信(TXDATA)の拡散および多重演算が行われる。

0061

上記矢印で示されるタイミングにおいて、レジスタ2(1)〜2(11)の出力Q1〜Q11は、送信データ(TXDATA)を拡散符号系列C1〜C11で拡散した結果、すなわち送信データ(TXDATA)が「1」のときは「10110111000」、送信データ(TXDATA)が「0」のときは「01001000111」が、それぞれの前段レジスタ値(Q1はオフセット値「0」)に加算された値に更新される。図6または図11の拡散多重回路では初期値設定回路がないため、図18に示すように、時刻Tで多重数が切り替わったときに、Q2〜Q11の斜線で塗られた部分において切り替え後の多重数を満たしていないチップが存在する。

0062

図19は、図13の拡散多重回路における前記図18と同条件の多重数切り替えが起こるときの各信号のタイミングチャートの例である。多重数切り替えタイミングは図中の時刻Tに示す。なお図19においても、図18の場合と同じく、多重タイミング信号(MLT)のアクティブは「1」、オフセット値(OFFSET)は「0」、各レジスタ2(1)〜2(11)は、クロック信号(CLK)の立ち上がりエッジでデータの取り込み動作を行う場合を示している。また、拡散符号系列は、11ビットのバーカー符号「10110111000」(先頭が拡散符号系列C11に対応)である。

0063

図13の拡散多重回路では、初期設定信号(INIT)に基づいて、それぞれの正演算器と負演算器において初期値を設定し、多重切り替えタイミングの時刻Tにおいて、送信データ(TXDATA)の拡散結果と初期値の加算結果が、各レジスタ2(1)〜2(11)に取り込まれる。この結果、図18における切り替え後の多重数を満たしていないQ2〜Q11の斜線で塗られた部分は、図19においてQ2〜Q11の斜線で塗られた部分のように初期値が加算された値となる。

0064

図20は、図13の拡散多重回路における初期値の算出方法の例を示し、拡散符号系列として11チップバーカー符号「10110111000」(先頭が送信時系列上の先頭チップC11)を用いた場合を示している。図20では、多重なし、あるいは回路初期状態から、5多重で多重タイミングが「2チップ、2チップ、2チップ、2チップ、3チップ」間隔の繰り返し、4多重で同様に「2、4、2、3」、3多重で同様に「4、4、3」、2多重で同様に「6、5」に、それぞれ切り替わる場合を示している。「前データ」の部分までが、多重なし、もしくは回路初期状態であり、「切り替え先頭データ」から多重切り替え後となる。

0065

図20において、「前データ」から多重切り替えが行われると仮定したとき、それぞれの多重タイミングで、ダミーの送信データ(「ダミーデータ1」から最大で「ダミーデータ4」)を拡散し多重する場合の各チップに加算される拡散後データの様子を示している。図20では、上記ダミーデータは、「1」と「0」の繰り返しとした場合の例である。なお、ダミーデータは、全て「1」、あるいは全て「0」などの場合も含め、「1」、「0」の任意の組み合わせで同様の効果が得られる。このダミーデータの拡散結果において、実際の多重切り替えタイミングより以降、「切り替え先頭データ」の拡散後の各チップと多重時に重なる段階状の部分をチップ毎に加算して、Q1〜Q11へ設定する初期値を求める。このようにして求めた初期値を、それぞれの正演算器および負演算器の多重切替初期値設定回路14において、多重数と多重タイミング、および演算器のチップ位置に該当する値を、初期設定信号(INIT)に応じて設定する。

0066

図21は、多重なし(1多重)から、多重タイミングのチップ間隔が2、2、2、2、3の繰り返しである5多重への多重数切り替えが起こるときの、初期値設定のない場合と、初期値設定のある場合との拡散多重出力OUTを比較した図である。図21に示されるように、初期値設定を行わない場合は、多重数切り替えが起こった直後において拡散多重出力OUTの大きな落ち込みが見られる。これは先に述べたように、多重数切り替え直後で所定の多重数分の多重が行われていないチップが存在するためである。初期値設定を行った場合、上記の拡散多重出力OUTの大きな落ち込みが改善されている。

0067

図22は、図21の拡散多重出力OUTを受信側で相関を取った結果、すなわち逆拡散した結果を示す。図21の拡散多重結果を正しく受信した場合に期待される相関のピーク位置を図22中の「相関位置」と書かれた矢印で示している。図22に示されるように、初期値設定を行わない場合、多重数切り替えが起こった直後において、本来存在してはならない相関値のピークが出てしまう。このピークは、横軸サンプル位置の25番目および27番目に現れている本来の相関ピークの大きさ(絶対値)と比較して同等程度の大きさを持っており、相関位置の誤検出、誤った位置での相関同期の確立を引き起こし、受信データ誤りの原因となってしまう可能性がある。これに対し、初期値設定を行う場合は、上記のような相関ピークは現れず、上記のような相関位置の誤検出、誤った位置での相関同期での確立を回避することができる。

発明の効果

0068

以上のように、本発明によれば、拡散および多重の結果を保持するレジスタが、多重数や多重のタイミングのパターンに係わらず同じ構成の1系統のみで構成でき、さらに拡散と多重の演算を行う演算器も共通化できるため、回路構成を簡単化することができる。また、多重タイミング信号を所望の多重数および多重タイミングのパターンに応じて変化させることによって多重の制御が可能となり、1つの拡散多重回路で、複数の多重数および多重のタイミングによるマルチレートの通信が可能となる。さらに送信動作中での多重数、多重のタイミングを切り替えることも容易となる。この多重タイミング信号は、多重タイミング信号生成器においてカウンタのデコード結果を基に容易に変化させることが可能であり、多重切り替え時の回路制御が容易化できる。また、送信動作開始時、または多重切り替え、またはその両方のタイミングにおいて、初期値設定手段を用いて、上記で述べた算出方法によって求めた初期値を、それぞれのレジスタに対して設定できるようにすることによって、送信動作開始時、および多重切り替え時における所定の多重数分の多重が行われていないチップが存在することによる相関位置の誤検出、誤った位置での相関同期の確立を回避することが可能となる。

0069

さらに、送信データは多重タイミング信号に基づいて1つずつ入力し、送信データの拡散結果は全チップ同時に求めるようにしたことによって、送信データを直並列変換する回路が不要となり、マルチレート化が容易となる。また、拡散符号系列が予め決まっている場合、系列符号発生器で1チップずつ逐次に生成して演算器へ入力するような第1および第2の従来例の拡散多重回路では不可能であった、演算器の構成の簡略化が可能となり、回路規模を縮小することができる。

図面の簡単な説明

0070

図1本発明のスペクトル拡散通信用送信機における拡散多重回路の第1の実施例を示すブロック図である。
図2本発明のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器の一実施例を示すブロック図である。
図3図1の拡散多重回路における演算器の一実施例を示すブロック図である。
図4図1の拡散多重回路における演算器の他の実施例を示すブロック図である。
図5従来の拡散多重回路と本発明に係わる拡散多重回路の出力値の比較例を示す図である。
図6本発明のスペクトル拡散通信用送信機における拡散多重回路の第2の実施例を示すブロック図である。
図7図6の拡散多重回路における正演算器の一実施例を示すブロック図である。
図8図6の拡散多重回路における負演算器の一実施例を示すブロック図である。
図9図6の拡散多重回路における正演算器の他の実施例を示すブロック図である。
図10図6の拡散多重回路における負演算器の他の実施例を示すブロック図である。
図11本発明のスペクトル拡散通信用送信機における拡散多重回路の第3の実施例を示すブロック図である。
図12図6および図11の拡散多重回路におけるタイミングチャートの例を示す図である。
図13本発明のスペクトル拡散通信用送信機における拡散多重回路の第4の実施例を示すブロック図である。
図14図13の拡散多重回路における正演算器の一実施例を示すブロック図である。
図15図13の拡散多重回路における負演算器の一実施例を示すブロック図である。
図16図13の拡散多重回路における正演算器の他の実施例を示すブロック図である。
図17図13の拡散多重回路における負演算器の他の実施例を示すブロック図である。
図18図6および図11の拡散多重回路における多重数切り替え時の各信号のタイミングチャートの例を示す図である。
図19図13の拡散多重回路における多重数切り替え時の各信号のタイミングチャートの例を示す図である。
図20図13の拡散多重回路における初期値の算出方法の例を示した図である。
図21初期設定回路がない場合と、ある場合の拡散多重出力の比較図である。
図22図21の初期値設定回路がない場合と、ある場合の拡散多重出力の相関値の比較図である。
図23第1の従来例のスペクトル拡散通信用送信機における拡散多重回路のブロック図である。
図24第2の従来例のデータ通信送信機における拡散多重回路のブロック図である。

--

0071

1…多重タイミング信号生成器、2(1)〜2(N)…レジスタ、3(1)〜3(N)…演算器、3(4)a、3(5)a、3(6)a、3(8)a、3(9)a、3(11)a…正演算器、3(1)b、3(2)b、3(3)b、3(7)b、3(10)b…負演算器、3(1)c…初段演算器、4…振幅変換器、5…N進カウンタ、6…デコーダ、7…タイミング生成器、8…ワンインクリメンタ、9…マルチプレサ、10…XNOR演算器、11…AND演算器、12…加算器、13…インバータ、14…多重切替初期値設定回路、15…加算器、16…直並列変換器、17…拡散符号系列発生器、18…乗算器、19…遅延部、20…総和演算器、40…系列符号発生器、41(1)〜41(L)…演算器、42(1)〜42(L)…パイプラインレジスタ、43…遅延シフトレジスタ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ